## 第一部分3min

##### 作品简介，必须是针对实物的介绍，包括但不限于功能、性能、采用的 技术路线和方法等

本小组的实物作品基于EELAB开发板进行制作

1. 总体作品的视频

使用Verilog HDL语言进行编程并通过ISE进行综合、烧录。

1. ISE录屏滚动

最终的作品实现了信号的AD转换、DA转换以及完整的调制与解调。

1. .示波器界面

最终的作品包括两个EELAB开发板、连接线及杜邦线若干。

其中开发板1

1. 开发板1

用来调制基带信号。开发板1中使用到的端口包括FPGA上的IO口D0、GND接口以及DA*OUT模拟输出端口。各个端口功能及电气说明如下：IO口D0作为输入端口输入波形发生器产生的方波信号即基带信号，该接口使用3.3V标准的LVTTL电平，在作为输入接口使用时要注意使用高电平为3.3V，低电平为0V的方波信号；GND端口为整个系统提供一个基准电压；DA*OUT端口则用于输出经过DA转换之后的模拟调制信号。

开发板2

1. 开发板2

用来解调调制信号。开发板2使用到的端口包括FPGA上的IO口D3、GND以及AD*IN模拟输入端口。D3作为输出端口输出解调之后的信号，其端口电气特性与作为输入端口的D0相同；GND端口为整个系统提供一个基准电压；AD*IN模拟输入端口用于输入模拟调制信号。

1. 作品功能与性能

本实物作品可以实现对基带信号完整的ASK调制与解调。基带信号，也就是也就是波形发生器产生的方波信号，由开发板的D0口输入，使用ASK进行调制，载波频率200kHz，调制之后的信号经过DA模块转换为模拟信号。该模拟信号输入开发板2，经过解调之后由D3口输出。另外，我们设计了相应的帧格式，宽度小于最小码元宽度的10码，能够在理论上对有效数据进行区分。

下表列出实物作品调制解调过程中的关键指标。

1. 表

而经过实际测试，各项指标都能够符合要求，本次实物作品较好的完成了基础实验要求，误差均在范围要求之内。

1. 采用的技术路线和方法
2. 整体流程图

实验整体流程设计如图所示，通过信号发生器输出一个周期性的高电平（3.3V）和低电平（0V）到一块实验板上，作为基带信号，对基带信号加入帧格式并进行ASK调制后，再将调制信号经过DAC完成DA转换后成为模拟信号通过同轴线传输至另一块实验板，经过ADC完成AD转换成为数字信号，

1. 解调流程框图

而后进行 ASK的解调，最终将解调后的信号输出。

## 第二部分5min

##### 硬件制作介绍，各个模块的选 择过程、详细功能说明与使用方法、电路 连接与模块连接控制方法、硬件调试过程 等，时长5～7分钟（其中采用的通用模 块，例如开发板等，可以简要介绍）

1. 硬件设计流程图（PPT）

本系统硬件设计部分采用两块EELAB板分别实现调制和解调的功能，其中一块EELAB进行调制和DA转换，另一块进行AD转换和解调，通过信号发生源输入待调制的基带信号，并通过示波器观察解调后得到的数字信号，来实现预期的信号传输功能。两EELAB板间通过同轴线相连，同轴线一端接在负责调制部分的EELAB板的DA\_OUT口，另一端接在负责解调部分的EELAB板的AD\_IN口，以实现ASK调制信号的传输。

1. 硬件原理图（单页PPT，类似表格形式说参数）

硬件实验平台EELAB-FPGACORE2 电路采用XILINX 公司SpartanTM-3E 系列的芯片XC3S500E-VQG100 作为核心芯片，程序配置 PROM 芯片为 XCF04SV020 。 EELAB-FPGACORE2 本身集成了编程器，不需要外置的编程模块就可以直接使用。EELAB-FPGACORE2 的输入输出模块主要有3 路按键、2 路拨码开关、4 路 LED、2 位七段数码管、6路ADC、1路USB串口和17 个用户可扩展I/O，EELAB-FPGACORE2 外观形状及接口位置等采用的是和 Arduino-UNO 模块兼容的形式,可以与 Arduino 常见扩展模块直接连接。

1. DAC/ADC（两张图的PPT）

本实验采用的实验板配有一路DAC输出通道和 ADC 输入通道，

其中DAC选用 TI 公司的 12 位串行输入数模转换器芯片 DAC7811，

ADC 选用 TI 公司的双路14 位同步采样模数转换芯片 ADS7853。

DAC7811 采用 SPI 通信接口，串行时钟速率最高可达 50MHz，具有回读数据功能；工作于 2.7V 至 5.5V 的电源供应，输出电压范围为-2.5V 至 2.5V；在 D/A 转换电路与输出的 SMA 接口之间连接了一个 5 阶低通滤波器，用于滤除DAC输出的模拟信号的谐波噪声；可提供出色的四象限乘法特性以及 10MHz 的大信号乘法带宽。

ADS7853 是一款14 位单端伪差动单级逐次逼近型寄存器 ADC，其最大吞吐量为1MSPS；包含两个可独立编程的基准电压源，可用于系统级的增益校准；配有一个可在宽电源供电范围内运行的灵活串行接口，从而轻松实现与多种主机控制器的通信；支持两种低功耗模式，可针对给定输出优化功耗。

1. 硬件调试



首先用一块EELAB板完成分部分调试工作。

将开发板DA\_OUT输出口通过同轴线连接到示波器上，以观察调制后的信号。

1. 操作视频



此部分功能测试为观察调制部分是否可以正常通过2ASK方式进行调试，示波器上显示的调制波形是否正常，是否可以同基带信号完全对应，帧格式是否可以明显看出以及和有效信号相区别。

1. 操作视频



功能测试为测量基带码元宽度及其步进，计算系统有效比特传输速率和符号速率，以及测量调制信号中正弦波形周期，计算载波频率，观察正弦波波形有无明显失真。

1. 连接好并且镜头放到示波器，帧头，和有效信号进行明显区分



调制模块测试通过后，即将同轴线两端分别连接DA\_OUT输出口和AD\_IN输入口，以进行解调模块测试。解调模块测试时将D3号I/O输出的解调后信号接到示波器上以进行显示。此部分功能测试为观察解调部分是否可以正常对调制信号进行解调，以及解调得到的信号是否与输入的基带信号一致，并观察帧头部分是否也被正常解调出来，是否可以和有效信号进行明显的区分。

1. 操作视频



性能测试为观察并测量解调后的码元宽度，并计算其相对于基带码元宽度的误差，以及系统传输的误码率。以上性能测试指标均可通过示波器上“Measure”功能测量得到。

1. 连线视频



最终测试时我们采用两块EELAB开发板，一块用于调制，另一块用于解调。同轴线一端接在用于调制的开发板的DA\_OUT输出口，另一端接在用于解调的开发板的AD\_IN输入口，以进行信号的传输。

1. 示波器界面视频



通过示波器，观察基带信号和解调后得到的解调信号，再一次比较两者最小码元宽度、步进、有效传输码速率、符号速率、码宽误差、误码率等数值，以及观察帧格式是否可以和有效信号明显区分。

## 第三部分5min

##### 软件程序介绍，程序流程说 明、各部分控制程序详细说明、程序调试 过程、程序的运行方式等，时长5～7分钟

1. 软件程序介绍

本实验软件程序通过ise编写代码并烧写，主要分为载波生成、加帧头、2ask调制解调、AD/DA转换几个模块。

1. 软件设计原理框图



本系统软件设计流程如图，首先读入基带信号，加入帧头并用ip核生成的载波信号进行2ask调制，通过ad/da转换发送数据后解调，将波形输出。

1. 各部分程序

DCM是较高级FPGA产品中集成的专门用于时钟综合、消除时钟偏斜和进行时钟相位调整的固件资源，利用DCM完成时钟倍频、分频、相移十分方便，给FPGA的系统时钟设计带来了方便。DCM动态重配置设计利用一个常有的时钟对DCM 的工作状态标识进行监测，当DCM由于输入时钟的瞬时抖动或突然变化而失锁后，自动产生一个脉冲将DCM复位，使其重新锁定并恢复正常工作。应用FPGA中内嵌的数字时钟管理模块可以建立可靠的系统时钟。

载波生成：EELAB-FPGACORE2实验平台的系统时钟为50MHz，利用系统时钟可以通过查表法产生单频正弦波，查表步长由以下公式得出（打不出来） 其中CLK 为系统时钟50MHz，Freq 为所需单频正弦波的频率，Freqstep 即为产生对应频率载波的查表步长。

DAC：12位DAC通过串行外设接口SPI控制和数据传输。传入DAC为16位信号，其中前4位为控制信号，后12位为需要DA转换的数字信号，SPI模块工作流程为初始计数时置0，之后经过16个时钟周期即32个计数将一组16位信号上传到DAC7811，再经过16个计数的空闲期最终将数据初始化完成一个周期的上传。同时，上传时帧同步置0，其他时间置 1，此时每个轮回刚好为50个系统时钟周期，由系统时钟频率50MHz，得转换速率SR为1MSPS，与ADC最大转换速率相匹配，通过公式便可得到DAC采样率。（公式也打不出来，视频里显示出来就行）其中SR 为转换速率，单位KSPS，SampleRate 即为DAC模块输入参数中采样率。

加入帧头是为了能够有效的辨别有效数据，设计帧格式可以使用信号的幅度、频率、调制形式等特征保证帧头不会与后面的数据重复。我们利用频率特征设计帧格式以保证帧头不会与有效数据出现重复，具体的帧格式设计如下：由于我们设置的一个码元的宽度为90us，所以只要解调没有出现错误就不可能出现宽度小于90us的信号，所以我们在每一帧数据之前加入长度为65us的一个0和一个1作为帧头用于区分有效数据。我们规定波形发生器发出产生的五个周期的信号为一帧数据。在每一帧数据的固定位置加入帧头。

根据2ASK 调制的定义，即高电平时有信号，低电平时无信号，由于DAC7811 为12位无符号输入，中间值2048 对应为低电平,4095 对应为波峰，0 对应为波谷。 即当有信号时输出载波1，载频为200kHz，当无信号时输入到DAC为固定键值2048，对应输出电压为0。

本实验中我们采用的解调方式如下：首先，根据调制信号无载波区域和有载波区域幅度的不同设定判决门限，并用5MHz时钟进行采样，每5us内若幅值高于此门限的个数超过30，则判定该时段解调结果为1，否则为0。

具体而言，调制信号通过传输线输入到负责解调的eelab板的AD\_in口，在程序中，我们调用ADtop模块，将输入信号赋值给十四位寄存器变量Data\_InB，并通过ISE软件的ChipScope调试软件观测Data\_InB的值。

1. chipscope截屏

程序测试部分我们主要利用ChipScope相关功能，生成.cdc文件，选择触发时钟和所要观察的变量。连接硬件后通过在ChipScope中观察各个步骤中所进行的变量赋值，即可判断该段程序是否功能正常。

##### 第四部分：功能展示，精心设计现实场 景，能够展示出所有功能