14 April 2015

Create a clock-synchronous VHDL entity which starting from a reset samples the inputs **DIN1** and **DIN2** and **DIN3**.

The entity must count the number of 1 arriving at the inputs and generate 3 corresponding outputs **DOUT1**, **DOUT2**, and **DOUT3** with the following behaviour:

- Initially, the outputs must be in high impedance state. Then the output correspondent to the input with the highest count of 1 must be set to 1 while the other outputs must be set to 0.
- If 2 inputs have the same counts, the correspondent outputs must be set to high impedance and the remaining output must be set to 1 if its correspondent input has higher count than the other 2 or 0 otherwise.
- If all inputs have the same count, all the outputs must be in high impedance state.



1

4

6

7

8

9

10

11 12

13

14

15 16

17

18 19

20 21

2.2

23 24

25 26

27 28

30

31

32

33 34

35

37

38

39

40 41

42 43

44 45

46

47 48

49 50

51

52 53

54

55

56

57

58 59

60

61

62

63

64 65

66

67

68

69

70

71 72

73 74

75

76

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
--Post-commentario (in italiano, eccezionalmente):
--questa soluzione NON è testata in quanto mi è scaduta la licenza per Modelsim
--e non avendone più bisogno, non mi va di scaricarlo di nuovo. In teoria, dovrebbe funzionare
--ma potrei ricordare male il funzionamento delle variabili e inoltre il testo di per se non è
--molto chiaro. Sintatticamente è corretto.
--Dal testo, pare che il funzionamento sia in tempo reale ed è per questo che preferisco usare
--le variabili piuttosto che dei segnali di controllo, per non avere il ritardo sul clock
--nell'aggiornamento dei segnali e quindi sulle uscite (non ricordo se le uscite portano
--comunque un ritardo in realtà); è da tenere conto comunque che i valori delle variabili non
--sono controllabili in simulazione e che quindi è più difficile trovare eventuali bug.
--Usando le variabili evito di dover implementare due processi distinti (ammesso che funzioni).
entity CNT_1 is
  port (CLK, DIN1, DIN2, DIN3, RESET: in std_logic;
         DOUT1, DOUT2, DOUT3: out std_logic);
end CNT_1;
architecture Behavioral of CNT_1 is
begin
  process (RESET, CLK)
   variable cnt1: integer :=0;
   variable cnt2: integer :=0;
   variable cnt3: integer :=0;
  begin
      --General reset:
      if (RESET = '1') then
         DOUT1 <= 'Z';
         DOUT2 <= 'Z';
        DOUT3 <= 'Z';
         cnt1 := 0;
         cnt2 := 0;
         cnt3 := 0;
       -when RESET = 0:
      elsif (rising_edge(CLK)) then
         --Counting input 1-pulses:
         if (DIN1 = '1') then
            cnt1 := cnt1 + 1;
         end if:
         if (DIN2 = '1') then
            cnt2 := cnt2 + 1;
         end if:
         if (DIN3 = '1') then
            cnt3 := cnt3 + 1;
         end if;
         --Comparing:
         --All of counter values are equal:
         if (cnt1 = cnt2 and cnt2 = cnt3) then
            DOUT1 <= 'Z';
            DOUT2 <= 'Z';
            DOUT3 <= 'Z';
         --Since this is an alternative condition, surely cnt3 value
         --differs from the one of cnt1 and cnt2.
         elsif (cnt1 = cnt2 ) then
            if (cnt1 > cnt3) then
               DOUT1 <= 'Z';
               DOUT2 <= 'Z';
               DOUT3 <= '0';
            else
               DOUT1 <= 'Z';
               DOUT2 <= 'Z';
               DOUT3 <= '1';
            end if;
```

77

78

79

80

81

82 83

84 85

86

87

88

89

90

91

92 93

94

95

96

97 98

99 100

101

102

103

104

105

106 107

108

109 110

111

112

113

114 115

116

117 118

119

120 121 122

123

124

125

126 127

128

129 130 131

132

```
--cnt2 value is surely different
         elsif (cnt1 = cnt3) then
            if (cnt1 > cnt2) then
               DOUT1 <= 'Z';
               DOUT2 <= '0';
               DOUT3 <= 'Z';
               DOUT1 <= 'Z';
               DOUT2 <= '1';
               DOUT3 <= 'Z';
            end if:
         --cnt1 value is surely different
         elsif (cnt2 = cnt3) then
            if (cnt1 > cnt2) then
               DOUT1 <= '1';
               DOUT2 <= 'Z';
               DOUT3 <= 'Z';
            else
               DOUT1 <= '0';
               DOUT2 <= 'Z';
               DOUT3 <= 'Z';
            end if;
         --At this point, SURELY all of the counters values
         --differs from each other.
         elsif (cnt1 < cnt2) then</pre>
            if (cnt2 < cnt3) then --cnt1 < cnt2 < cnt3
               DOUT1 <= '0';
               DOUT2 <= '0';
               DOUT3 <= '1';
            else
                                    --cnt2 > cnt1 AND cnt2 > cnt3 => cnt2 is the maximum!
               DOUT1 <= '0';
               DOUT2 <= '1';
               DOUT3 <= '0';
            end if;
         --cnt1 > cnt2 is valid because it's an alternative to the condition right above
         elsif (cnt3 < cnt2) then --cnt1 > cnt2 > cnt3
            DOUT1 <= '1';
            DOUT2 <= '0';
            DOUT3 <= '0';
         --cnt1 > cnt2 AND cnt3 > cnt2 => cnt2 is the minimum!
         --Hence, I'll compare just cnt1 and cnt3.
         elsif (cnt3 < cnt1) then</pre>
            DOUT1 <= '1';
DOUT2 <= '0';
            DOUT3 <= '0';
         else
            DOUT1 <= '0';
            DOUT2 <= '0';
            DOUT3 <= '1';
         end if;
      end if;
   end process;
end Behavioral;
```