

Arquitectura Lógica

Er la bisión que tiene un programador de la máquina, sin importar su implementación. Se preocupa de:

- · La representación de los números y datos
- · Las operaciones realizables
- · El lenguaje de maquina o conjunto de instruccioner.

Representación de números. La máquina representa los números en palabras de 8, 16, 32 o 64 bits. Una palabra es una recuencia de bits y risve para almacenas enteros sin rigno, enteros con rigno, caracteres, nos reales, etc.

Maranor la rigniente notación:

x = [Xmy xm2... X1 x0]

a er una palabra de no bite.

El valor numérico almatenado en la palabra X depende de la representación usada:

$$[[x]]_{u} = \sum_{i=0}^{m-1} x_{i} \cdot 2^{i}$$

Observe que I In el una función que recibe una recionara de bita (una palabra) y entre ga un nº E [p, 2m-1]

(ii) Enteror con rigno

$$[x]_{S} = \begin{cases} [x]_{u} & x = [\phi x_{m-2}, x_{\phi}] \\ [x]_{u-2}^{n} & x = [1 \times x_{m-2}, x_{\phi}] \end{cases}$$

con [] : palabrar de m bits -> [-2n-1, 2n-1].


En el riquiente gráfico re observa la diferencia en tre PLIU y PLIS para n=4

EJ: [0000]s= 0


I U111 Ds = 2 -1 = 7

I 1000] 5 = -24-1-24 = -8

[1111] = -1




t: I Du x: L Is '!! palabras de 4 bita



(iii) not realer de precision rimple (norma lEEE) (ni ep + 0 5 ep + 12/2) Mécision doble (morma IEEE) (iv) nor realer de [slexp[frac]] = rimilar paro . 2 exp-1023 no todar lar arquitecturar ofrecen not realer por Handware. M32 no los ofrece. Operacioner entre enteror: Suma de enteror Def: Sea X, y palabras de n biti rumador de n biti Carry (x,y) X Dy Der la ratida del rumador virto en clarer truncado a m bite y corresponde a la

suma de palabras



En general re aumple que el mimeros representado por la ruma de las palabras x e y es la ruma de los mimeros representados por x e y . Es de cis:

 $\mathbb{L} \times \oplus \mathbb{I}_{\mathsf{u}} \stackrel{?}{=} \mathbb{L} \times \mathbb{I}_{\mathsf{u}} + \mathbb{L} \mathbb{I}_{\mathsf{u}}$

Pero dado que el resultado de De somaca a m bitr, la suma no coincide cuando hay desborde.


Ej:

$$\begin{array}{c|cccc}
\phi & 1 & \phi & 1 & & \\
\hline
+ & \phi & 1 & 1 & & \\
\hline
1 & 0 & 0 & 0 & & \\
\hline
\end{array}$$
No coincide

pero

Observe que 20 no et representable en 4 bêti. Veamor qué ocurre mando vem or las mismas palabras pero como enteror con signo:

pero observe que 5+3=8 no en representa ble en 4 bits con rigno.



La idea fundamental en que D coincide con la ruma ri el resultado de la ruma er representable en m bits (el tamaño de las palabras). Matemáticamente escribimos:

$$[x \oplus y]_{u} = [x \times]_{u} + [x y]_{u}$$


$$[x \oplus y]_{s} = [x \times]_{s} + [x y]_{s}$$

con a mod & b (=) a mod b = b mod b

Conclusión fantástica: el rumados visto en clares rivol para ruman números sin rigno y números con rigno. De alrí el interés de la representación usada para los enteros con rigno. Resta de enteros

Def:
$$\times \Theta y = \times \Theta \wedge y \oplus 1$$

Prop: $[[\times \Theta y]]_{u} = [L \times]_{u} - [L y]_{u}$
 $[L \times \Theta y]_{s} = [L \times]_{s} - [L y]_{s}$



Conversión entre palabras de distinto tamano Reducción: se eliminan los bita más signi ficativos.

Trunc $m \to m \left(\left[\frac{x_{m+1} \cdot x_{m+1} \cdot x_{p}}{x_{p}} \right] = \left[\frac{x_{m+1} \cdot x_{p}}{x_{p}} \right]$ Prop: $\left[\frac{x_{m+1} \cdot x_{m+1} \cdot x_{p}}{x_{p}} \right] = \left[\frac{x_{m+1} \cdot x_{p}}{x_{p}} \right]$ $\left[\frac{x_{m+1} \cdot x_{m+1} \cdot x_{p}}{x_{p}} \right] = \left[\frac{x_{m+1} \cdot x_{p}}{x_{p}} \right]$ $\left[\frac{x_{m+1} \cdot x_{m+1} \cdot x_{p}}{x_{p}} \right] = \left[\frac{x_{m+1} \cdot x_{p}}{x_{p}} \right]$ $\left[\frac{x_{m+1} \cdot x_{m+1} \cdot x_{p}}{x_{p}} \right] = \left[\frac{x_{m+1} \cdot x_{p}}{x_{p}} \right]$ $\left[\frac{x_{m+1} \cdot x_{m+1} \cdot x_{p}}{x_{p}} \right] = \left[\frac{x_{m+1} \cdot x_{p}}{x_{p}} \right]$ $\left[\frac{x_{m+1} \cdot x_{m+1} \cdot x_{p}}{x_{p}} \right] = \left[\frac{x_{m+1} \cdot x_{p}}{x_{p}} \right]$

(Ang. Log. 7)

Si una palabra de m bits contiene un número representable en m bits, la operación de truncación no altera el número representado.

(porque 26 no ex representable en 4 bits, en cambio -6 ri).

Externión sin signo: Se agregan Ora la izquierda

Def: Ext
$$m = (x_{m-1}, x_{0}) = [\phi \phi, \phi x_{m-1}, x_{0}]$$

Prop.
$$\begin{bmatrix} \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} \\ \mathbb{E} & \mathbb{E} &$$

(Ang. Log. 8)

Observe que al extender una palabra con ceror su valor sin signo se preserva. Sin embargo su valor con signo no necesariamente se mantiene, a perar de que el número -3 es representable en 5 bit.

Extersión con rigno: Se repite el bit de rigno.

Def: $\operatorname{Ext}_{m \to m}^{S}([X_{m-1} \times x_{\emptyset}]) = [X_{m-1} \times x_{m-1} \times x_{m-1} \times x_{\emptyset}]$

Whoma $K: \left[\left[\mathbb{E}_{xt_{m\rightarrow m}}(x)\right]\right]_{s} = \mathbb{E}_{x}\mathbb{I}_{s}$

Ey: 13 = 4 1101 = 5 - 3 2/2 = 4 11101 = 5 - 3

Concluión: la truncación er la muma para números con rigno y sin rigno, pero la extensión er destinta.

Ecto mo en grave, porque rigue riendo trivial ha cer un circuito que extienda con o rin rigno de a merdo a lo que diga una de rux entradas.

Orquitectura Logica de M32

M32 er un procesador d'seriado para propósitor docentes. Mo esiste minguna implementación real de M32 en un chiep. Pero es lo suficientemente simple como para poder explicar en claser como se puede implementar en circuitor.

M32 rique la filorofia RISC: Reduced Imbruc tion Set Computer. Las lineas generales de esta filorofía son:

- · Todar las instrucciones re codifican en polabras de 32 lets,
- · Pocos formatos de instrucción: 3
- · Muchon registron: 31
- · Todar lar operacioner manipulage sur operan dor en registror.
- * Imtriccioner load/store para transferir dator entre memoria y registror.
- · Instruccioner simpler: en de cir la operacións, realizada sus debe ser compleja.

Eiter principier permiter realizar implementacioner eficientes de los provocadores RISC.

La filorofia RISC se fundamenta en el estudio de los procesadores VAX. Estos poseen muchas instrucciones que se codifican en 1,2,3, hasta 20 y mai bytes. Poreca pocosa registros (16), pero las instrucciones pueden tener operandos directamente en memo ría de modo que los registros solo se uran con fines de optimización. El set de instrucciones implementa operaciones complejas cómo calculo de rasces, accero a areglos y matrices, etc. Por esta rayón este tipo do procesadores se denomina CISC o Comples Instruction Set Computer.

Lor proveradorer CISC estan orientador a la programación en assembler, predominante en lor añor 60, 70. Pero en los 80 el arrembler es reemplazado por los lenguajes de alto nivel. Los compiladores generan programas que uran un reducido número de instru cciones haciendo que solo se use el 10% de la circuitería de los VAX.

Por otra parte, implementar eficientemente el 12t de instruccioner de un VAX resulta difícil es caro, puesto que existe un compromiso entre la eficiencia de ejecución de una instrucción lie el nº de ciclor que tenda en ejecutarse) y la cantidad de transistores que se necesita para implementarla. Con tantas instrucciones,

que daban poior transistores para c/u de ellas y por la tanto los VAX es eran lontos para ejecutar todas sus instrucciones.

De alri surge la filorofia RISC: la arquitectura debe posser pocar instrucciones para que értar puedan implementarse eficientemente. El crite rio para dejar fuera una instrucción en:

- · Los compladores no generan la instrucción.
- · la operación er demariado compleja y un uso no en frecuente.

Las operaciones complejas se implementan em software, en de cir a partir de una secuen cia de instrucciones simples. A menudo esta se unida se ejecuta más sa pido que cuando la misma operación se implementa en una sola instrucción. Esto gracias a la eficiencia con que se logra implementar las instrucciones simples.

Con el paro del tiempo, hoy en día re dispo ne de un mayor numero de transistorer para implementar un procesador. Por ello los iltimos procesadores RISC incorporan mu chas instrucciones que no incluían los primeros procesadores RISC, como la multipli tación, división y las operaciones en punto flotante.

El ret de instrucciones de M32 M32 porce 3 grupos de instrucciones: · instruccioner de lectura/escritara de memoria e operacioner antiméticar y logicar o instruccioner de control para realyan raltor Instruccioner aritmético/logicar. En las instrucciones tienen la forma < neg-op1>, < neg-op2>, < neg-dest> (i) < operador > (ii) < operator> <neg-up>, < imm>, < neg-dent> Los operandos de la forma (reg-? > deben ser alguno de los registros Rø, R1,..., R31, < mm> er un valor inmediato que debe sor representable en 13 lite con rigio, et decin debre estar en el rango [-4096, 4096]. add R17, R2, R2; $R2 = R17 \oplus R2$. All R3, 3, R5; R5 = R3 << 3La déferencia entre SRA y SRL en que ShA en el desplayamiento a la derecha para enteror con signo > SRL para enteror sin signo. SRL completa los bits más significa tivos de la izquir da con ba. $SRL([x_{31},x_{30}...x_{6}], b) = [0...0x_{31}...x_{h}]$

& recer

 $y \quad SRA \left(\left[X_{3i} \times_{30} ... \times_{p} \right], B \right) = \left[X_{31} ... \times_{31} X_{31} ... \times_{31} \right]$ SRL agrivales a dividir enteror vin signo por 23 5RA " " " Con " 23 Obr: el valor de la er vempre portivo. Para realizar aritmética de 64 o mai bits re usan las instrucciones ADDX y SUBX. Estas instrucciones trabajan con el bit C del regis tro de estado SR. Si en R1 y R2 tenemon un entero de 64 bibs y queremon de jar en R5 y R6 la Muna de R1/R2 10/R3/R4 barta ejecutar: add R2, R4, R6 addx R1, R3, R5

El bit de acareo al suma R2 con R4 queda alma cenado en C. (carry). La instrucción addx suma R1, R3 y el acarreo alma cenado en G.

(Ang. Lóg. 14)

Instruccioner de ralto.

Los raltor condicionales re realizar con be cond > etiqueta.

Esta instrucción se usa normalmente en conjun to con sub para realizar compenaciones. Por ejemplo si dereamor saltar a la etiqueta MAYOR si R3 > R4 (bistos con signo):

rub R3, R4, RD se ma para beg MAYOR. descartar el resulta do de una operación anando re quiere rolo MAYOR:

MA

La instrucción SUB modifica el contenido de SR para describir las características del resultado:

SR= ZVSC

Z = 1 ri el resultado R3 © R4 fine Ø S = 1 " " " " fine < 0 C = 1 " hubo cicarzeo al calcular R3 D n R4 Ø 1 V = 1 " " derborde al calcular R3 © R4, er dein ri R3-R4 ex representable con rigno en 32 bits.

Ang. Lóg. 15

la instrucción bot mira el valor de SR para decidir ri ralta o no. El criterio en si el resultado de la resta fue > p, er decir arando Z= p y S= p (el resultado no fue p y rí fue poritiro).

Los llamados a procedimientos y retornos se efectuan con la instrucción:

joupl < neg-proc>, < reg-ret>

ca la dirección de retorno, es decir la instrucción requiente a jungl.

Para retornar re usa la muma instrucción:

jomple < reg-ret>, Rø

< reg-ret > en el registro en donde que do la dirección de retorno. Se usa RØ para descartar la dirección rigniente a jungl.

(Ang. Log. 16)

	(Ang. Log. 16)	
Instruccioner de	lectura /escritura de men	orla:
lectura: < lo	oad> [< reg-base> + (reg-derp>], < cod> [< reg-base> + < imm>], < c	(reg-doct) reg-doct>
	especifica la dirección.	
La instrucción del dato a la reposado re les un temano rep. polabra byte	ldw ldw no ha	con o tro de verrión va.
2 Ldw [R1+12],	R2 ; R2 = Man [R1+12	1
edst [R1+R4],	, R1; R1 = Exts (Mem [R1	· +R4])
ldub [R1+R4]		
ldsh [RI+ R4]	, R1; R1= Exts (Membe	RAHR4])

(Ang Lóg. 17)

Einitura < ntore> < neg>, [< neg-base>+ < neg-desp>]
<ntore> < neg>, [< neg-base>+ < imm>]

dirección on memoria

En donde (store) puede ser stro, sth o sth dependindo de si se escribe en una palabra en memoria, una media palabra o un byte.

Ej: Atl- R1, [R2+5]; Mem[R2+5]=Trunc (R1)

Observe que como la operación Truma en la misma para enteros con o rin rigno mo es meterario específicar el tipo de representa ción.

Alineamiento: M32 exige que todar las polabras erten alineadar a direccioner multiples de 4 y todar las medias palabras deben tener direccio nes multiplos de 2.

la la tanto en un error excibir una palabra en una dirección que no rea múltiplo de 4. Ej:

rtw R1, [RØ+1]; RØ+1 = la dirección 1

; Ø! => enor.

Este tipo de errorer genera una interrupción en los sistemas Unix. Grando un proceso incure en este enos, el shell despliega el mensaje:

D	
bur	mor
:	

Y re detiene la ejecución del proceso.

Little Endian y Big Endian

M32 es una arquitectura lig-endian. Entro significa que la dirección que se calcula en un load o store corresponde a la del byte más significativo:

Ej: Sea R1 tg

R1 R1+1 R1+2 R1+3

Entonier ldw [R1+0], R2

 $\Rightarrow R2 = a.256^{3} + b.256^{2} + c.256 + d$

En cambio en las arquitecturar little-endian

 $|R2 = a + b \cdot 256 + c \cdot 256^{2} + d \cdot 256^{3}|$

En de un R1 apunta al byte menor rignificativo den tro de la palabra.

El riquiente programa determina si una arquitectura ex little o big - endian.

main!)

i int w = 1;

if (* (chan*) & w == 1) printf (" little endlan "");

else printf (" big endlan (m");


Por qué? Ew er la dirección de la palabra w que contiene un 1. Al colocar A (char *) & w, re les el primer byte de w. Si la arquitectura er little endian en ese byte re encuentra el 1. Si la arquitectura er big endian, ere byte contiene un p.

Complación de programas Ca assembles M32.

Para implementar la recurrividad, Cutiliza una pla. En la pla re alma ceram los registros de activación de los procedimientos. En lite, re colocan las variables locales, la dirección de retorno, etc. En la pla re colocan también los argumentos al invocar procedimientos. Para implementar este esquema es necesario destinas algumentos registros para que apunten a la pla:

fp (frame pointer): a punta al registro de activación (o frame) del procedimiento en ejecución, los convención en el registro R29.

sp (stack pointer): apanta al tope de la pila Por convención er el registro R30




al ingrerar a un procedimiento, for apunta al registro de activación del llamador y sp apunta al 1º argumento. Ademai la dirección de retorno re recibe en un registro que será R31 para M32. La forma general de un procedimiento rera:

- per ôlogo para crear el registro de activación - ejecución del procedimiento

- ep logo para destruir el registre de acti-




El estado de la pila y la registron anter durante y después de la ejecución rera entoncer.




En el prologo re resquandan la dir de retormo y el fp del llamador para poder restauran los antes de retornan:

```
R31, [R30-4]
                                   ; SP[-1] = din. net
              5 two
 Mologo
                    R29, [R30-8]
                                    SP[-2] = fp
              stu-
              add
                    R30, Ø, R29
                                     fp = sp
                                    SP-= rize of ((frame>)
             sub.
                    R29, 12, R30
                    [R29+0], R1
             ldw
                                     R1 = SP(B) (a)
ejecución
              ldw [R29+4], R2
                                     R2 = SP[1] (B)
              add R1, R2, R3
                    R3 , [R29-12]
                                   i C= R1+R2
              stur.
return c
                    [R29-12], RA
              ldur
                                    ; RA =
                    R29, 0, R30
              add
en logo
              ldw
                    [R30-8], R29
                                      fp = Sp [-2]
                    [R30-4], R31
              ldu
                                     dir. net = SPI-1J
              jmpl R31, RQ
                                     go to dis ret.
```



Para invocar P re colocar los argumentos i z x en el tope de la pila Luego se transfiere el control a P usando la instrucción > just que permite colocar la dirección de retorno en R31. Grando P retorna, la pila queda exactamente en el estado en que estaba anter de invocar P, por lo que hay que dera plar los argumentos.

de p



; R1= c ldw [R29+4], R1 R30, 4, R30 rub. 4x-sp=R1 rtur R1, [R30+4] ldw [R28+20], R1 | R1 = dir. de P J R31 = PC+4, PC = R1 jmpl R1, R31 desapila argumentos [add R3p, 8, R3p ; pop ; pop . 1 rth R1, [R29-16]; N= Truncwss (R1)

Ang hog 29 [R29-16], R1 R1-5? R1, 5, RO ; if R1-5 < 0 goto ... ldw [R29-12], R1; R1=x ra R1, 1, R2; R2 = x >> 1 range R2, (R29 - 12); x = R2endif:

[R29-12], R1; R1= 2

(eturn xlc) ldub [R29+3], R2; R2= Extb-10

and R1, R2, R1; R1= R1 & R2. add R29,0, R3P ldw [R3Ø-8], R29 ldw [R3Ø-4], R31 jourpl R31, Rp Hagamor alrora un procedimiento que retorna 1 ri la arquitectura ex little-endian y 1 ri " " luig-endian. int Little Endian () int w = 1; return * (chan *) & w;

Este procedimiento no recibe argumentor, pero necesita creas un registro de activación para w.

(Ang. Log. 25)

	700	
anter de invocar e Little Endian	después	* ************************************
reg do act, del		
sp > Reg do act. dd llomadon > Sp ->	w #4	
Como este procedimiento procedimientor, no es s	no invoca	oher
fp n- la dirección de registro de activación,	retorno en	el
entencer de solo 4 by	ter. Erta e	una
hacen:		

Formator de instrucción

1	122
م سر	junor que en M32 todas las instruccione
la	codifican en palabrar de 32 bits. ademais ubicación de la información en las
in	in hucción de descenira a los do do la
in	itucción En M32 volo han 3 lormatos.
	itucción. En M32 volo hay 3 formator:
	cockigo mo de reg. m. de reg. 1 moentero chiquo operación d s 14 13 12 0
	31 2423 1918 141312 0
observation .	ipara las instrucciones:
	antick on loving
	aritmético logicar: cop> Rs, imm, Rd
	lectura de memoria: cload? [Rs+imm], Rd excitura en memoria: crtore? Rd, [Rs+im]
	5
	operación de reg. no do reg. 10 no do reg. no re ura.
	operación de s's" ura.
i	
	para instrucciona;
	aritmético lógicar: cop> Rs, Rs, Rd
.	lectura en memoria: < load> [Rs/+ Rs"], Rd
	excritura en memoria: «store» Rd, [Rs+Rs+]
:	smpl 24 : jmpl Rs', Rd
	todigo de olasamiento de 10 de 2000
	ralto a la proxima initrucción
	para ralta condicionales - becondo elabelo