
La CPU



En el circuito re pueden distinguis:

+ unidader de almacenamiento: PC, R-BANK, etc.

+ " combinacionaler : ALV, MUX, etc

+ unidad de control : MY

+ buser enternor =>

+ remaler de control 0 , => que van de la unidad de control a las componentes.

La ALV (authmetic/Logic Unit)
realiza todor los calculos del tipo 3 = 2 opalu y
en donde opalu es la operación que indique la
unidad de control dolemán indica las características
del resultado en 2000

Control Unit

Circuito recuencial muy complejo que genera las
renales de control. Estas hacen fluir los datos
y direcciones por los buses que interconectar las
unidades de alma cenamiento y las de calculo.

R-Bank (Register Banks)

Almacena los registros RB-R31. En S1 y S2 re
indica el nº de los registros que aparecen constantemente
por RS1 y RS2. Además ri WPC = 1 re escribe en
Rd en forma síncrona (la actualización re produce
en el pulso de bajada).

Registros rindronos: PC y SR, mantiemen el contados de programa y el registro de estado.

Registros arincronos (later): IR y AR, mantieren la instrucción an curro y la dirección que re debe colocar en el bur de direcciones.

Ohn:

R-SEL: extrae de la instrucción for mor de los registros que intervienen en una operación.

Y-SEL: elige el 2 operando de una instrucción, el que puede sor Ø, 4 o lo que diga la instrucción (Rsz o imm) o un desployamiento de 24 bits en caso de un salto.

Branch Unit: calcula la condición de ralto durante untrucción del tipo becondo «label»

DBI (Data Bur Interface): interfaz con el bur de dator. Durante lecturar y ercriturar, la memoria espera byter y half-words en posicioner distrutar de donde se encuentran en la palabra original.

DBI desplaza los dator y extiende el signo si es necesario.

ABI (Addrey Bur Interface): genera los valores de A31-A2 y BE3-BED à partir de una dirección y el tipo de operación que le indique la imidad de Control.

+ uncloyamiento: En cada ciclo del reloj. la midad de control genera las renales de control para llevar los dator de los registros a la burer externos y a las unidades de calculo. Mertriccioner.

- + Las revales de control permanecers constantes durante todo un ciclo del reloj. Solo combian en el pulso de bajada del reloj.
- + En un bus re puede colocar un y volo un dato en un cido del reloj.
- + la actualización del PC, SR y Rd omere solo en el pulso de bajada del reloj.
- + Cada unidad de calculo puede realizar un y rolo un calculo en cada ciclo del reloj.

Etapar en la éjecución de una instrucción del tipo add R3, R4, R11

prot. instrucción CLK fetch! fetch? decode execute!. re lee la re ejecuta examina la unt la unt.

CPU4

Para der cribir las operaciones que re llevan a cabo en cada cido re utilizan dos niveles de abitracción.

Transferencia entre registros Serales de control.

fetch1: AR+ PC
g=to fetch2

OP-Y-SEL & @P OP-ALU & QOR WR-AR, EN-A OP-ABI & QW

OP-DBI & @LDW

fetch2: IR + Mem [AR]

if WAIT goto fetch2

elre goto de code

de code: PC + PCD 4

SEL-D, WR-IR, EN-A, RD

OP-ABI & &W

OP-Y-SEL & @4

OP-ALU & QADD

WR-PC

goto execute 1

indican las transferencias o señales de control es inelevante puer todas ocimon al mismo tempo (en paralelo).

Lar renaler de control no especificadas permanecen en D. Lar transferencias entre registror están restringidas por lo que permiten braces las componentes, burer y renales de control

Supongamor que la instrucción er add R4, -103, R11

execute 1: RM = R40-103 [op=add] goto fetch! SEL-REG, WR-Rd, WR-SR OP-Y-SEL @INST OP-ALU @ ADD



Suponga	nos que la instrucción	er ntb R3, [R5+Rp]		
execute 1	AR - RSDRP	SEL-REG, WR-AR, EN-A		
[op = rile]		OP-Y-SELA- QINST		
	9	OP-ALU 4 @ ADD		
		OP-ABI ← @W		
execute 2	Mem [AR] < Tunc (R3)	SEL-REG, RD-DEST		
[are= 1th]	A lunit of avertal	OP-V SEL & P. D		

execute 2 Mem [AR] - Tunc (R3) SEL-REG, RD-DEST

[OP= itb] if WAIT goto execute 2 OP-Y-SEL - Qp

elre goto fetch 1 OP-ALU - QOR

OP-DBI - QSTB


OP-ABI - QB

Supongamos que la instrucción es boy clabels.

EN-D, EN-A, WR

execute 1 if br? goto execute 2 mada
[op = bg] else fetch 1

execute 2 $PC \leftarrow PCD \to Ext^{S}(IR[23-Ø])$ OP-Y-SEL + QDISP Cop = bg J goto fetch 1 $OP \leftarrow ALV \leftarrow QADD$ WR-PC Implementación de la ALV.



En cada ciclo del reloj. la ALV realiza en paralelo las 7 operaciones que implementa. Un multiples os re encarga de releccionar la operación que indique la Unidad de Control.

La uniolad ADD calcula
$$V = \begin{cases} 1 & \text{i. } x_{31} = y_{31} \neq 331 \\ 0 & \text{nmo} \end{cases}$$

C= último comy

El rento de las unidades
$$V = \emptyset$$

 $C = Cin$

Ejercicio: Completar la tabla de verdad para el circuito combinacional;


(ADD) 000 (ADDX) 000 (SUB) 000	; 000 X \$1 \$\phi\$	φ	116	1	20 4 20 5 A C
(ADDX) ØØ		+		1	
	φ1 φ	Ø	110	1	1205AC
(SUB) OF	1	1	110	1	J
	10 X	1	110	ϕ	20 Ny D1
	D #		p .		,
	*		υ		

El banco de registros:

REG


No presenta sincuraro:

No presenta por presenta por




La unidad de control

Conserponde a un circulto recuencial complejo:



Dado que M32 no tiene man de 32 instrucciones volo re necesitan 5 bits para Codificar todar las instrucciones.





residendo

residendo

contral

(a) (b) (c)

la evolución de los M-P está dirigida por logar mayor rapidez al mismo precio. Para logar mayor rapidez re lucha por:

+ Haler que los transistores reaccionen mon rapido

+ mejorar la tara de instruccioner ejecutadar

por ciclo del reloj (M32: 1 por c/40 5 ciclos).

+ Disminuir el tiempo de (a), (b) o (c).


Una forma de logar esto ciltamo es:

en vez de calcular las senales de control en

este ciclo, calcularlas en el ciclo precedente.

Dicho de otra forma: en cada ciclo de calcular

la renaler de control que re usarán en el protino ciclo. Entar renaler re dirigen a un registro rincomo que re actualiza en el pulso de bajada del reloj.



De esta forma se suprime la composperite (a) del período del reloj. Notere que esta optimización no rería porche a plicarla si no leirtiera el ciclo Decode, puer la instrucción que figara las senales de control que re aplicarán en el ciclo Execute.