

La CPU o procerador, en el interprete del lenguaje de maquina. Todo el proceso de una instrucción re realiza internamente en la CPV. En la CPU estan la registron (Rø., R31), el contador de programa CPC) y registro de estado (SRJ. Los programas y los datos re alma conan en la menorla. Examinemer en un diagrama de tiempo la lijeanción de la instrucción Into-R2, [R3+8] Enta instrucción de codifica en una palabra de 32 bits en memoria. Bur (CLK control (RD (otivectioner) A (dator) D (XX enre) de codfi ejecución betch callon Para ejecutar una instrucción, el procesa dor para por 3 farer

Fetch: En esta base se carga la instrucción que está en la memoria en un regis tro interno de la CPU.

(Mem 3)

La faire Fetch re ejecuta en 2 ciclor del reloj.

De La CPV coloca el PC (contador de programa)

en el bui de direccioner

La CPV activa RD y mantiene el PC en el

bin de direccioner

La memoria responde a la señal RD colocando

el contenido de la dirección es pecíficada.

De codificación: En esta fare el procerador examina la instrucción y decide como ejecutarla. Para esto solo se succerita el ciclo B.

Ejecución: En esta fare se ejecuta la instrucción. Esta fore depende del codigo de operación de la instrucción, aujo contenido fue examinado en 8. Como la instrucción es un estro, la CPU la ejecuta en 2 ciclos:

De La CPV calcula la dirección como R3+8 y la coloca en el bus de direcciónes. El la CPV mantiene la dirección en el bus y activa la señal WR al mismo tiempo coloca R2 en el bus de dator la memoria modifica el contenido de la dirección especificada con el dato que aparece en el bus.

La Memoria

Enten varior tipor de memoria: SRAM, DRAM, EDORAM, ROM, EPROM, Flash y otras.


(a) Static Random Access Memory: memoria estatica de acceso aleatorio. Son rápidas, se borran si se apagan, necesitais 4 o 6 transistores por bit.

Se etiquetan como nº de palabrar x ancho de palabra y tiempo de a cero.


dirección = A17-Ad D7-DØ = dator lectura > ND 256K x8 ercitura > WR 12m. chip relect > CS

Implementación de un chip de memoria estática

Et e tipo de chip re puede implementar urando la tcher para cada bit:




Se ma un devodificados para releccionar la palabra que re va a ercribir o leer



Para corrector este chip a la CPV, hay que resolver varior ploblemas:

(i) Tomaño de palabra del beux de dator (32) y el an cho de la memoria (8) no coincider. Por le tanto hay que colocar varior clips en paralelo: (todor los chips ne activam al mismo tiempo).



Capacidad total: 1 MB.

Problema: las direcciones & 1995, 2MB, ... son impinimen. Si re excibe x en la dirección d, también re leera x en las direcciones 1 MO, 2 MB, 3 MB, ...

(ii) la memoria rolo debe accerance en el rango de direccioner CD, 1MBL. Pero:

 $\alpha \in \mathbb{C}\phi$, $1 \text{ MBE} \iff \alpha = \phi \phi$, $\phi \approx 28$. ? As ASO AZO ATO. App

(Men 7)

Para limitar el pango de acceso, uramor la línea ES (chip relect) de la memoria. Un chip re accesa robo ri CS esta en 1. Si este esta en Ø el chip mo participa en un acceso. CS re calcula camo.

A31-A20 A31-A20


RD SEL CS

WR WR

A31-A20 DODO DOS RD WR

ahora, ri re lee la dirección SMB re lee barura, puerto que CS permanece en D. =) la memoría no entrega nada en el bur de dator.

Coloca un modulo de 1 MB en las direcciones [d, 1MB] y otro modulo en E 1MB, 2MB[.




Man 8

Observe que estor modulor nunca re activan al

Ejorcio: Interfaz de memoria de 8 MB abicada en EP, 8 MB [.

Sol: Se colocar 8 barros de 1 MB y re activar pos medio de un decodificados.




i.e. α = ΦΦ... Φ b b b ?? ??

m° del banco ∈ [Φ, 7] palabra dentro del

banco

(iw) la memoria puede tenor un tiempo de actero muy externo => hay que agregar por ejemplo 2 cidor de espera (wait stator).

Cuando la CPV está en el 2º ciclo de una lectura o escritura y de tecta que la línea WAIT está en 1 en el pulso de bajada del reloj, repite el 2º ciclo brasta que



En importante que WAIT permanesca en trutate cuando esta memoria no es acerada. La gracia de un bus es que se pueden conectar bar or modulos de memoria que funcionan en fosma independiente, pero que reaccionan (se activan, se releccionan) en nanços diguntos. En este caro cada modulo tiene ses propio generados de ciclos de uspera y se conectan a la misma línea WAIT. El corto circuito se evita porque cada modulo lleva un línea WAIT a trutate cuando se realiza un acceso a una dirección que no le pertenese.

(v) Modificar un boyte o una media palabra. Para leer 1 byte re puede leer la palabra completa y extraer de ahi el byte que intere ra. Esto no penaliza en mada el tiempo de ejecución de la instrucción load byte en compa racción con la untrucción load boyte en compa racción con la instrucción load word. En cambio para escribir 1 byte, en necesario leer primero la palabra completa, modificar el byte de interes y luego escribir la pala los completa. Esto se debe a que la interfaz de memoria que bremos visto no permite modificar rolo 1 byte de una palabra de 32 bits. Esto si penaliza los store byte puesto que requieren abora 2 accesor a la memoria.

Ento re voluciona utilizando las revales BE3-BED (Byte Entible) que prover la CPV, que indican males ron los bytes que re modifican duran te una excitiva en memoria. Entonies, es recerario modificar el módulo 256 K × 32 (1 MB) visto:

256 K x 32

RD

WR

A31-A2

BE3-BEØ

CS

A19-A2

B63

B62

B61

B69

B7-DØ


D31-DØ

D31-DØ

D31-DØ


El CS de cada chip volo re activa si la línea BE conserpondiente esta en 1 De esta forma re puede escribir selectivamente 1 byte o una media palabra sin modificar el resto.

Nota importante : en este esquema cuando la CPV escribe un byte en memoria, debe colocarlo en el bus de dator.



La ubicación de los datos en el bus depende del hedro vegue esta arquitectura es big-endias, i en donde hían los datos en una macquina little-endian?

Olhora estamos en cond-ciones de examinas la forma final de una interfaz de 8MB urando el nuevo modulo de 1MB: 256K x 32 (con líneas BE) y con ciclos de espera



(b) Dynamic RAM o DRAM

Son las mas uradas debido a su bajo costo por bit. Se implementan con un condensador para almacenar 1 bit y un transivor para seleccionarlo;

SEL DATA

Para ei nibin el bit re colora SEL en 1 y un co o 1 en DATA, lo que dercarga o carga el condensador. Cuando SEL = p el condensador re mantiene airlado, por lo que mantiere su carga por algunor mel segein doz. Para leer el dato re coloca SEL en 1. Si el condensador esta cargado, se descarga generando una debil corriente que en detectada como 1. Esto rignifica que la lectura er destructiva: después de leer un bit hay que reeccibirlo para no perder los 1.

Las derventajas de este tipo de memoria son:

- (i) Son lentar: tiempo de accero de 60-70 m² (v2 10-20 para las estáticas).
- (ii) Cada 4 miliregundor hay que reccribirlar comple tamente. Ecto re debl a que los condensadores re descargas l'entamente, aun cuando mo re less.

Lor DRAMA se benden en chipa o en SIMMA (Single Inline Memory Module). Cada SIMM contiene de 2 a 36 chipa de pendiendo de la capacidad del SIMM:

(que incluyen dator, directioner y control)

Los SIMM de 30 piner tienen un bus de dator de 8 bits o 9 si incluyen paridad. Los SIMM de 72 piner tienen un bus de dator de 32 bits o 36 si incluyen paridad.

La paridad en un bit adicional redundante que re calcula como el XOR de 8 bits de dator. Ras paridad permite detectar errores de almacena miento en la memoria dinamica, producidor por la descarga de un condensador.


Durante la lectura re verifica que la paridad almacenada coincide con la paridad calculada a partir de los 8 bits de datos. Si mo coincide re genera una interrupción por "parity enor". La paridad riempere de tecta enores de un rolo bit en un byte.


Una motherboard tiene slots especiales para SIMMs de 30 pines u otro tipo de slot para SIMM de 72 pines, pero ambor tipor de SIMM son incompatibles. Lor SIMM con paridad son compatibles con lor SIMM sin paridad, pero si el SIMM es sin paridad la motherboard debe ofreces un mecanismo para inhibir el chequeo de la paridad.

Lor SIMM re acregam en grupor para completar el anchor del bus del procesador. Por ejemplo una motherboard para una 3865x (bus de dator de 16 bits) necesità 2 SIMMs de 30 pines. Si re necesità mar memoria hay que agregar otror 2 SIMM. Una 486 requiere grupor de a 4 SIMM de 30 pines o 1 SIMM de 72 pines. (In la motherboard ofrece el lipo de rhot ade mado), ya que la 486 tiene un bus de dator de 32 bits. Un pentium usa grupor de a 2 SIMM de 72 pines debido a que su bus de dator en de 64 bits.

Cuidado con el tempo de accero: un SIMM de 60 m ne puede colocar en una motherboard diseñada para SIMM de 70 m, pero no vicepena. Si uno ne equivo ca el enor no ocurrirá me cerariamente de inmediato. Las motherboards ofrecen tipicamente la porblidad de agregar cidor de expera (wait-ntater) ni re colocan SIMM mun benter, pero ento penaliza la eficien cia de ejecución.

Los chips que vieners en un SIMM se organizan como una matriz de bits. Los más mados son los chips de 1Mb, 4Mb y 16Mb.





El aciero a la memoria dinamica el man complejo que el de la memoria estática debido a la multi pleción del bus de direcciones.

A21-	911/A10-A	j	 la XX	col:	may been some
:	NAS	San to the		1 7	
	RD	172			
	Dout				10.1
			 		oct

Durante el accero a la fila re lee toda la fila de condensadorer. Como la lectura en destructiva l'er decir descarga los condensadores), la fila re reescribe completamente a final del accero. En el accero a la columna re relecciona un bit dentro de la fila.

Por otra parte, cada fila debe ser reescrita cada 4 milinea para que mo se bone. Esto se logra con un accero a la fila sin accero a la columna. De esto se en carga el hardware en forma transparente para el software.

Tombién por cada acceso a una fila se pueden accesor y columnas dentro de era misma fila lo que permite un acceso se cuencial mas eficiente que el acceso aleatorto. Este tipo de acceso se denomina "page mode".

(c) EDORAM @ Extended Data Out RAM

Esta es un variante de la memoria dinámica. Son compatibles con las DRAMA, pero a mismo tiempo de accero pueden sen accesadas secum cialmente en forma más eficiente. Pero para a prosechar esta capacidad la molherboard tiene que ser rediseriada.

(M em 18)

(d) Read Only Memory o ROM Vienen gabada de fabrica y no re pueden erailen. No re borran al apagarlar. Son de bootstrap l'el congador del ristema opera tro) of en control automatico/embarcado. Son relationmente economicas puer requirem de a la mai 1 transcitor por bit: 1 limario 1 binario: (e) PROM & Programmable ROM; Er una ROM que re programa en duporitivos er pecialer. Cada sit re implementa con un tramittor y un furchle ovatal furible Lor On re pueden combian por la aplicando una internidad fuerte de coniente para quemar el furible. Paro una, vez que re quema el finible, no re prede regresor à Q.

luego de grabarlar se initalan en el computador, el que no puede modificarlar (er de ciractican como ROMs). La ventaja robre las ROMs es que no es necesario pedirle al fabricanto que las grabe.

(f) EPROM & Erarable PROM.

Son randarer a las PROM, pero el furible re puede restistuir con luz ultravioleta aplica da en una ventana transparente ubicada sobre el silicio:

relicio ventana trampavinte

la luy rolan contiere luz ultravioleta de modo que una vez que re bona un contenido re debe tapar la ventana, para que mo re bone.

(g) Flanh

Este es un tipo de memoria que no se borra al apagarla pero que se puede escribir en el mismo computado, aunque no tan efecientemente como una DRAM o SRAM. Se pueden cambian Chipo la fachmente, pero se borran por filas completas. Son apropiadas para implementar "discor" de atado solido o para programas de bootstrap