

49.16.13 Registro de eventos I3C (I3C_EVR)

Este es un registro de solo lectura, utilizado para reportar *event flags*.

Bit 19 — HJF: Hot-join flag

(cuando I3C actúa como controller)

Cuando I3C actúa como controller, este flag es activado por hardware para indicar que se ha recibido una solicitud hot-join.

El flag se limpia cuando el software escribe 1 en el bit correspondiente CHJF del registro I3C_CEVr.

Bit 17 — CRF: Controller-role request flag

(cuando I3C actúa como controller)

Cuando I3C actúa como controller, este flag es activado por hardware para indicar que una solicitud de *controller-role* ha sido reconocida (*acknowledged*) y completada por hardware.

Entonces, el software debe emitir un CCC GETACCCR (*get accept controller role*) para continuar el procedimiento de *controller-role hand-off*.

El flag se limpia cuando el software escribe 1 en el bit correspondiente CCRF del registro I3C_CEVr.

Bit 15 — IBIF: IBI flag

(cuando I3C actúa como controller)

Cuando I3C actúa como controller, este flag es activado por hardware para indicar que se ha recibido una solicitud IBI.

El flag se limpia cuando el software escribe 1 en el bit correspondiente CIBIF del registro I3C_CEVr.

Bit 11 — ERRF: Error flag

(tanto si I3C actúa como controller o target)

Este flag es activado por hardware para indicar que ha ocurrido un error.

Entonces, el software debe leer el registro I3C_SER para obtener el tipo de error.

El flag se limpia cuando el software escribe 1 en el bit correspondiente CERRF del registro I3C_CEVr.

Bit 10 — RXTGTENDF: Target-initiated read end flag

(cuando I3C actúa como controller)

Cuando I3C actúa como controller, y solo si S-FIFO está deshabilitada (SMODE = 0 en el registro I3C_CFGR), este flag es activado por hardware para indicar que el target ha finalizado prematuramente una transferencia de lectura.

Entonces, el software debe leer el registro de estado I3C_SR para comprobar la información relacionada con el último mensaje y obtener el número de bytes de datos recibidos durante la lectura terminada prematuramente (campo XDCNT en I3C_SR).

El flag se limpia cuando el software escribe 1 en el bit correspondiente CRXTGTENDF del registro I3C_CEVF.

Bit 9 — FCF: Frame complete flag

(tanto si I3C actúa como controller o target)

Cuando I3C actúa como controller, este flag es activado por hardware para indicar que una trama ha sido completada correctamente en el bus I3C, por ejemplo cuando se emite un STOP.

Cuando I3C actúa como target, este flag es activado por hardware para indicar que un mensaje dirigido hacia/desde este target ha sido completado correctamente en el bus I3C, por ejemplo cuando el controller emite posteriormente un STOP o un repeated start.

El flag se limpia cuando el software escribe 1 en el bit correspondiente CFCF del registro I3C_CEVF.

Bit 7 — RXLASTF: Last read data byte/word flag

(cuando I3C actúa como controller)

Cuando I3C actúa como controller, este flag es activado por hardware para indicar que debe leerse el último byte/word de datos de un mensaje desde RX-FIFO (dependiendo de RXTHRES en I3C_CFGR).

El flag se desactiva automáticamente cuando el último byte/word del mensaje es leído.

Bit 6 — TXLASTF: Last written data byte/word flag

(tanto si I3C actúa como controller o target)

Este flag es activado por hardware para indicar que debe escribirse el último byte/word de datos de un mensaje en TX-FIFO (dependiendo de TXTHRES en I3C_CFGR).

El flag se desactiva automáticamente cuando el último byte/word del mensaje es escrito.

Bit 5 — RXFNEF: RX-FIFO not empty flag

(tanto si I3C actúa como controller o target)

Este flag es activado/desactivado por hardware para indicar que un byte de datos debe/no debe ser leído desde RX-FIFO.

Nota:

El software debe esperar a $RXFNEF = 1$ (mediante *polling* o interrupción habilitada) antes de leer RX-FIFO (leyendo I3C_RDR o I3C_RDWR, dependiendo de RXTHRES).

Bit 4 — TXFNFF: TX-FIFO not full flag

(tanto si I3C actúa como controller o target)

Este flag es activado/desactivado por hardware para indicar que un byte/word de datos debe/no debe escribirse en TX-FIFO.

Nota:

El software debe esperar a $TXFNFF = 1$ (mediante *polling* o interrupción habilitada) antes de escribir en TX-FIFO (escribiendo I3C_TDR o I3C_TDWR, dependiendo de TXTHRES).

Nota:

Cuando I3C actúa como target, si el software pretende usar el flag TXFNFF para escribir en I3C_TDR/I3C_TDWR, debe haber configurado y habilitado previamente el *TX-FIFO preload* (campo PRELOAD en el registro I3C_TGTTDR).

Bit 3 — SFNEF: S-FIFO not empty flag

(cuando I3C actúa como controller)

Cuando I3C actúa como controller, si S-FIFO está habilitada ($SMODE = 1$ en I3C_CFGR), este flag es activado por hardware para indicar que debe leerse un *status word* desde S-FIFO.

El flag es desactivado por hardware para indicar que no hay ningún *status word* pendiente de lectura desde S-FIFO.

Bit 2 — CFNFF: C-FIFO not full flag

(cuando I3C actúa como controller)

Cuando I3C actúa como controller, este flag es activado por hardware para indicar que debe escribirse un *control word* en C-FIFO.

El flag es desactivado por hardware para indicar que no debe escribirse un *control word* en C-FIFO.

Nota:

El software debe esperar a que $CFNFF = 1$ (mediante *polling* o mediante la interrupción habilitada) antes de escribir en C-FIFO (escribiendo en I3C_CR).

Bit 1 — TXFEF: TX-FIFO empty flag

(tanto si I3C actúa como controller o target)

Este flag es activado por hardware para indicar que TX-FIFO está vacía.

Este flag es desactivado por hardware para indicar que TX-FIFO no está vacía.

Bit 0 — CFEF: C-FIFO empty flag

(cuando I3C actúa como controller)

Este flag es activado por hardware para indicar que:

- cuando actúa como controller, C-FIFO está vacía
- cuando actúa como target, el registro I3C_CR no contiene ningún *control word* (ninguna solicitud pendiente IBI/CR/HJ)

Este flag es desactivado por hardware para indicar que:

- cuando actúa como controller, C-FIFO no está vacía
- cuando actúa como target, el registro I3C_CR contiene un *control word* (una solicitud IBI/CR/HJ pendiente)

Nota:

Cuando I3C actúa como controller, si está configurada la precarga (*preload*) de C-FIFO y TX-FIFO (TMODE = 1 en I3C_CFGR), el software debe esperar a que:

- TXFEF = 1
- y CFEF = 1

antes de iniciar una nueva transferencia de trama.