

Grupo 3 - LAB AOC

24/04/2023

Amanda Guimarães caixeta Silva - 2018020360

Breno Gomes de Oliveira Santos - 2018020042

Rodolfo de Albuquerque Lessa Villa Verde - 2018020719

Instruções Aritméticas

Mnemônico	ADD																																																																
Mapa de campos da sua instrução																																																																	
	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td colspan="4">rd</td><td colspan="4">rs2</td><td colspan="4">rs1</td><td colspan="4">0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2				rs1				0				0	0	0	0
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																																	
0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2				rs1				0				0	0	0	0																																		
Opcode	00000																																																																
Tamanho da instrução	32 bits																																																																
Quantidade de operandos	3																																																																
Exemplo de uso da instrução	add rd, rs1, rs2;																																																																
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits																																																																
Tipo de operações que a Instrução demanda	Operação de adição $x[rd] = x[rs1] + x[rs2]$																																																																
Tipo de endereçamento da instrução	Registrador																																																																

Mnemônico	ADDI																																																														
Mapa de campos da sua instrução	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td colspan="16">imm[15:0]</td><td colspan="4">rd</td><td colspan="4">rs1</td><td colspan="2">0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	imm[15:0]																rd				rs1				0		0	0	0	1
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																																
imm[15:0]																rd				rs1				0		0	0	0	1																																		
Opcode	00001																																																														
Tamanho da instrução	32 bits																																																														
Quantidade de operandos	3																																																														
Exemplo de uso da instrução	addi rd,rs1,imm;																																																														
Discriminação de cada operando (tamanho e tipo)	imm: valor imediato a ser adicionado de 16 bits rs1: registrador de origem de 32 bits rd: registrador destino de 32 bits																																																														
Tipo de operações que a instrução demanda	Operação de adição com valor imediato $x[rd] = x[rs1] + sext(immediate)$																																																														
Tipo de endereçamento da instrução	imediato																																																														

Mnemônico	SUB																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2				rs1				0		0	0	1	0		
Opcode	00010																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	3																															

Exemplo de uso da instrução	sub rd, rs1, rs2;
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits
Tipo de operações que a instrução demanda	Operação de subtração: $x[rd] = x[rs1] - x[rs2]$
Tipo de endereçamento da instrução	Registrador

Instruções Lógicas

Mnemônico	XOR																																																														
Mapa de campos da sua instrução																																																															
	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td colspan="4">rd</td><td colspan="4">rs2</td><td colspan="4">rs1</td><td colspan="2">0</td><td>0</td><td>0</td><td>1</td><td>1</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2				rs1				0		0	0	1	1
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																															
0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2				rs1				0		0	0	1	1																																		
Opcode	00011																																																														
Tamanho da instrução	32 bits																																																														
Quantidade de operandos	3																																																														
Exemplo de uso da instrução	xor rd, rs1, rs2;																																																														
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits																																																														
Tipo de operações que a instrução demanda	Operação de XOR x[rd] = x[rs1] ^ x[rs2]																																																														

Tipo de endereçamento da instrução	Registrador
------------------------------------	-------------

Mnemônico	XORI																																																													
Mapa de campos da sua instrução																																																														
	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td colspan="16">imm[15:0]</td><td colspan="4">rd</td><td colspan="4">rs1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	imm[15:0]																rd				rs1				0	0	1	0	0
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																														
imm[15:0]																rd				rs1				0	0	1	0	0																																		
Opcode	00100																																																													
Tamanho da instrução	32 bits																																																													
Quantidade de operandos	3																																																													
Exemplo de uso da instrução	xori rd, rs1, rs2;																																																													
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits imm: valor sign de 16 bits rd: registrador de destino de 32 bits																																																													
Tipo de operações que a instrução demanda	Operação de XOR entre o registrador rs1 e o um valor sign de 16 bits x[rd] = x[rs1] ^ sext(immediate)																																																													
Tipo de endereçamento da instrução	imediato																																																													

Mnemônico	OR																																																																
Mapa de campos da sua instrução																																																																	
	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td colspan="5">rd</td><td colspan="5">rs2</td><td colspan="5">rs1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	0	0	0	0	0	0	0	0	0	0	0	0	rd					rs2					rs1					0	0	1	0	1
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																																	
0	0	0	0	0	0	0	0	0	0	0	0	rd					rs2					rs1					0	0	1	0	1																																		
Opcode	00101																																																																
Tamanho da instrução	32 bits																																																																
Quantidade de operandos	3																																																																
Exemplo de uso da instrução	or rd, rs1, rs2;																																																																
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits																																																																
Tipo de operações que a instrução demanda	Operação de OR entre os registradores rs1 e rs2, depositando o valor em rd $x[rd] = x[rs1] \mid x[rs2]$																																																																
Tipo de endereçamento da instrução	Registrador																																																																

Mnemônico	ORI																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	imm[15:0]															rd					rs1					0	0	1	1	0		
Opcode	00110																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	3																															

Exemplo de uso da instrução	ori rd, rs1, imm;
Discriminação de cada operando (tamanho e tipo)	imm: valor em binário de 16 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits
Tipo de operações que a instrução demanda	Operação OR entre o registrador rs1 e o valor sign de 16 bits, depositando o valor em rd $x[rd] = x[rs1] \mid \text{sext}(\text{immediate})$
Tipo de endereçamento da instrução	imediato

Mnemônico	AND																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2				rs1				0				0	1	1	1
Opcode	00111																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	3																															
Exemplo de uso da instrução	and rd,rs1,rs2																															
Discriminação de cada operando (tamanho e tipo)	rs2: registrador de origem de 32 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits																															
Tipo de operações que a instrução demanda	Operação AND x[rd] = x[rs1] & x[rs2]																															

Tipo de endereçamento da instrução	registrador
------------------------------------	-------------

Mnemônico	ANDI																																																																
Mapa de campos da sua instrução																																																																	
	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td colspan="17">imm[15:0]</td><td colspan="5">rd</td><td colspan="5">rs1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	imm[15:0]																	rd					rs1					0	1	0	0	0
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																																	
imm[15:0]																	rd					rs1					0	1	0	0	0																																		
Opcode	01000																																																																
Tamanho da instrução	32 bits																																																																
Quantidade de operandos	3																																																																
Exemplo de uso da instrução	andi rd, rs1, imm;																																																																
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits																																																																
Tipo de operações que a instrução demanda	Operação de AND x[rd] = x[rs1] & sext(immediate)																																																																
Tipo de endereçamento da instrução	imediato																																																																

Instruções de Desvio

Mnemônico	BEQ
-----------	-----

Mapa de campos da sua instrução																																		
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00		
	offset[31:20]																	rs2						rs1						0	1	0	0	1
Opcode	01001																																	
Tamanho da instrução	32 bits																																	
Quantidade de operandos	3																																	
Exemplo de uso da instrução	beq rs1, rs2, offset																																	
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits offset: valor de 12 bits somado ao pc																																	
Tipo de operações que a instrução demanda	Pega o ramo se o registrador rs1 e rs2 forem iguais if (x[rs1] == x[rs2]) -> pc = sext(offset)																																	
Tipo de endereçamento da instrução	indireto																																	

Mnemônico	BLT																																
Mapa de campos da sua instrução																																	
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	
	offset[31:20]																	rs2						rs1						0	1	0	1
Opcode	01010																																
Tamanho da instrução	32 bits																																
Quantidade de operandos	3																																
Exemplo de uso da instrução	blt rs1, rs2, offset;																																

Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits offset: valor de 12 bits somado ao pc
Tipo de operações que a instrução demanda	Pega o ramo se o registrador rs1 é menor que rs2 if (x[rs1] < s x[rs2]) pc = sext(offset)
Tipo de endereçamento da instrução	indireto

Mnemônico	BGE																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	offset[31:20]																	rs2					rs1					0	1	0	1	1
Opcode	01011																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	3																															
Exemplo de uso da instrução	bge rs1, rs2, offset																															
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits offset: valor de 5 bits somado ao pc																															
Tipo de operações que a instrução demanda	Pega o ramo se o registrador rs1 é maior ou igual que rs2 if (x[rs1] >= s x[rs2]) pc = sext(offset)																															
Tipo de endereçamento da instrução	indireto																															

Instruções de Load

Mnemônico	LW																																																													
Mapa de campos da sua instrução																																																														
	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td colspan="16">offset[15:0]</td><td colspan="4">rd</td><td colspan="4">rs1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	offset[15:0]																rd				rs1				0	1	1	0	0
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																														
offset[15:0]																rd				rs1				0	1	1	0	0																																		
Opcode	01100																																																													
Tamanho da instrução	32 bits																																																													
Quantidade de operandos	2																																																													
Exemplo de uso da instrução	lw rd,offset(rs1)																																																													
Discriminação de cada operando (tamanho e tipo)	offset: valor de 16 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits																																																													
Tipo de operações que a instrução demanda	Carrega um valor de 16 bits da memória e estende o sinal para bits XLEN antes de armazená-lo no registrador rd. x[rd] = sext(M[x[rs1] + sext(offset))][15:0])																																																													
Tipo de endereçamento da instrução	imediato																																																													

Instruções de Store

Mnemônico	SW																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	offset[15:0]															rd					rs1					0	1	1	0	1		
Opcode	01101																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	2																															
Exemplo de uso da instrução	sw rs2,offset(rs1)																															
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits																															
Tipo de operações que a instrução demanda	Armazena valores de 32 bits dos bits baixos do registrador rs2 na memória. $M[x[rs1] + sext(offset)] = x[rs1][15:0]$																															
Tipo de endereçamento da instrução	imediato																															

Instruções de Salto e Link

Mnemônico	JAL
-----------	-----

Mapa de campos da sua instrução																																	
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	
	offset[31:20]												rd				0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0
Opcode	01110																																
Tamanho da instrução	32 bits																																
Quantidade de operandos	2																																
Exemplo de uso da instrução	jal rd,offset																																
Discriminação de cada operando (tamanho e tipo)	offset: imediato de 12 bits rd: registrador de destino de 32 bits																																
Tipo de operações que a instrução demanda	Vá para o endereço e coloque o endereço do remetente em rd. x[rd] = pc+1; pc = sext(offset)																																
Tipo de endereçamento da instrução	relativo																																

Mnemônico	JUMP																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	address												0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1
Opcode	01111																															
Tamanho da instrução	32 bits																															

Quantidade de operandos	1
Exemplo de uso da instrução	jump address
Discriminação de cada operando (tamanho e tipo)	address: valor de 12 bits
Tipo de operações que a instrução demanda	PC = address
Tipo de endereçamento da instrução	base-deslocamento

Instruções de Environment

Mnemônico	ECALL																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	0																									1	0	0	0	0		
Opcode	1000																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	0																															
Exemplo de uso da instrução	ecall																															

Discriminação de cada operando (tamanho e tipo)	
Tipo de operações que a instrução demanda	Faça uma solicitação ao ambiente de execução de suporte. Quando executado no modo U, modo S ou modo M, ele gera uma exceção de chamada de ambiente do modo U, exceção de chamada de ambiente do modo S ou chamada de ambiente do modo M exceção de modo, respectivamente, e não executa nenhuma outra operação.
Tipo de endereçamento da instrução	Não utiliza endereçamento de memória, e sim um código de serviço que é carregado no registrador a0 (ou x10) do processador. O sistema operacional ou hypervisor verifica o valor desse registrador para determinar qual serviço deve ser executado.

Mnemônico	EBREAK																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	0																									1	0	0	0	1		
Opcode	10001																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	0																															
Exemplo de uso da instrução	ebreak																															
Discriminação de cada operando (tamanho e tipo)																																
Tipo de operações que a instrução demanda	Usado por depuradores para fazer com que o controle seja transferido de volta para um ambiente de depuração. Ele gera uma exceção de ponto de interrupção e não executa nenhuma outra operação.																															
Tipo de endereçamento da instrução	Não utiliza endereçamento de memória. Ela é geralmente usada em conjunto com um depurador para interromper a execução do programa em um ponto específico, permitindo que o programador possa examinar o estado dos registradores, memória, pilha e outras informações importantes para depuração.																															

Instruções de Shift

Mnemônico	SLL																																																																	
Mapa de campos da sua instrução																																																																		
	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td colspan="4">rd</td><td colspan="6">rs2</td><td colspan="6">rs1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2						rs1						1	0	0	1	0
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																																		
0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2						rs1						1	0	0	1	0																																		
Opcode	10010																																																																	
Tamanho da instrução	32 bits																																																																	
Quantidade de operandos	3																																																																	
Exemplo de uso da instrução	sll rd,rs1,rs2																																																																	
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits																																																																	
Tipo de operações que a instrução demanda	Executa um deslocamento à esquerda lógico em um valor de registrador e armazena o resultado em um registrador (x[rd] = x[rs1] u<< x[rs2])																																																																	
Tipo de endereçamento da instrução	registrador																																																																	

Mnemônico	SLR																																	
Mapa de campos da sua instrução																																		
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00		
	0	0	0	0	0	0	0	0	0	0	0	0	rd						rs2						rs1						1	0	0	1

Opcode	11011
Tamanho da instrução	32 bits
Quantidade de operandos	3
Exemplo de uso da instrução	slr rd,rs1,rs2
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits
Tipo de operações que a instrução demanda	Executa um deslocamento à direita lógico em um valor de registrador e armazena o resultado em um registrador $x[rd] = x[rs1] \gg_u x[rs2]$
Tipo de endereçamento da instrução	registrador

Mnemônico	ROL																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	0	0	0	0	0	0	0	0	0	0	0	0	rd				rs2				rs1				1		0	1	0	0		
Opcode	10100																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	3																															

Exemplo de uso da instrução	rol rd,rs1,rs2
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits
Tipo de operações que a instrução demanda	Executa um deslocamento circular à esquerda lógico em um valor de registrador e armazena o resultado em um registrador. Não descarta o bit deslocado. (x[rd] = x[rs1] u<< x[rs2])
Tipo de endereçamento da instrução	registrador

Mnemônico	ROR																															
Mapa de campos da sua instrução																																
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
	0	0	0	0	0	0	0	0	0	0	0	0	rd					rs2					rs1					1		0	1	0
Opcode	10101																															
Tamanho da instrução	32 bits																															
Quantidade de operandos	3																															
Exemplo de uso da instrução	slr rd,rs1,rs2																															
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits																															
Tipo de operações que a instrução demanda	Executa um deslocamento circular à direita lógico em um valor de registrador e armazena o resultado em um registrador. Não descarta o bit deslocado. x[rd] = x[rs1] >>u x[rs2]																															

Tipo de endereçamento da instrução	registrador
------------------------------------	-------------

Mnemônico	SRA																																																																
Mapa de campos da sua instrução	<table><tr><td>31</td><td>30</td><td>29</td><td>28</td><td>27</td><td>26</td><td>25</td><td>24</td><td>23</td><td>22</td><td>21</td><td>20</td><td>19</td><td>18</td><td>17</td><td>16</td><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>09</td><td>08</td><td>07</td><td>06</td><td>05</td><td>04</td><td>03</td><td>02</td><td>01</td><td>00</td></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>rd</td><td></td><td></td><td></td><td></td><td>rs2</td><td></td><td></td><td></td><td></td><td>rs1</td><td></td><td></td><td></td><td></td><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td></tr></table>	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	0	0	0	0	0	0	0	0	0	0	0	0	rd					rs2					rs1					1	0	1	1	0
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00																																		
0	0	0	0	0	0	0	0	0	0	0	0	rd					rs2					rs1					1	0	1	1	0																																		
Opcode	10110																																																																
Tamanho da instrução	32 bits																																																																
Quantidade de operandos	3																																																																
Exemplo de uso da instrução	slr rd,rs1,rs2																																																																
Discriminação de cada operando (tamanho e tipo)	rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits																																																																
Tipo de operações que a instrução demanda	Executa um deslocamento à direita aritmético em um valor de registrador e armazena o resultado em um registrador. x[rd] = x[rs1] >>u x[rs2]																																																																
Tipo de endereçamento da instrução	registrador																																																																