Grupo 3 - LAB AOC 24/04/2023

Amanda Guimarães caixeta Silva - 2018020360

Breno Gomes de Oliveira Santos - 2018020042

Rodolfo de Albuquerque Lessa Villa Verde - 2018020719

Funções Aritméticas

| Mnemônico | ADD |
|------------------|---|
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 |
| | 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 rd rs2 rs1 0 0 0 0 0 0 |
| | |
| Opcode | 00000 |
| Tamanho da | 32 bits |
| instrução | |
| Quantidade de | 3 |
| operandos | |
| Exemplo de uso | add rd, rs1, rs2; |
| da instrução | |
| Discriminação de | rs1: registrador de origem de 32 bits |
| cada operando | rs2: registrador de origem de 32 bits |
| (tamanho e tipo) | rd: registrador de destino de 32 bits |
| Tipo de | Operação de adição |
| operações que a | x[rd] = x[rs1] + x[rs2] |
| instrução | \[\(\lambda_1\) \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\ |
| demanda | |
| Tipo de | Registrador |
| endereçamento | |
| da instrução | |

| Mnemônico | ADDI |
|---|--|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 imm[15:0] rd rs1 7 0 0 0 0 0 1 |
| Opcode | 00001 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | addi rd,rs1,imm; |
| Discriminação de cada operando (tamanho e tipo) | imm: valor imediato a ser adicionado de 16 bits rs1: registrador de origem de 32 bits rd: registrador destino de 32 bits |
| Tipo de operações que a instrução demanda | Operação de adição com valor imediato x[rd] = x[rs1] + sext(immediate) |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | SUB | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------------|------|-----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|-----|----|----|----|----|-----|----|----|----|----|----|----|----|----|----|
| Mapa de campos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| da sua instrução | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | rd | | | | | rs2 | | | | | rs1 | | | | | 0 | 0 | 0 | 1 | 0 |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Opcode | 000 | 10 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Tamanho da | 32 b | its | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| instrução | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Quantidade de | 3 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| operandos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

| Exemplo de uso da instrução | sub rd, rs1, rs2; |
|---|---|
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Operação de subtração: x[rd] = x[rs1] - x[rs2] |
| Tipo de endereçamento da instrução | Registrador |

| Mnemônico | AUIPC |
|-----------------------------------|---|
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 |
| | [imm[31:10] 0 0 0 0 rd 0 0 0 1 1 |
| Opcode | 00011 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | auipc rd, imm; |
| Discriminação de | imm: valor imediato de 22 bits |
| cada operando (tamanho e tipo) | rd: registrador de destino de 32 bits |
| Tipo de | Operação de adição ao pc com deslocamento de 10 bits do imediato |
| operações que a | x[rd] = pc + sext(immediate[31:10] << 10) |
| instrução demanda | |
| Tipo de | imediato |
| endereçamento da instrução | |
| ua mstrução | |

Funções Lógicas

| Mnemônico | XOR |
|---|---|
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 |
| | 0 0 0 0 0 0 0 0 0 0 0 0 0 rd rs2 rs1 0 0 1 0 0 |
| | |
| Opcode | 00100 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | xor rd, rs1, rs2; |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Operação de XOR x[rd] = x[rs1] ^ x[rs2] |
| Tipo de endereçamento da instrução | Registrador |

| Mnemônico | XORI | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------------|------|---------|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|-----|----|----|----|----|----|----|----|----|----|
| Mapa de campos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| da sua instrução | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| | imn | า[15:0] | | | | | | | | | | | | | | | | rd | | | | | rs1 | | | | | 0 | 0 | 1 | 0 | 1 |

| Opcode | 00101 |
|---|--|
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | xori rd, rs1, rs2; |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits imm: valor sign de 16 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Operação de XOR entre o registrador rs1 e o um valor sign de 16 bits x[rd] = x[rs1] ^ sext(immediate) |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | OR | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------------|-------|--------|--------|----|----|----|----|----|----|----|----|----|----|----|----|----|----|-----|----|----|----|----|-----|----|----|----|----|----|----|----|----|----|
| Mapa de campos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| da sua instrução | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | rd | | | | | rs2 | | | | | rs1 | | | | | 0 | 0 | 1 | 1 | 0 |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Opcode | 001 | 10 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Tamanho da | 32 b | its | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| instrução | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Quantidade de | 3 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| operandos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Exemplo de uso | or ro | d, rs1 | l, rs2 | ; | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| da instrução | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
|---|---|
| Tipo de operações que a instrução demanda | Operação de OR entre os registradores rs1 e rs2, depositando o valor em rd x[rd] = x[rs1] x[rs2] |
| Tipo de endereçamento da instrução | Registrador |

| Mnemônico | ORI |
|---|--|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 imm[15:0] rd rs1 7 0 0 1 1 1 |
| Opcode | 00111 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | ori rd, rs1, imm; |
| Discriminação de cada operando (tamanho e tipo) | imm: valor em binário de 16 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Operação OR entre o registrador rs1 e o valor sign de 16 bits, depositando o valor em rd x[rd] = x[rs1] sext(immediate) |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | AND |
|---|---|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 |
| Opcode | 01000 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | and rd,rs1,rs2 |
| Discriminação de cada operando (tamanho e tipo) | rs2: registrador de origem de 32 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Operação AND x[rd] = x[rs1] & x[rs2] |
| Tipo de endereçamento da instrução | registrador |

| Mnemônico | ANDI | | | | |
|------------------|--|----------------|----------------|---------|---------|
| Mapa de campos | | | | | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 | 14 13 12 11 10 | 09 08 07 06 05 | 04 03 0 | 2 01 00 |
| | imm[15:0] | rd | rs1 | 0 1 0 | 0 1 |
| | | | | | |
| Opcode | 01001 | | | | |
| Tamanho da | 32 bits | | | | |
| instrução | | | | | |

| Quantidade de operandos | 3 |
|---|---|
| Exemplo de uso da instrução | andi rd, rs1, imm; |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Operação de AND x[rd] = x[rs1] & sext(immediate) |
| Tipo de endereçamento da instrução | imediato |

Funções de Desvio

| Mnemônico | BEQ |
|---|---|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[15:0] |
| Opcode | 01010 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | beq rs1, rs2, offset |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits offset: valor de 16 bits somado ao pc |

| Tipo de operações que a instrução demanda | Pega o ramo se o registrador rs1 e rs2 forem iguais if (x[rs1] == x[rs2]) pc += sext(offset) |
|--|--|
| Tipo de | indireto |
| endereçamento | |
| da instrução | |

| Mnemônico | BLT |
|---|--|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[15:0] |
| Opcode | 01011 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | blt rs1, rs2, offset; |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits offset: valor de 5 bits somado ao pc |
| Tipo de operações que a instrução demanda | Pega o ramo se o registrador rs1 é menor que rs2 if (x[rs1] <s +="sext(offset)</td" pc="" x[rs2])=""></s> |
| Tipo de endereçamento da instrução | indireto |

| Mnemônico | BGE |
|-----------|-----|
| | |

| Mapa de campos | |
|---|--|
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[15:0] |
| Opcode | 01100 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | bge rs1, rs2, offset |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits offset: valor de 5 bits somado ao pc |
| Tipo de operações que a instrução demanda | Pega o ramo se o registrador rs1 é maior ou igual que rs2 if (x[rs1] >=s x[rs2]) pc += sext(offset) |
| Tipo de endereçamento da instrução | indireto |

Funções de Comparação

| Mnemônico | SLT | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|-------------------------|------|------|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|-----|----|----|----|----|-----|----|----|----|----|----|----|----|----|----|
| Mapa de campos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| da sua instrução | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 09 | 80 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | rd | | | | | rs2 | | | | | rs1 | | | | | 0 | 1 | 1 | 0 | 1 |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Opcode | 011 | 01 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Tamanho da instrução | 32 b | oits | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

| Quantidade de operandos | 3 |
|---|---|
| Exemplo de uso da instrução | slt rd, rs1, rs2 |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Coloca 1 no registrador rd se o primeiro valor for menor que o segundo valor, caso contrário, define-o para 0 x[rd] = x[rs1] <s td="" x[rs2]<=""></s> |
| Tipo de endereçamento da instrução | registrador |

| Mnemônico | SLTI |
|------------------------------------|--|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 imm[15:0] rd rs1 rs1 0 1 1 1 0 |
| Opcode | 01110 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | slti rd, rs1, imm |
| Discriminação de | rs1: registrador de origem de 32 bits |
| cada operando | imm: valor imediato signed de 16 bits |
| (tamanho e tipo) | rd: registrador de destino de 32 bits |
| Tipo de | Coloca 1 no registrador rd se o primeiro valor for menor que o segundo valor, caso contrário, define-o para 0 |
| operações que a | x[rd] = x[rs1] <s sext(immediate)<="" td=""></s> |

| instrução demanda | |
|--|-------------|
| Tipo de endereçamento da instrução | registrador |

Funções de Load

| Mnemônico | LB |
|---|--|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[7:0] 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 |
| Opcode | 01111 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | lb rd,offset(rs1) |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Carrega um valor de 8 bits da memória e estende o sinal para bits XLEN antes de armazená-lo no registrador rd. $x[rd] = sext(M[x[rs1] + sext(offset)][7:0])$ |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | LH |
|---|--|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[11:0] 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 |
| Opcode | 10000 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | Ih rd,offset(rs1) |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Carrega um valor de 12 bits da memória e estende o sinal para bits XLEN antes de armazená-lo no registrador rd. $x[rd] = sext(M[x[rs1] + sext(offset)][12:0])$ |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | LW |
|------------------|---|
| | |
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 |
| | offset[15:0] rd rs1 1 0 0 0 1 |
| | |
| Opcode | 10001 |

| Tamanho da instrução | 32 bits |
|---|--|
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | lw rd,offset(rs1) |
| Discriminação de cada operando (tamanho e tipo) | offset: valor de 16 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Carrega um valor de 16 bits da memória e estende o sinal para bits XLEN antes de armazená-lo no registrador rd. $x[rd] = sext(M[x[rs1] + sext(offset)][15:0])$ |
| Tipo de endereçamento da instrução | imediato |

Funções de Store

| Mnemônico | SB |
|-------------------------|---|
| | |
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 |
| | offset[7:0] 0 0 0 0 0 0 0 0 0 rd rs1 1 0 0 1 0 |
| | |
| Opcode | 10010 |
| Tamanho da instrução | 32 bits |

| Quantidade de operandos | 2 |
|---|---|
| Exemplo de uso da instrução | sb rs2,offset(rs1) |
| Discriminação de cada operando (tamanho e tipo) | rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Armazena valores de 8 bits dos bits baixos do registrador rs2 na memória. M[x[rs1] + sext(offset)] = x[rs2][7:0] |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | SH |
|--------------------------------|---|
| | |
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 |
| | offset[11:0] 0 0 0 0 rd rs1 1 0 0 1 1 |
| | |
| Opcode | 10011 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | sh rs2,offset(rs1) |
| Discriminação de | rs1: registrador de origem de 32 bits |
| cada operando | rd: registrador de destino de 32 bits |
| (tamanho e tipo) | offset: valor imediato de 12 bits |

| Tipo de operações que a instrução demanda | Armazena valores de 16 bits dos bits baixos do registrador rs2 na memória. M[x[rs1] + sext(offset)] = x[rs2][11:0] |
|--|---|
| Tipo de endereçamento da instrucão | imediato |

| Mnemônico | SW |
|---|---|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[15:0] rd rs1 1 0 1 0 0 |
| Opcode | 10100 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | sw rs2,offset(rs1) |
| Discriminação de cada operando (tamanho e tipo) | rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Armazena valores de 32 bits dos bits baixos do registrador rs2 na memória. M[x[rs1] + sext(offset)] = x[rs2][15:0] |
| Tipo de endereçamento da instrução | imediato |

Funções de Salto e Link

| Mnemônico | JAL |
|---|---|
| | |
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[15:0] rd |
| Opcode | 10101 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | jal rd,offset |
| Discriminação de cada operando (tamanho e tipo) | rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Vá para o endereço e coloque o endereço do remetente em rd. x[rd] = pc+4; pc += sext(offset) |
| Tipo de endereçamento da instrução | relativo0 |

| Mnemônico | JALR |
|---|--|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 offset[15:0] rd rs1 rs1 1 0 1 1 0 |
| Opcode | 10110 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 2 |
| Exemplo de uso da instrução | jalr rd,rs1,offset |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | x[rd] Vá para o endereço e coloque o endereço do remetente em rd.= $sext(M[x[rs1] + sext(offset)][15:0])t =pc+4; pc=(x[rs1]+sext(offset))&~1; x[rd]=t$ |
| Tipo de endereçamento da instrução | base-deslocamento |

Funções de Environment

| Mnemônico | ECALL |
|---|---|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 0 1 1 1 1 |
| Opcode | 10111 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 0 |
| Exemplo de uso da instrução | ecall |
| Discriminação de cada operando (tamanho e tipo) | |
| Tipo de operações que a instrução demanda | Faça uma solicitação ao ambiente de execução de suporte. Quando executado no modo U, modo S ou modo M, ele gera uma exceção de chamada de ambiente do modo U, exceção de chamada de ambiente do modo S ou chamada de ambiente do modo M exceção de modo, respectivamente, e não executa nenhuma outra operação. |
| Tipo de endereçamento da instrução | Não utiliza endereçamento de memória, e sim um código de serviço que é carregado no registrador a0 (ou x10) do processador. O sistema operacional ou hypervisor verifica o valor desse registrador para determinar qual serviço deve ser executado. |

| Mnemônico | EBREAK |
|-----------|--------|
| | |

| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 0 U 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 |
|---|---|
| Opcode | 11000 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 0 |
| Exemplo de uso da instrução | ebreak |
| Discriminação de cada operando (tamanho e tipo) | |
| Tipo de operações que a instrução demanda | Usado por depuradores para fazer com que o controle seja transferido de volta para um ambiente de depuração. Ele gera uma exceção de ponto de interrupção e não executa nenhuma outra operação. |
| Tipo de endereçamento da instrução | Não utiliza endereçamento de memória. Ela é geralmente usada em conjunto com um depurador para interromper a execução do programa em um ponto específico, permitindo que o programador possa examinar o estado dos registradores, memória, pilha e outras informações importantes para depuração. |

Funções de Shift

| Mnemônico | SLL | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------------|-----|----|----|----|----|----|----|----|----|----|----|----|----|------------------|----|--|----|-----|----|----|----|----|-----|----|--|----|----|----|----|----|----|----|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Mapa de campos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| da sua instrução | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | rd | , and the second | • | , The state of the | Ť | rs2 | • | Ť | Ť | • | rs1 | • | , The state of the | • | • | 1 | 1 | 0 | 0 | 1 |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | J |

| Opcode | 11001 |
|---|--|
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | sll rd,rs1,rs2 |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Executa um deslocamento à esquerda lógico em um valor de registrador e armazena o resultado em um registrador $(x[rd] = x[rs1] u << x[rs2])$ |
| Tipo de endereçamento da instrução | registrador |

| Mnemônico | SLLI | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------------|---------|------|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|-----|----|----|----|----|----|----|----|----|----|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Mapa de campos | l | | | | | | | | | | | | | | | | | | | | | | | | | | | | , | | |
| da sua instrução | 31 3 | 0 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| | shamt | | | | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | rd | | | | | rs1 | | | | | 1 | 1 | 0 | 1 | 0 |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Opcode | 11010 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Tamanho da | 32 bits | 5 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| instrução | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Quantidade de | 3 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| operandos | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

| Exemplo de uso da instrução | slli rd,rs1,shamt |
|---|--|
| Discriminação de cada operando (tamanho e tipo) | shamt: imediato de 32 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Executa um deslocamento à esquerda lógico de um valor de um imediato em um valor de registrador e armazena o resultado em um registrador $x[rd] = x[rs1] u << shamt$ |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | SLR |
|--------------------------------|--|
| | |
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 |
| | 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 |
| | |
| Opcode | 11011 |
| Tamanho da | 32 bits |
| instrução | |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | slr rd,rs1,rs2 |
| Discriminação de | rs1: registrador de origem de 32 bits |
| cada operando | rs2: registrador de origem de 32 bits |
| (tamanho e tipo) | rd: registrador de destino de 32 bits |
| Tipo de | Executa um deslocamento à direita lógico em um valor de registrador e armazena o resultado em um registrador |
| operações que a | x[rd] = x[rs1] >>u x[rs2] |

| instrução | |
|---------------|-------------|
| demanda | |
| Tipo de | registrador |
| endereçamento | |
| da instrução | |

| Mnemônico | SRLI |
|---|---|
| Mapa de campos da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 shamt 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 |
| Opcode | 11100 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | sll rd,rs1,rs2 |
| Discriminação de cada operando (tamanho e tipo) | shamt: imediato de 32 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Executa um deslocamento à esquerda lógico de um valor de um imediato em um valor de registrador e armazena o resultado em um registrador x[rd] = x[rs1] u >> x[rs2] |
| Tipo de endereçamento da instrução | imediato |

| Mnemônico | SRA |
|---|---|
| | |
| Mapa de campos | |
| da sua instrução | 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 |
| Opcode | 11101 |
| Tamanho da instrução | 32 bits |
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | sra rd,rs1,rs2 |
| Discriminação de cada operando (tamanho e tipo) | rs1: registrador de origem de 32 bits rs2: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Executa um deslocamento aritmético à direita em um valor de registrador e armazena o resultado em um registrador $x[rd] = x[rs1] >> s x[rs2]$ |
| Tipo de endereçamento da instrução | registrador |

| Mnemônico | SRAI | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------------|------|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|-----|----|----|----|----|----|----|----|----|----|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Mapa de campos | | | | | | | | | | | | | | | | | | | | | _ | | | | | | | | | | | |
| da sua instrução | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| • | shar | mt | | | | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | rd | | | | | rs1 | | | | | 1 | 1 | 1 | 1 | 0 |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| Opcode | 1111 | 11 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

| Tamanho da instrução | 32 bits |
|---|---|
| Quantidade de operandos | 3 |
| Exemplo de uso da instrução | srai rd,rs1,shamt |
| Discriminação de cada operando (tamanho e tipo) | shamt: imediato de 32 bits rs1: registrador de origem de 32 bits rd: registrador de destino de 32 bits |
| Tipo de operações que a instrução demanda | Executa um deslocamento aritmético à direita lógico de um valor de um imediato em um valor de registrador e armazena o resultado em um registrador x[rd] = x[rs1] s<< shamt |
| Tipo de endereçamento da instrução | imediato |