
1 Guide FPGA

Aides des dossiers suivants :

- AXI GPIO documentation ABTICS
- AXI STREAM documentation ABTICS
- AXI UARTLITE documentation ABTICS


2 Vivado

2.1 Fonctionnement de la carte Kria



Mise en place d'une documentation explicitant les changements nécessaires à faire pour faire fonctionner la carte AMD Xilinx Kria KV260 disponible dans le fichier suivant : $\underline{\text{zynq_modification.pdf}}$

2.2 TODO



3 Vitis HLS

Mise en place d'un code d'addition de 2 float format 32 bits simple avec un interfaçage axi pour Vivado.

```
#include "stdio.h"
#include "add.h"

void add(data_h in_a, data_h in_b, data_h out_c)
{
    #pragma HLS INTERFACE ap_ctrl_none port=return
    #pragma HLS INTERFACE s_axilite port=in_a
    #pragma HLS INTERFACE s_axilite port=in_b
    #pragma HLS INTERFACE s_axilite port=out_c

    out_c = in_a + in_b;
}

#ifndef _MY_ADD_H_
#define _MY_ADD_H_
typedef float data_h;

void add(data_h in_a, data_h in_b, data_h out_c);
#endif
```

Dans Vitis HLS, il est indispensable, pour que la génération du code VHDL, de faire un test.

```
#include "stdio.h"
#include "add.h"

int main() {
    data_h a,b,c;


    a = 1.0;
    b = 2.0;

add(a, b, c);
    if (c == 3.0){
        printf("test passed !\n");
        return 0;
    }
    return 1;
}
```


Afin de pouvoir obtenir une IP compilée il faut valider plusieurs étapes dans Vitis HLS :

• La synthèse :

Les paramètres mis :




Le résultat obtenu :




• La simulation :

Les paramètres mis :




Le résultat obtenu :



• L'implémentation :

Les paramètres mis :



Le résultat obtenu :

