## 1 Guide FPGA


Aides des dossiers suivants :

- AXI GPIO documentation ABTICS
- AXI STREAM documentation ABTICS
- AXI UARTLITE documentation ABTICS

## 2 Vivado

#### 2.1 Fonctionnement de la carte Kria


Mise en place d'une documentation explicitant les changements nécessaires à faire pour faire fonctionner la carte AMD Xilinx Kria KV260 disponible dans le fichier suivant : <a href="mailto:zynq\_modification.pdf">zynq\_modification.pdf</a>. Ces modifications sont à faire sur l'IP Zync Ultrascale +.



# 3 Design DMA

### 3.1 Vivado

Dans cette partie, nous avons mis en place un design permettant de faire l'envoie et la réception d'une donnée de taille 32 bits grace aux DMA.




## 3.2 Vitis classic

Fonctionne pas mais code accessible dans project\_2

```
#include "xparameters.h"
#include "xaxidma.h"
#include "xil_printf.h"
#include "xil_cache.h"
#define DMA DEV ID
                      XPAR AXIDMA 0 DEVICE ID
#define DDR BASE ADDR XPAR PSU DDR 0 S AXI BASEADDR
#define MEM BASE ADDR (DDR BASE ADDR + 0xA000000)
#define TX BUFFER BASE (MEM BASE ADDR + 0x00100000)
#define RX BUFFER BASE (MEM BASE ADDR + 0x00300000)
#define RX_BUFFER_HIGH (MEM_BASE_ADDR + 0x004FFFFF)
#define MAX PKT LEN 0x20
#define NUMBER OF TRANSFERS 10
XAxiDma AxiDma;
int CheckData() {
    u32 *TxBufferPtr = (u32 *)TX BUFFER BASE;
    u32 *RxBufferPtr = (u32 *)RX_BUFFER_BASE;
    u32 Index;
    for (Index = 0; Index < MAX PKT LEN; Index++) {</pre>
        TxBufferPtr[Index] = Index + 0xC;
        RxBufferPtr[Index] = 0;
    }
   Xil DCacheFlushRange((UINTPTR)TxBufferPtr, MAX PKT LEN * sizeof(u32));
    // Send a packet
    int Status = XAxiDma SimpleTransfer(&AxiDma, (UINTPTR)RxBufferPtr, MAX PKT LEN
* sizeof(u32), XAXIDMA_DEVICE_TO_DMA);
    if (Status != XST SUCCESS) {
        return XST_FAILURE;
    Status = XAxiDma SimpleTransfer(&AxiDma, (UINTPTR)TxBufferPtr, MAX PKT LEN *
sizeof(u32), XAXIDMA_DMA_TO_DEVICE);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    while ((XAxiDma_Busy(&AxiDma, XAXIDMA_DMA_TO_DEVICE)) | (XAxiDma_Busy(&AxiDma,
XAXIDMA_DEVICE_TO_DMA))) {
       // Wait
    }
    // Invalidate the cache to receive the data
   Xil_DCacheInvalidateRange((UINTPTR)RxBufferPtr, MAX_PKT_LEN * sizeof(u32));
    for (Index = 0; Index < MAX PKT LEN; Index++) {</pre>
        if (RxBufferPtr[Index] != TxBufferPtr[Index]) {
            xil_printf("Data error %d: %x/%x\r\n", Index, (unsigned
int)RxBufferPtr[Index], (unsigned int)TxBufferPtr[Index]);
            return XST FAILURE;
        }
    }
    return XST_SUCCESS;
}
```

```
int main() {
    int Status;
    XAxiDma_Config *Config;
    xil_printf("init\n");
    // Initialize the XAxiDma device.
    Config = XAxiDma LookupConfig(DMA DEV ID);
    if (!Config) {
        xil printf("No config found for %d\r\n", DMA DEV ID);
        return XST_FAILURE;
    }
    Status = XAxiDma CfgInitialize(&AxiDma, Config);
    if (Status != XST_SUCCESS) {
        xil printf("Initialization failed %d\r\n", Status);
        return XST_FAILURE;
    }
    if (XAxiDma_HasSg(&AxiDma)) {
        xil printf("Device configured as SG mode\r\n");
        return XST_FAILURE;
    }
    // Disable interrupts, we use polling mode.
    XAxiDma_IntrDisable(&AxiDma, XAXIDMA_IRQ_ALL_MASK, XAXIDMA_DEVICE_TO_DMA);
    XAxiDma IntrDisable(&AxiDma, XAXIDMA IRQ_ALL_MASK, XAXIDMA_DMA_TO_DEVICE);
    // Transmit and receive the data.
    Status = CheckData();
    if (Status != XST SUCCESS) {
        xil_printf("Failed data check\r\n");
        return XST_FAILURE;
    }
    xil printf("Successfully ran AXI DMA example\r\n");
    return XST_SUCCESS;
}
```



## 3.3 Connexion FPGA


Il faut connecter le FPGA et lancer les commandes suivante dans le XSCT Console :

```
Test du design :
  - Test envoie une donnée d'une adresse à une autre :
       - initialisation du fpga :
             targets -set -filter {name =~ "PSU"}
             mwr 0xffca0010 0x0
             mwr 0xff5e0200 0x0100
             rst -system
       - Run programme :
                                                                          _ _
☑ XSCT Console 🏻 🖳 Vitis Serial Terminal 🍥 TCF Profiler
XSCT Process
xsct% connect
attempting to launch hw_server
***** Xilinx Nw_server v2023.2

*** Build date : Sep 25 2023 at 02:23:13

** Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.

** Copyright 2022-2023 Advanced Micro Devices, Inc. All Rights Reserve
INFO: hw_server application started INFO: Use Ctrl-C to exit hw_server application
INFO: To connect to this hw_server instance use url: TCP:127.0.0.1:3121
tcfchan#2
xsct%
xsct%
```



### 4 Vitis HLS

Mise en place d'un code d'addition de 2 float format 32 bits simple avec un interfaçage axi pour Vivado.

```
#include "stdio.h"
#include "add.h"

void add(data_h in_a, data_h in_b, data_h out_c)
{
    #pragma HLS INTERFACE ap_ctrl_none port=return
    #pragma HLS INTERFACE s_axilite port=in_a
    #pragma HLS INTERFACE s_axilite port=in_b
    #pragma HLS INTERFACE s_axilite port=out_c

    out_c = in_a + in_b;
}

#ifndef _MY_ADD_H_
#define _MY_ADD_H_
typedef float data_h;

void add(data_h in_a, data_h in_b, data_h out_c);
#endif
```

Dans Vitis HLS, il est indispensable, pour que la génération du code VHDL, de faire un test.

```
#include "stdio.h"
#include "add.h"

int main() {
    data_h a,b,c;


    a = 1.0;
    b = 2.0;

    add(a, b, c);
    if (c == 3.0){
        printf("test passed !\n");
        return 0;
    }
    return 1;
}
```


Afin de pouvoir obtenir une IP compilée il faut valider plusieurs étapes dans Vitis HLS :

• La synthèse :

Les paramètres mis :




#### Le résultat obtenu :




• La simulation :

Les paramètres mis :




#### Le résultat obtenu :



• L'implémentation :

Les paramètres mis :



#### Le résultat obtenu :

