

O módulo *Keyboard Reader* é constituído por três blocos principais:

- i) 0 descodificador de teclado (Key Decode);
- ii) o bloco de armazenamento (designado por Ring Buffer);
- iii) o bloco de entrega ao consumidor (designado por Output Buffer). Neste caso o módulo Control, implementado em software, é a entidade consumidora.

O relatório presente refere-se aos módulos *Ring Buffer* e o módulo *Output Buffer* e a componente de Key control, parate do diagrama de blocos que se encontra plasmado na informação que se segue.




Figura 1 – Diagrama de blocos do módulo Keyboard Reader

1 Ring Buffer

O bloco *Ring Buffer* implementa uma estrutura de dados para armazenamento de teclas com disciplina FIFO (*First In First Out*), com capacidade de armazenar até oito palavras de quatro bits.

A escrita de dados no *Ring Buffer* inicia-se com a ativação do sinal DAV (*Data Available*) pelo sistema produtor, neste caso pelo *Key Decode*, indicando que tem dados para serem armazenados. Logo que tenha disponibilidade para armazenar informação, o *Ring Buffer* escreve os dados D_{0:3} em memória. Concluída a escrita em memória ativa o sinal DAC (*Data Accepted*) para informar o sistema produtor que os dados foram aceites. O sistema produtor mantém o sinal DAV ativo até que DAC seja ativado. O *Ring Buffer* só desativa DAC depois de DAV ter sido desativado.

Caso a RAM esteja cheia, os dados novos são perdidos.

A implementação do *Ring Buffer* é baseada numa memória RAM (*Random Access Memory*). O endereço de escrita/leitura, selecionado por *put get*, definido pelo bloco *Memory Address Control* (MAC) composto por dois registos, que contêm o endereço de escrita e leitura, designados por *putIndex* e *getIndex* respetivamente.

Os endereços obedecem à lógica de um array circular onde quando o endreço é maior do que o tamanho de array definido, este volta à primeira posição e substitui a informação, não havendo assim necessidade de apagar informação obsoleta.

O MAC suporta assim ações de *incPut* e *incGet*, gerando informação se a estrutura de dados está cheia (*Full*) ou se está vazia (*Empty*). O bloco *Ring Buffer* procede à entrega de dados à entidade consumidora, sempre que esta indique que está disponível para receber, através do sinal *Clear To Send* (CTS). Na Figura 2 é apresentado o diagrama de blocos para a estrutura do bloco *Ring Buffer*, e na Figura 6 o detalhe do bloco *Memory Address Control*.




Figura 2 - Diagrama de blocos do bloco *Ring Buffer*






Figura 3 - Diagrama de blocos do bloco *Memory Address Control*




Figura 4 – Máquina de estados do bloco *Ring Buffer*

2 Output Buffer

O bloco *Output Buffer* do *Keyboard Reader* é responsável pela interação com o sistema consumidor, neste caso o módulo *Control*. O *Output Buffer* indica que está disponível para armazenar dados através do sinal *OB*_{free}. Assim,



nesta situação o sistema produtor pode ativar o sinal *Load* para registar os dados.

O *Control* quando pretende ler dados do *Output Buffer*, aguarda que o sinal D_{val} fique ativo, recolhe os dados e pulsa o sinal ACK indicando que estes já foram consumidos.

O *Output Buffer*, logo que o sinal ACK pulse, deve invalidar os dados baixando o sinal D_{val} e sinalizar que está novamente disponível para entregar dados ao sistema consumidor, ativando o sinal OB_{free} . Na Figura 5, é apresentado o diagrama de blocos do *Output Buffer*.

Output Buffer




Figura 5 – Diagrama de blocos do *Output Buffer*

Sempre que o bloco emissor *Ring Buffer* tenha dados disponíveis e o bloco de entrega *Output Buffer* esteja disponível (*OB_{free}* ativo), o *Ring Buffer* realiza uma leitura da memória e entrega os dados ao *Output Buffer* ativando o sinal *W_{reg}*. O *Output Buffer* indica que já registou os dados desativando o sinal *OB_{free}*.

O bloco *Buffer Control* foi implementado de acordo com o diagrama de blocos representado na Figura 6.

A descrição hardware do bloco *Buffer Control* em VHDL encontra-se no Anexo D.




Figura 6 - Máquina de estados do bloco *Buffer* Control

Com base nas descrições do bloco *Key Decode* e do bloco *Key Buffer Control* implementou-se o módulo *Keyboard Reader* de acordo com o esquema elétrico representado no Anexo **Erro!** A origem da referência não foi encontrada...

3 Interface com o Control

Implementou-se o módulo *Control* em *software*, recorrendo a linguagem Kotlin e seguindo a arquitetura lógica apresentada na Figura 7.

Laboratório de Informática e Computadores 2023 / 2024 verão Autores: João Chuço / Rodrigo Lopes / Paulo Loura




Figura 7 – Diagrama lógico do módulo *Control* de interface com o módulo *Keyboard Reader*

4 Conclusões

A implementação deste modulo, com base no descrito no relatório tem possibilidade para melhoria. No entanto, devido às limitações presents certos problemas, particularmente a possível perda de informação devido ao espaço limitado de RAM, dificilmente serão melhoradas.

A. Descrição VHDL dos blocos Ring buffer

```
library ieee;
use ieee.std logic 1164.all;
entity RingBuffer is
port(
   clk: in std logic;
   rst: in std logic;
   DAV: in std logic;
   CTS: in std logic;
   D: in std logic vector(3 downto 0);
   Q: out std logic vector(3 downto 0);
   Wreg: out std logic;
   DAC: out std logic
);
end RingBuffer;
architecture structure of RingBuffer is
component RingBufferControl is
port(
   clk: in std logic;
   rst: in std logic;
   DAV: in std logic;
   CTS: in std_logic;
   full: in std logic;
   empty: in std logic;
   wr: out std logic;
   selPG: out std logic;
   incPut: out std logic;
   incGet: out std logic;
   Wreg: out std logic;
   DAC: out std logic
);
end component;
```

Anexo A

```
component MAC is
port(
   clk: in std logic;
   rst: in std logic;
   putGet: in std logic;
   incPut: in std logic;
   incGet: in std logic;
   full: out std logic;
   empty: out std_logic;
   Address: out std logic vector(2 downto 0)
);
end component;
component RAM is
generic(
          ADDRESS WIDTH: natural := 3;
          DATA WIDTH: natural := 4
   );
port(
   address: in std logic vector(ADDRESS WIDTH - 1 downto 0);
   wr: in std logic;
   din: in std logic vector(DATA WIDTH - 1 downto 0);
   dout: out std logic vector(DATA WIDTH - 1 downto 0)
);
end component;
signal s wr: std logic;
signal s selPG: std logic;
signal s incPut: std logic;
signal s incGet: std logic;
signal s address: std logic vector(2 downto 0);
signal s full: std logic;
signal s_empty: std_logic;
```

Anexo A

begin

```
RingBufferCtrl: RingBufferControl port map (
   clk => clk,
   rst => rst,
   DAV \Rightarrow DAV,
   CTS \Rightarrow CTS,
   full \Rightarrow s full,
   empty => s_empty,
   wr => s wr,
   selPG => s selPG,
   incPut => s incPut,
   incGet => s incGet,
    Wreg => Wreg,
   DAC \Rightarrow DAC
);
MemoryAddressCtrl: MAC port map(
   clk => clk,
   rst => rst,
   putGet => s selPG,
   incPut => s incPut,
   incGet => s incGet,
   full \Rightarrow s full,
   empty => s empty,
   Address \Rightarrow s address
);
R: RAM port map(
   address => s address,
   wr => s wr,
   din => D,
   dout => Q
);
end structure;
library ieee;
use ieee.std logic 1164.all;
entity RingBufferControl is
port(
   clk: in std logic;
   rst: in std logic;
   DAV: in std_logic;
   CTS: in std logic;
    full: in std logic;
```



Anexo A

empty: in std_logic; wr: out std_logic; selPG: out std_logic; incPut: out std_logic; incGet: out std_logic; Wreg: out std_logic; DAC: out std_logic); end RingBufferControl;

```
architecture behavioral of RingBufferControl is
```

```
type STATE TYPE is (STATE 000, STATE 001, STATE 010, STATE 011, STATE 100,
STATE 101, STATE 110);
signal CurrentState, NextState: STATE TYPE;
begin
--Flip-Flop
CurrentState <= STATE 000 when rst ='1' else NextState when rising edge(clk);
GenerateNextState:
process(CurrentState, CTS, DAV, full, empty)
begin
case CurrentState is
   when STATE 000 \Rightarrow if (DAV = '0' and CTS = '0') then
                                                    NextState <= STATE 000;
                                             elsif (DAV = '0' and CTS = '1' and empty = '1') then
                                                    NextState <= STATE 000;</pre>
                                             elsif (DAV = '0' and CTS = '1' and empty = '0') then
                                                    NextState <= STATE 100;
                                             elsif (DAV = '1' and full = '0') then
                                                    NextState <= STATE 001;
                                             elsif (DAV = '1' and full = '1' and CTS = '1' and
empty = '1') then
                                                    NextState <= STATE 000;
                                             elsif (DAV = '1' and full = '1' and CTS = '1' and
empty = '0') then
                                                    NextState <= STATE 100;
                                             end if;
   when STATE 100 => NextState <= STATE 101;
   when STATE 101 => NextState <= STATE 000;
   when STATE 001 => NextState <= STATE 010;
   when STATE 010 => NextState <= STATE 011;
   when STATE 011 \Rightarrow if (DAV = '1') then
                                                    NextSTate <= STATE 011;
                                             else
                                                    NextSTate <= STATE 110;
                                             end if;
   when STATE 110 => NextState <= STATE 000;
   end case;
end process;
```





Laboratório de Informática e Computadores 2023 / 2024 verão Autores: João Chuço / Rodrigo Lopes / Paulo Loura

Anexo A

```
Wreg <= '1' when (CurrentState = STATE_100) else '0'; incGet <= '1' when (CurrentState = STATE_101) else '0';
```

 $SelPG \le '1'$ when (CurrentState = $STATE_001$ or CurrentState = $STATE_010$ or CurrentState = $STATE_011$) else '0';

incPut <= '1' when (CurrentState = STATE 110) else '0';

wr <= '1' when (CurrentState = STATE 010) else '0';

DAC <= '1' when (CurrentState = STATE_011) else '0';

end behavioral;



B. Descrição VHDL do bloco Output Buffer

```
library ieee;
use ieee.std logic 1164.all;
entity OutputBuffer is
port(
   clk: in std logic;
   rst: std logic;
   D: in std logic vector(3 downto 0);
   Load: in std logic;
   ack: in std logic;
   OBfree: out std_logic;
   Dval: out std logic;
   Q: out std logic vector(3 downto 0)
);
end OutputBuffer;
architecture structure of OutputBuffer is
component Registo is
port(
   A: in std logic vector(3 downto 0);
   Clk: in std logic;
   Reset: in std logic;
   E: in std logic;
   S: out std logic vector(3 downto 0)
);
end component;
component OutputBufferControl is
port(
   clk: in std_logic;
   rst: in std logic;
   Load: in std logic;
   ack: in std logic;
   Wreg: out std logic;
   OBfree: out std logic;
   Dval: out std logic
);
end component;
signal s Wreg: std logic;
```





Anexo A

begin

```
OutputBufferCtrl: OutputBufferControl port map(
    clk => clk,
   rst => rst,
   Load => Load,
    ack => ack,
    Wreg => s Wreg,
   OBfree => OBfree,
   Dval => Dval
);
Reg: Registo port map(
    A \Rightarrow D,
   clk => s_Wreg,
   Reset => rst,
   E = > '1',
   S \Rightarrow Q
);
end structure;
```



```
library ieee;
use ieee.std logic 1164.all;
entity OutputBufferControl is
port(
   clk: in std logic;
   rst: in std logic;
   Load: in std logic;
   ack: in std logic;
   Wreg: out std logic;
   OBfree: out std logic;
   Dval: out std logic
);
end OutputBufferControl;
architecture behavioral of OutputBufferControl is
type STATE TYPE is (STATE 00, STATE 01, STATE 10);
signal CurrentState, NextState: STATE TYPE;
begin
--Flip-Flop
CurrentState <= STATE 00 when rst ='1' else NextState when rising edge(clk);
GenerateNextState:
process(CurrentState, Load, ack)
begin
case CurrentState is
   when STATE 00 \Rightarrow if(Load = '0') then
                                                       NextState <= STATE 00;
                                                else
                                                       NextState <= STATE 01;
                                                end if;
   when STATE 01 => NextState <= STATE 10;
   when STATE 10 \Rightarrow if(ack = '0') then
                                                       NextState <= STATE 10;</pre>
                                                else
                                                       NextState <= STATE_00;</pre>
                                                end if;
   end case;
```





Anexo A

end process;

OBfree <= '1' when (CurrentState = STATE_00) else '0'; Wreg <= '1' when (CurrentState = STATE_01) else '0'; Dval <= '1' when (CurrentState = STATE_10) else '0';

end behavioral;

??????? Devemos incluir a MAC ????????



C. Código Kotlin - HAL

Necessário??????????????????????

```
import isel.leic.UsbPort
object HAL { // Virtualiza o acesso ao sistema UsbPort
    var prev_state: Int = 0
    // Inicia a classe
    fun init() {
        prev_state = 0
        UsbPort.write(prev_state)
    // Retorna true se o bit tiver o valor lógico '1'
    fun isBit(mask: Int): Boolean {
        var value = UsbPort.read()
        value = value and mask
        if ( value == mask) {
            return true
        return false
    // Retorna os valores dos bits representados por mask presentes no UsbPort
    fun readBits(mask: Int): Int {
        var value = UsbPort.read()
        value = value and mask
        return value
    }
    // Escreve nos bits representados por mask os valores dos bits correspondentes em value
    fun writeBits(mask: Int, value: Int) {
        prev_state = (prev_state and mask.inv()) or (mask and value)
        UsbPort.write(prev_state)
    // Coloca os bits representados por mask no valor lógico '1'
    fun setBits(mask: Int) {
        prev_state = prev_state or mask
        UsbPort.write(prev_state)
    // Coloca os bits representados por mask no valor lógico '0'
    fun clrBits(mask: Int) {
        prev_state = prev_state and (mask.inv())
        UsbPort.write(prev_state)
    }
```





Anexo B

```
fun main() {
   HAL.init()
   while(true){
        HAL.setBits(0xCC)
        Thread.sleep(2000)
        HAL.writeBits(0x66, 0x33)
        Thread.sleep(2000)
        HAL.setBits(0x3C)
        Thread.sleep(2000)
        HAL.clrBits(0x99)
        Thread.sleep(2000)
    }
}
```



D. Código Kotlin – KBD

Necessário??????????????????????

```
import isel.leic.utils.Time
import java.time.LocalDateTime
import java.time.LocalTime
object KBD { // Ler teclas. Métodos retornam '0'..'9', '#', '*' ou NONE.
    const val NONE = 0;
    private const val keyboardMask = 0x0F
    private const val kvalMask = 0x10
    private const val kackMask = 0x80
    // Inicia a classe
    fun init() {
        HAL.clrBits(kackMask)
    }
    // Retorna de imediato a tecla premida ou NONE se não há tecla premida.
    fun getKey(): Char {
        if(HAL.isBit(kvalMask)){
            val key = HAL.readBits(keyboardMask)
            val c = when(key){
                0x00 -> '1'
                0x01 -> '4'
                0x02 -> '7'
                0x03 -> '*'
                0x04 -> '2'
                0x05 -> '5'
                0x06 -> '8'
                0x07 -> '0'
                0x08 -> '3'
                0x09 -> '6'
                0x0A -> '9'
                0x0B -> '#'
                else -> NONE.toChar()
            if (c != NONE.toChar()){
                if(HAL.isBit(kvalMask)){
                    HAL.setBits(kackMask)
                    while(HAL.isBit(kvalMask));
                    HAL.clrBits(kackMask)
                }
                return c
            }
        }
            return NONE.toChar()
```



```
}
    // Retorna a tecla premida, caso ocorra antes do 'timeout' (representado em milissegundos),
//NONE caso contrário.
    fun waitKey(timeout: Long): Char{
        val prevTime = Time.getTimeInMillis()
       while (true){
            val key = getKey()
            if(key != NONE.toChar()){
                return key
            }
            val currTime = Time.getTimeInMillis()
            if((currTime - prevTime) > timeout){
                return NONE.toChar()
            }
        }
    }
}
fun main(){
    HAL.init()
    KBD.init()
    /*
   while (true){
        Thread.sleep(1000)
        println(KBD.getKey())
    }
     */
    testKBDHardware()
}
fun testKBDHardware(){
   while (true){
        val key = KBD.waitKey(3000)
        println(key)
    }
}
```