Programacion de BIOS

Introduccion

Antes de comenzar a hablar sobre el código BIOS, se realizara una breve explicacion teorica de lo que es una computadora y como trabaja, esto para poder exponer la razon de ser del programa BIOS.

El modelo de Von Neuman

Uno de los aportes mas importantes en las ciencias computacionales fue propuesto por Jhon Von Neuman, y quedo expresado en su diagrama sobre un sistema de computo (figura 1).




figura 1

En este modelo la memoria principal tomaba un papel muy importante al ser el lugar donde residia el *software*, que es como fue llamado al conjunto de intrucciones que la CPU del sistema de computo debia ejecutar, este tipo de sistema es conocido como computadora de programa almacenado. Y su forma de operar se basa en la interaccion que tiene la CPU con la memoria, mediante sus registros, lee y actua acorde a las instrucciones residentes en la memoria y los resultados son guardados tambien en la memoria, por lo que pueden usarse para nuevos calculos, toma de decisiones o como instrucciones nuevas.

La forma de interacción de la CPU con la memoria es dirigida por la *Unidad de Control*, la cual es una maquina de estados (vista de una manera formal), que ejecuta el ciclo de instrucciones mostrado en la figura 2.




figura 2

Un recorrido por los Estados seria como el listado siguiente:

1) Fetch se busca la información en la memoria de la instrucción a ejecutar, la cual es indicada por el registro "Contador de programa" de la CPU (el como ese registro se cargo con la dirección sera explicado mas delante).

2)la cpu *Decodifica* la informacion que obtuvo de la memoria para averiguar cual instruccion de las que puede realizar tiene que hacer (dicha lista de instrucciones puede variar entre computadoras diferentes).

3)La CPU "lleva a cabo" (*Ejecuta*) la tarea indicada por la instrucción, la cual puede ser mover un dato, o realizar una operacion.

4) tras finalizar la ejecución se "Actualiza el Registro Contador de Programa(CP)", el cual usualmente incrementa su valor para indicar que la celda siguiente contigua en memoria contiene la siguiente instruccion.

La CPU se mantiene moviendose en los estados del ciclo de *fetch* mientras este encendida y operando, similar a un motor de combustion interna de cuatro tiempos, el cual inclusive cuando esta esperando el vehiculo en un alto, este ciclo no se detiene.

Para que este modelo funcione, se deben tener ciertas consideraciones iniciales, primero el programa a ejecutar debe estar residente en la memoria de la computadora (el término coloquial es *cargado*). Los registros de la CPU deben tener valores que permitan la transicion de los estados del ciclo de *fetch*, el mas importante seria que el registro "*Contador del Programa*" contenga la dirección de inicio de la primera instrucción del programa a ejecutar. Surge la primera pregunta, ¿quien coloca el progama en la memoria? y la segunda pregunta, ¿Quien inicializa los registros para que la CPU incie el ciclo de *fetch* y asi comienza la ejecución del programa?.

La respuesta a la primera pregunta sería que un programa ejecutado por la misma CPU podria realizar la tarea de colocar las instrucciones en la memoria del programa que se desa ejecutar y ese programa al terminar la carga de las instrucciones, seria encargado de actualizar los valores de los registros para dejar todo preparado para la ejecución del nuevo programa recien cargado en la memoria, es decir la misma CPU deberia cargar los programas que va a ejecutar. La

pregunta se vuelve al problema inicial ¿quien carga a este programa "cargador" de programas?, este problema donde la CPU intenta "inciarse asi misma", se le conoce como **BootStrap**, la solución es usar un "mecanismo externo" que permita preparar la CPU para "valerse por si misma", a este proceso "externo" se le conoce como **Boot**.

La primer parte del proceso de Boot, inicializar la CPU al estado en el que pueda ejecutar el ciclo de *Fetch* <u>se resuelve usando una maquina de estados externa cuyo unico trabajo</u> sea configurar los registros de la CPU (usalmente implementada en un circuito digital especializado en la CPU). Donde el valor del registro *contador del programa* (CP) es fijado a una direccion inicial acordada con antelación por el grupo de diseño de la CPU.

La segunda parte es "proveer de antemano" el primer programa a ejecutar ya "cargado" en celdas de memoria contiguas a la dirección inicial en el CP y reside en un tipo de memoria que es "persistente" para que siempre este "listo" y no requiera ser "cargado" nuevamente. Este programa tiene como objetivo poder "cargar" otros programas e incializar los registros de la CPU para que comienze a ejecutar dichos programas asi como otras tareas adicionales, dicho programa se le conoce como **BIOS**.

Tenemos que la "razon de ser" del programa BIOS es formar parte del proceso de Boot de una CPU, el cual permite tener un sistema listo para cargar programas en memoria y configura los registros de la CPU para que pueda comenzar el ciclo de *fetch* la ejecución de estos nuevos programas.

Una explicación teorica mas detallada de este proceso se puede obtener del libro del Doctor Guillemo Levinne (información en la seccion de Bibliografia de este documento), los siguientes parrafos se ocuparan de mostrar los aspectos técnicos de la implementacion del proceso de BOOT en Hardware usando como ejemplo la implementacion propuesta por la arquitectura x86.

Proceso de Boot (Arranque) de arquitectura x86

Construimos un modelo que representa una arquitectura "Ficticia" con el fin de poder explicar mejor el proceso Tecnico que es bastante complejo, asi una mejora moderna del modelo de Von Neuman, consiste en la adicion del modulo de acceso directo a memoria.




figura 3 (no es una arquitectura real)

De esta manera la interaccion de perifericos y el CPU se realiza mediante regiones especiales de memoria (Esto es parcialmente cierto), Esto significa que el CPU solo puede acceder a regiones de memoria, las cuales pueden ser casillas en RAM, casillas en ROM, el teclado, el monitor o algun otro dispositivo periferico mas complejo, en este equema toma importancia en el concepto de mapa de la Memoria (Memory Map) para el proceso de arranque (Boot). Tomando el siguiente parrafo del manual *Minimal Boot* publicado por Intel:

Power-Up (Reset Vector) Handling

When an IA bootstrap processor (BSP) powers on, the first address that is fetched and executed is at physical address <code>0xFFFFFFFO</code>, also known as the reset vector. This accesses the ROM / Flash device at the top of the <code>ROM = 0x10</code>. The boot loader must <u>always</u> contain a jump to the initialization code in these top 16 bytes.

La direccion marcada con verde, <u>seria la cual acordaron los diseñadores que sería la primera direccion que se colocaria en el Registro Contador de Programa (CP),</u> que como vimos anterioremente es requerida "a priori" para la ejecucion del ciclo de Fetch. Como marca el documento Minimal Boot, la dirección 0x10 es colocada en nuestra flash por el programa Enlazador como lo muestra la linea 25 del script de "enlazado" (bios.ld en el anexo A parte 2):

El vector de reset esta indicado por la etiqueta .reset en nuestro código del archivo bios. S

(Anexo A parte1) como se muestra en la linea 186:

Otro acuerdo hecho por los diseñadores fue el siguiente:

Initial Processor Mode

When the processor is first powered-on, it will be in a special mode similar to Real Mode, but with the top 12 address lines being asserted high, allowing boot code to be accessed directly from NVRAM (physical address 0xFFFxxxxx). Upon execution of the first long jump, these 12 address lines will be driven according to instructions by firmware. If one of the Protected Modes is not entered before the first long jump, the processor will enter Real Mode, with only 1MB of addressability. In order for Real Mode to work without memory, the chipset needs to be able to alias memory below 1MB to just below 4GB, to continue to access NVRAM. Some chipsets do not have this aliasing and a forcible switch to a normal operating mode will be required before performing the first long jump.

figura documento minimal boot intel

Como se explica ahi la memoria RAM no se encuentra disponible aun y como vimos anterioremente el ciclo de Fecth depende de que el programa almacenado se encuentre residente en la memoria, por lo que la unica memoria disponible es la ROM y justamente contiene el código que necesitamos para inicializar la memoria RAM (y demas dispositvos), esto no es coincidencia si no producto del modelo (cita del Doctor Levinne), tambien debemos acomodar nuestro códgio en la ubicacion indicada, lo cual es expresado al Enlazador en el script bios.ld en la linea 5:

```
OUTPUT_ARCH(i8086) /* i386 for 32 bit, i8086 for 16 bit */

/* Set the variable below to the address you want the "main" section, from bios.S, */
/* to be located. The BIOS should be located at the area just below 4GB (4096 MB). */
main_address = 4096M - 4K; /* Use the last 4K block */

/* Set the BIOS size below (both locations) according to your target flash size */
MEMORY {

ROM (rx) : org = 4096M - 512K, len = 512K
```

Tambien debemos asegurar que nuestro código tenga una longitud de 512 kb. En este punto nuestra CPU esta lista para ejecutar el program BIOS, ha salidode reset, se encuentra en Modo Real, el registro contador de programa (CP) ha sido inicializado apuntando a la direccion de la memoria donde esta ubicado nuestro programa BIOS ya almacenado, por lo que puede comenzar a ejecutar el ciclo de fetch. En el código ejemplo el hardware que incializaremos sera el Super IO para mostrar un mensaje en pantalla y asi indicar que la CPU esta lista, se ha

resuelto el proceso **BootStrap**, mas no ha terminado todo el proceso de inicializacion **Boot**, aun que funcional nuestro sistema es aun muy "primitivo".

Damos por terminido el proceso de bootstrap de la arquitectura x86, se da acontinuacion una explicacion somera de lo que hace el resto de codigo del archivo bios.S, remarcando que desde aqui deberia de comenzar el código propiamente del BIOS.

Para inicializar nuestro Chipset (SuperIO), se encuentra con el alias SUPERIO_BASE (linea 76 archivo bios.S):

```
75 init_superio:
76 mov dx, SUPERIO_BASE /* The PC97338 datasheet says we are supposed */
77 in al, dx /* to read this port twice on startup, but the */
78 in al, dx /* VMware virtual chip doesn't seem to care... */
```

Cuya direccion de entrada esta indicada en la linea 30 del archivo bios.S:

```
/* The VMware platform uses an emulated NS PC97338 as SuperIO */
30 SUPERIO BASE = 0x2e /* Do NOT believe what you see in the BIOS bootblock: */
31 /* the VMware SuperIO base is 0x2e and not 0x398. */
```

Esta direccion es la indicada por el fabricante del Chip en su hoja de datos :

TABLE 8. INDEX and DATA Register Address Options and Configuration Register Accessibility

BADDR Pin		INDEX	DATA	Accessible
1	0	Register Address		after Reset
0	0	398h	399h	Yes
0	1	undefined	undefined	No ^a
1	0	15Ch	15Dh	Yes
1	1	2Eh	2Fh	Yes

a. Apply Plug and Play protocol.

Esto significa que para poder acceder al Super IO chip debemos acceder a su direccion en memoria:

```
/* 'init' doesn't have to be at the beginning, so you can move it around, as
65
      /* long as remains reachable, with a short jump, from the .reset section.
66
      .section main, "ax'
67
      .globl init
                       /* init must be declared global for the linker and must */
68
     init:
                       /* point to the first instruction of your code section
69
                  /* NOTE: This sample BIOS runs with interrupts disabled */
          cli
                  /* String direction lookup: forward
          cld
        mov ax, cs /* A real BIOS would keep a copy of ax, dx as well as
        mov ds, ax /* initialize fs, gs and possibly a GDT for protected mov ss, ax /* mode. We don't do any of this here.
74
     init superio:
          mov dx, SUPERIO_BASE /* The PC97338 datasheet says we are supposed
         in al, dx
                       /st to read this port twice on startup, but the st/
        lin
78
                          /* VMware virtual chip doesn't seem to care... */
79
          /★ Feed the SuperIO configuration values from a data section
          mov si, offset superio conf /* Don't forget the 'offset' here!
          mov cx, (serial conf - superio conf)/2
```

Cargamos la direccion incial del programa BIOS en el par de registros DS:SS (A)para despues cargar la direccion del Super IO en la seccion "baja" del registro (B), asi ahora el conjunto DS:SS contienen la direccion segmento desplazamiento para "ubicar" al SuperIO.

Con el proposito de enviar un mensaje (cadena de texto guardada en el segmento e datos con la etiqueta *hello string*) por el puerto serial, debemos seguir las instrucciones de la hoja de datos del Super IOS PC397338, la cual indica la direccion de memoria donde esta el dispositivo que maneja la salida serial, la cual usualmente esta conectada a un circuito interno dentro del Super IO que convierte señales seriales en RS232 (en ocasiones puede ser un IC externo) y las envia por un cabezal de Debug.

```
init serial:
                     /* Init serial port
    mov si, offset serial conf
91
        mov cx, (hello_string - serial_conf)/2
    write serial conf:
    mov ax, [si]
93
94
       ROM CALL serial out
95
        add si, 0x02
        loop write_serial conf ←
96
97
                  /* Print a string
                                                                         */
   print_hello:
   mov si, offset hello_string
99
        ROM CALL print_string
```

Como muestra el fragmento de codigo del archivo bios. S desde la linea 89 a la 100 realizamos un proceso de bajo nivel para mover un caractera la vez y enviarlo hacia el puerto de salida (linea 94), mediante un Loop que continua hasta que hallamos leido y enviado los caracteres del mensaje alojado en el segmento de datos(B):

```
*******************
165
       superio conf:
       /* http://www.datasheetcatalog.org/datasheet/nationalsemiconductor/PC97338.pdf */
        169
                                                                                             (A) */
     serial_conf:
                        /* See <a href="http://www.versalogic.com/kb/KB.asp?KBID=1395">http://www.versalogic.com/kb/KB.asp?KBID=1395</a>
          .byte COM_MCR, 0x00 /* RTS/DTS off, disable loopback */
.byte COM_FCR, 0x07 /* Enable & reset FIFOs. DMA mode 0. */
.byte COM_LCR, 0x80 /* Set DLAB (access baudrate registers) */
.byte COM_BRD_LO, 0x01 /* Baud Rate 115200 = 0x0001 */
      .byte COM_MCR,
.byte COM_FCR,
174
        .byte COM_BRD_HI, 0x00
176
177 .byte COM_LCR,
178 hello string: (B)
                                           /* Unset DLAB. Set 8N1 mode
                                  0x03
            .string "\r\nHello BIOS world!\r\n" /* .string adds a NUL terminator
179
```

El inciso (A) muestra los datos que son necesarios para que el Super IO active a su circuito interno que realiza la conversion Serial a RS232.

Aqui concluye la explicacion somera de lo que hace el codigo de ejemplo del archivo bios.S al inicio de estos parrafos es donde deberia de comenzar el código de nuestro BIOS.

En conclusion, un circuito electronico se encarga de encender y "sacar" de Reset a nuestra CPU, apartir de ahi nuestro CPU comenzara a ejecutar instrucciones de una direccion de memoria especifica, como dicha direccion no cambia simplemente debemos asegurar que el incio de nuestro codigo (etiqueta .section main linea 66 del archivo bios.S) se encuentre en esa

dirección, para esto le indicamos al programa enlazador mediante un script el punto de entrada requerido, dicho script aunque tiene alguna complejidad tecnica, no cambiara mucho durante el proceso de diseño de nuestro BIOS, por lo que basta con preocuparse solo algunas veces, por lo que debemos centrarnos mas en como debemos inicializar nuestro hardware, lo cual require seguir las especificaciones de las hojas de datos de los fabricantes del hardware conectado a nuestro sistema, utilizando programacion bajo nivel en lenguaje ensamblador, el siguiente capitulo muestra como se implementan los archivos bios. S y bios. Id para generar un archivo bios. rom el cual puede probarse en maquina virtual y comprobar la efectividad de lo mostrado, mas delante usaremos el ambiente de desarrollo del proyecto libre Coreboot el cual nos permitira abstraer mas los detalles tecnicos y enfocarnos en el desarrollo de un BIOS mas completo.

Proceso de Compilacion

Debido a que estamos usando una Raspeberry Pi como estacion de diseño, necesitamos realizar una Cross-Compilacion de ARMx64 (microprocesador usado en la tarjeta) para generar código x64_32/64, así como una maquina virtual para probar el programa ejecutable.

El proceso de compilacion debera hacerse por partes, debido a que debemos de configurar varios aspectos técnicos, la figura muestra los comandos requeridos para llevar acabo cada etapa.

```
rodrigo@raspberrypi:-/Documents/wmbios-1.0 % ls Inkio
blos_BackUP.rom bios.0 db bos_rom bios.5 Makefile PDF_Docs
rodrigo@raspberrypi:-/Documents/mbios-1.0 % X85_64.W64_mingw82.gcc -c -o bios.o -m82 bios.5 4)
rodrigo@raspberrypi:-/Documents/wmbios-1.0 % X85_64.W64_mingw82.dc -nostartfile -Tbios.ld -o bios.out bios.o -Map XMemLayout.map 2)
rodrigo@raspberrypi:-/Documents/wmbios-1.0 % X85_64.W64_mingw82-objcopy -O binary -j .begin -j .main -j .reset --gap-fill=0x6ff bios.out bios.rom 3)
rodrigo@raspberrypi:-/Documents/wmbios-1.0 % X85_64.W64_mingw82-objcopy -O binary -j .begin -j .main -j .reset --gap-fill=0x6ff bios.out bios.rom 3)
bios_BackUP.rom _bios.ld _bios.o _bios.out _bios.rom _bios.S _Makefile _PDF_Docs _XMemLayout.map
rodrigo@raspberrypi:-/Documents/wmbios-1.0 % X85_64.W64_mingw82-objcopy -O binary -j .begin -j .main -j .reset --gap-fill=0x6ff bios.out _bios.rom 3)
bios_BackUP.rom _bios.ld _bios.o _bios.out _bios.rom _bios.S _Makefile _PDF_Docs _XMemLayout.map
```

Lista de comandos requerida:

1)x86_64-w64-mingw32-gcc -c -o bios.o -m32 bios.S

Creamos el archivo objeto bios.o a partir del archivo fuente (en ensamblador) bio.S

2)x86_64-w64-mingw32-ld -nostartfile -Tbios.ld -o bios.out bios.o -Map xMemLayout.map

Enlazamos el archivo ajustando a direcciones fijas de memoria (a partir del inicio del programa), para cumplir con las especificaciones del Boot Strap para arquitectura X86, usando un listado (script) de enlazado *bios.ld* y se le aplica al archivo objeto *bios.o*, generando el archivo *bios.out*.

3)x86_64-w64-mingw32-objcopy -O binary -j .begin -j .main -j .reset --gap-fill=0x0ff bios.out bios.rom

Vaciamos el contendio binario del archivo *bios.out* con la herramienta objcopy para construir el sistema de archivos que es compatible con las memorias SP(donde se alojara nuestro BIOS),

esto ayuda a llenar el espacio requerido para la particion con 0.


El resultado de la compilacion es un archivo **bios.rom**, el cual puede cargarse directamente en la memoria SPI fisica en la plataforma <u>especifica</u> para la cual construimos el BIOS (El cual no es un programa general). O podemos usarlo para inicializar nuestra maquina virtual.

Inicializar la maguina virtual con un BIOS especifico.

Las maquinas virtuales tienen la opción de emular su funcionamiento con un bios especifico, para ello debemos indicarle donde reside el archivo que contiene el programa de arranque que usara el mecanismo de Boot Strap de la aquitectura especifica a emular (En este caso x86_32/64), se muestra el comando para inicializa una maquina virtual con Qemu y nuestro archivo *bios.rom*.

```
rodrigo@raspberrypi:~/Documents/vmbios-1.0 $ qemu-system-i386 -bios bios.rom -serial pty char device redirected to /dev/pts/2 (label serial0)
```

Nos genera la ventana:



No veremos nada porque la salida esta saliendo por el puerto serial de diagnostico.

tendremos que abri otra ventana de terminal y usar el comando:

cat /dev/pts/[numero de puerto]

y aplicando reset en la ventana de la VM:



Veremos la salida:

```
rodrigo@raspberrypi:~ $ cat /dev/pts/3
Hola mundo BIOS!!!!!!!
```

una manera mas corta seria usando el comando:

sudo qemu-system-x86_64 -bios bios.rom -m 256M -nographic

La salida sera la siguiente:

Automaticamente redirigimos la salida del puerto de debug de la VM a la terminal de trabajo.

Bibliografia

Guillermo Levinne, Computación y programación moderna (una perspectiva integral de la informatica), editorial Addison Wesley.

Jenny M Peiner, James A Peiner, White Paper Minimal Intel Architecture Boot Loader, Intel Corporation.

https://www.intel.com/content/www/us/en/intelligent-systems/intel-boot-loader-development-kit/minimal-intel-architecture-boot-loader-paper.html

CoreBoot Wep page

https://www.coreboot.org/

https://doc.coreboot.org/tutorial/part1.html

Manual de Docker

https://github.com/AngelSanchezT/books-1/blob/master/docker/the-docker-book.pdf

Data sheet SuperIO chip PC97338:

https://pdf.datasheetcatalog.com/datasheet/nationalsemiconductor/PC97338.pdf

Anexo A

1ra parte

Código fuente BIOS Sencillo

Extraido del blog del autor:

https://pete.akeo.ie/2011/06/crafting-bios-from-scratch.html

```
/****************************
                             VMware BIOS ROM example
              Copyright (c) 2011 Pete Batard (pete@akeo.ie) - Public Domain
      /* GNU Assembler Settings:
      .intel_syntax noprefix /* Use Intel assembler syntax (same as IDA Pro)
             /* After reset, the x86 CPU is in real / 16 bit mode
 14
      /* Macros:
 16
      /***********************************
      /★ This macro allows stackless subroutine calls
 18
 19
      .macro ROM CALL addr
        mov sp, offset 1f /* Use a local label as we don't know the size
                      /* of the jmp instruction (can be 2 or 3 bytes) */
         jmp \addr
      1: /* see http://sourceware.org/binutils/docs-2.21/as/Symbol-Names.html
     /* The VMware platform uses an emulated NS PC97338 as SuperIO
29
     /* 16650 UART setup */
     COM_BASE
                 = 0x3f8 /* Our default COM1 base, after SuperIO init
                         /* Receive Buffer (R)
     COM RB
                 = 0x00
                         /* Transmit Buffer (W)
     COM TB
                 = 0x00
                 = 0x00 /* Baud Rate Divisor LSB (when bit 7 of LCR is set)
= 0x01 /* Daud Rate Divisor MSB (when bit 7 of LCR is set)
     COM BRD LO
41
     COM BRD HI
                        /* Interrupt Enable Register
/* 16650 FIFO Control Register (W)
     COM IER
                 = 0x01
42
                 = 0x02
     COM FCR
                        /* Line Control Register
44
     COM LCR
                 = 0x03
                         /* Modem Control Registrer
45
     COM MCR
                 = 0x04
                 = 0x05
                          /* Line Status Register
     /* begin : Dummy section marking the very start of the BIOS.
     /* This allows the .rom binary to be filled to the right size with objcopy.
     .section begin, "a" /* The 'ALLOC' flag is needed for objcopy
54
         .ascii "VMBIOS v1.00" /* Dummy ID string
```

```
/* main:
61
     /* This section will be relocated according to the bios.ld script.
62
      63
     /* 'init' doesn't have to be at the beginning, so you can move it around, as */
64
65
      /* long as remains reachable, with a short jump, from the .reset section.
      .section main, "ax"
      .globl init /* init must be declared global for the linker and must */
init: /* point to the first instruction of your code section */
67
68
      init:
             /* NOTE: This sample BIOS runs with interrupts disabled */
/* String direction lookup: forward */
69
        cli
         cld
         mov ax, cs /* A real BIOS would keep a copy of ax, dx as well as
         mov ds, ax /* initialize fs, gs and possibly a GDT for protected
         mov ss, ax /* mode. We don't do any of this here.
74
        mov dx, SUPERIO_BASE /* The PC97338 datasheet says we are supposed
76
         in al, dx
         /★ Feed the SuperIO configuration values from a data section
         mov si, offset superio_conf /* Don't forget the 'offset' here!
81
         mov cx, (serial_conf - superio_conf)/2
83
     write superio conf:
       mov ax, [si]
84
         ROM_CALL superio_out
         add si, 0x02
87
        loop write_superio_conf
     init serial: /* Init serial port
89
        mov si, offset serial conf
mov cx, (hello_string - serial_conf)/2
90
91
92
    write_serial_conf:
93
         mov ax, [si]
         ROM_CALL serial_out
94
95
         add si, 0x02
         loop write_serial_conf
96
97
98
                   /* Print a string
     print hello:
         mov si, offset hello_string
99
         ROM CALL print string
      serial repeater: /* End the BIOS with a simple serial repeater
         ROM CALL readchar
104
         ROM CALL putchar
         jmp serial repeater
      /* Subroutines:
      109
      superio_out: /* AL (IN): Register index, AH (IN): Data to write */
        mov dx, SUPERIO_BASE out dx, al
         inc dx
         xchg al, ah
114
         out dx, al
116
         jmp sp
```

```
serial_out:
                 /* AL (IN): COM Register index, AH (IN): Data to Write */
        mov dx, COM BASE
         add dl, al /* Unless something is wrong, we won't overflow to DH */
        mov al, ah
         out dx, al
124
        jmp sp
126
     putchar:
                /* AL (IN): character to print
                                                               */
     mov dx, COM_BASE + COM_LSR
        mov ah, al
     tx wait:
        in al, dx
         and al, 0x20 /* Check that transmit register is empty
         jz tx wait
        mov dx, COM BASE + COM TB
        mov al, ah
         out dx, al
        jmp sp
139
     readchar:
                /* AL (OUT): character read from serial
        mov dx, COM BASE + COM LSR
142
     rx wait:
143
        in al, dx
144
         and al, 0x01
145
        jz rx wait
         mov dx, COM_BASE + COM_RB
147
        in al, dx
148
        jmp sp
                    /* SI (IN): offset to NUL terminated string
     print string:
        lodsb
         or al, al
154
         jnz write_char
         jmp sp
156
     write char:
       shl esp, 0x10 /* We're calling a sub from a sub => preserve SP
         ROM_CALL putchar
         shr esp, 0x10 /* Restore SP
                                                                  */
         jmp print_string
161
     163
164
     superio conf:
     /* http://www.datasheetcatalog.org/datasheet/nationalsemiconductor/PC97338.pdf */
        168
     .byte PC97338_PTR, 0x00 /* Make sure COM1 test mode is cleared serial_conf: /* See http://www.versalogic.com/kb/KB.asp?KBID=1395
                              /* Make sure COM1 test mode is cleared */
      .byte COM_MCR, 0x00 /* RTS/DTS off, disable loopback
.byte COM_FCR, 0x07 /* Enable & reset FIFOs. DMA mode 0.
                            /* Set DLAB (access baudrate registers) */
/* Baud Rate 115200 = 0x0001 */
        .byte COM LCR,
174
        .byte COM BRD LO, 0x01
176
        .byte COM BRD HI, 0x00
                       0x03 /* Unset DLAB. Set 8N1 mode
         .byte COM LCR,
     hello string:
        184
     /* reset: this section must reside at 0xfffffff0, and be exactly 16 bytes
     186
     .section reset, "ax"
       /\star Issue a manual jmp to work around a binutils bug.
                                                                  */
         /* See coreboot's src/cpu/x86/16bit/reset16.inc
        .byte 0xe9
190
        .int init - (. + 2)
         .align 16, 0xff /* fills section to end of ROM (with 0xFF)
```

Anexo A

2da parte

Código para el Enlazador del Bios Sencillo

Extraido del blog del autor:

https://pete.akeo.ie/2011/06/crafting-bios-from-scratch.html

```
OUTPUT ARCH(18086)
                         /* i386 for 32 bit, i8086 for 16 bit
     /* Set the variable below to the address you want the "main" section, from bios.S, */
     /* to be located. The BIOS should be located at the area just below 4GB (4096 MB). */
                                     /* Use the last 4K block
     main address = 4096M - 4K;
     /* Set the BIOS size below (both locations) according to your target flash size
         ROM (rx) : org = 4096M - 512K, len = 512K
                                                                                           */
     /* You shouldn't have to modify anything below this
     SECTIONS {
14
         ENTRY (init)
                             /* To avoid antivirus false positives
         /* Sanity check on the init entrypoint
         assert = ASSERT(init >= 4096M - 64K,
"'init' entrypoint too low - it needs to reside in the last 64K.");
16
18
         .begin : { /* NB: ld section labels MUST be 6 letters or less
19
             * (begin)
                    /* Places this first section at the beginning of the ROM
         /* the --gap-fill option of objcopy will be used to fill the gap to .main */
         .main main address : {
23
24
25
             * (main)
         .reset 4096M - 0x10 : { /* First instruction executed after reset */
26
             * (reset)
         .igot 0 : {
                             /* Required on Linux
29
             *(.igot.plt)
```

Anexo B

Configuracion de un ambiente de Desarollo para el proyecto Coreboot.

Este apartado describe los pasos requeridos para la instalación de un ambient de desarrollo de un BIOS usando Coreboot, las instrucciones orignales se encuentran en la dirección:

https://doc.coreboot.org/tutorial/part1.html

Debido a que el sistema en el cual se "montara" la instalación es una raspberry pi modelo 3b+, sera necesario realizar algunos ajustes a las indicaciones originales,.

Acualice el sistema primero:

rodrigo@raspberrypi:~ \$ sudo apt-get update
rodrigo@raspberrypi:~ \$ sudo apt-get upgrade

Y posteriormente descarge el conjunto de herramientas necesarias para la configuración:

rodrigo@raspberrypi:- \$ sudo apt-get install -y bison build-essential curl flex git gnat libncurses5-dev libssl-dev m4 zlib1g-d ev pkg-config

sudo apt-get install -y bison build-essential curl flex git gnat libncurses5-dev \

libssl-dev m4 zlib1g-dev pkg-config

La linea anterior descarga las herramientas que se requeriran durante las etapas del proceso de compilación del Bios. Lo siguiente es clonar el arbol de recursos:

git clone --recurse -submodules https://review.coreboot.org/coreboot.git

:~ \$ sudo git clone --recurse -submodules https://review.coreboot.org/coreboot.git

Acorde a las instrucciones de la pagina web del proyecto, nos pide que compilemos la "tool chain", los cuales son el grupo de complidores enlazadores y cargadores, para compilar el BIOS:

- 1) hay que ingresar a la carpeta de coreboot creada anteriormente:
- cd coreboot
- 2) usar el comando make junto con el parametro crossgcc, elegiremos la arquitectra x86: sudo make crossgcc-i386

Este proceso es largo y propenso a errores, por lo que podrian requerirse varios intentos.

Para evitar este inconveniente es mejor usar un contendor Docker con las herramientas ya compiladas de antemano, para eso primero debemos instalar el software en nuestra raspberry pi:

curl -sSL https://get.docker.com | sh

- \$ curl -sSL https://get.docker.com | sh

Terminada la instalación debemos otorgar permisos a nuestro usuario para que pueda ingresar a la ejecución del contenedor.

sudo usermod -aG docker <ususario>

|<mark>rodrigo@raspberrypi:~ \$</mark> sudo usermod -aG docker rodrigo

Nota: en caso de que necesite desinstalar Docker realice lo siguiente:

-Liste los archivos instalados: dpkg -l | grep -i docker

- -Elimine los archivos agregandolos en linea tras el siguiente comando: sudo apt-get purge -y docker-buildx-pluging docker-ce
- -Por ultimo eliminelos directorios que quedan tras la instalación:

sudo rm -rf /ver/lib/docker/etc/docker

sudo rm -rf /etc/apprmor.d/docker

sudo groupdel docker

sudo rm -rf /ver/run/docker.sock

sudo rm -rf /ver/lib/container

Si la instalación de Docker ocurrio sin problema, debemos descargar el contenedor con las herramientas ya compiladas:

sudo docker pull coreboot/coreboot-sdk

\$ sudo docker pull coreboot/coreboot-sdk

Este contenedor es descargado del repositorio:

https://hub.docker.com/r/coreboot/coreboot-sdk

Este contenedor solo puede ejecutarse en un ambiente x86, debido a que nuestra Raspberry Pi usa ARM, necesitamos descargar un contenedor adicional:

docker pull tonistiigi/binfmt

- \$ sudo docker pull tonistiigi/binfmt

https://hub.docker.com/r/tonistiigi/binfmt

tras la descarga debemos ejecutar este contendor **Prior** a la ejecucion del contendor de Coreboot, **nota** asegura de contar con el software de virtualizacion Qemu

sudo apt-get install qemu

docker run --privileged --rm tonstigii/binfmt --install all

~/coreboot \$ sudo docker run --privileged --rm tonistiigi/binfmt --install all

Ahora podemos ejecutar el contenedor con las herramientas de compilación del proyecto Coreboot:

<u>cd coreboot</u> #asegure de estar siempre en la carpeta del proyecto la cual clonamos #de git

sudo docker run -w /home/coreboot/coreboot -u root -it -v \$PWD:/home/coreboot/coreboot/ -- rm --platform linux/amd64 coreboot/coreboot-sdk /bin/bash

Observe como en (A) el prompt ha cambiado, para terminar la ejecucion del contenedor y salir, teclee "exit".

El proceso de compilacion y creacion de nuestro BOS, se describe mas arriba en el documento