ARQUITETURA DE COMPUTADORES

2020-2021

Laboratório 5 – Memória Cache

Este laboratório destina-se a consolidar conhecimentos lecionados sobre memórias cache, utilizando o simulador Ripes (https://github.com/mortbopet/Ripes).

O trabalho deve ser realizado fora do horário de laboratório, destinando-se este à demonstração e avaliação do trabalho realizado. Ao longo do enunciado serão apresentadas várias tabelas e questões às quais os alunos deverão responder (de forma sucinta) num documento Word, que irão submeter através do Fénix, identificando de forma clara a questão à qual estão a dar a resposta. Exemplo:

Identifique a sua resposta no documento Word que vai entregar com o número Q3.5

No horário de laboratório serão fornecidos exercícios adicionais que devem ser realizados durante a aula. No final da aula de laboratório deverá submeter no Fénix um ficheiro zip com um documento Word com cópia das tabelas preenchidas e repostas às perguntas do guia, e todos os ficheiros Assembly correspondentes às diferentes versões dos programas concebidos.

Simulador de Cache

Para além de simular diferentes modelos de arquiteturas de processadores, o <u>Ripes</u> integra também um simulador de memórias cache, permitindo estudar o comportamento deste elemento de memória perante o padrão de endereços (de instruções ou de dados) requeridos pela aplicação.

Para garantir uma perfeita compreensão dos recursos e do modo de funcionamento deste simulador de cache, recomenda-se a leitura da respetiva documentação, disponível na seguinte página web: https://github.com/mortbopet/Ripes/wiki/Cache-Simulation

Em particular, o simulador de cache permite a definição de um conjunto alargado de parâmetros de configuração da mesma, nomeadamente:

- O número de vias de associatividade
- O número de linhas (de cada via)
- O número de blocos (de 32-bits) presente em cada linha
- A política de substituição (em caches associativas)
- A política de escrita
- A política de alocação

Permite também a contagem do número de Hits e de Misses, bem como o cálculo do Hit-Rate resultante, à medida que o programa vai sendo executado pelo processador (ver Figura 1).




Figure 1 - Configuração e estatísticas de utilização da cache de dados.

Programa a Executar

No presente trabalho será estudada a influência da cache no tempo médio de acesso aos dados presentes na hierarquia de memória ligada a um determinado processador. Em particular, irá ser considerada a implementação de uma operação genérica de multiplicação de matrizes:

$$\mathbf{D} = \alpha \mathbf{A} \mathbf{B} + \beta \mathbf{C}$$

Nesta equação, considera-se que **A**, **B**, **C** e **D** são matrizes quadradas com NxN elementos, enquanto α e β são coeficientes escalares. Todos os operandos são números inteiros de 32-bits. Para o efeito, o seguinte programa (em C) foi traduzido para linguagem Assembly RISC-V, facultado através do ficheiro L5.s:


```
This function implements the General Matrix Multiply (GMM) operation
    for 32-bits integer numbers (IGEMM): D = alpha*A*B + beta*C
   The global variables A, B, C and D are already defined and initialized
/*
    (NxN) square matrices. For the students' convenience, two extra (NxN)
    auxiliary matrices were also defined (T1 and T2), to be used in the
    exercise (if necessary).
   All these matrices are assumed to be adjacent and allocated in a
   continuous memory map.
void igemm() {
   register int i,j,k;
   register int aux1;
   /* Preliminary part: ... */
   /* First part: T1 = A*B */
   for (i=0; i< N; i++)
      for (j=0; j< N; j++) {
         aux1=0:
         for (k=0; k<N; k++)
            T1[i][j] += A[i][k] * B[k][j];
   /* Second part: D = alpha*T1 + beta*C */
   for (j=0;j<N;j++)
   for (i=0; i< N; i++)
      D[i][j] = alpha*T1[i][j] + beta*C[i][j];
```

Exercício 1

- 1. Interprete o código fornecido no ficheiro L5.s e identifique-o com o programa em C e com a operação algébrica que se pretende realizar.
- 2. Considere que a execução da função *igemm()* é realizada sobre um conjunto de matrizes quadradas (NxN) de dimensão fixa, com N=64. Cada elemento da matriz armazena um número inteiro de 32-bits.
- 3. Assuma que cada matriz é alocada em memória utilizando o padrão *row-major-order*, sendo o elemento A[0,0] armazenado no endereço 10000000h e o elemento A[0,1] armazenado no endereço 10000004h. Todas as matrizes são alocadas em espaços de memória adjacentes (i.e.: primeiro A, depois B, etc...).
- 4. Determine o valor dos endereços (em hexadecimal) dos seguintes elementos das matrizes utilizadas ao longo da execução do programa (copie esta tabela para o ficheiro de resposta):

Elemento	Endereço (Hexadecimal)
A[32,24]	
B[32,24]	
C[32,24]	
D[32,24]	
T1[32,24]	
T2[32,24]	

5. Considere agora a utilização de um sistema de memória constituído por uma cache de dados (L1) e uma memória primária (DRAM), com as seguintes características:



L1 DATA CACHE		
Nº de vias de associatividade:	4	
Número de linhas:	64	
Dimensão do bloco (em palavras):	4	
Política de substituição:	Least Recently Used	
Política de escrita:	Write-Back	
Política de alocação:	Write-Allocate	
Tempo de acesso (t _{Hit}):	1 ns	

DRAM		
Dimensão total:	1 GByte	
Tempo de acesso:	100 ns	

6. Com base na especificação descrita na alínea anterior, e assumindo um barramento de endereços de 32-bits, determine o número de bits associados à etiqueta (*tag*), ao índice (*index*) e ao deslocamento (*offset*) de cada endereço invocado pelo processador:

Tag	Index	Offset

7. Determine o <u>valor</u> da etiqueta (*tag*), índice (*index*) e deslocamento (*offset*) dos endereços dos elementos das matrizes referidas na alínea 4:

Elemento	Endereço (Hexadecimal)	Tag	Index	Offset
A[32,24]				
B[32,24]				
C[32,24]				
D[32,24]				
T1[32,24]				
T2[32,24]				

 Em que medida o número de vias de associatividade da cache pode interferir com o desempenho desta função? <u>Justifique</u>. Pode utilizar, como exemplo, um troço de código do programa.

Identifique a sua resposta no documento Word que vai entregar com o número Q1.8

Exercício 2

- Configure o simulador <u>Ripes</u> de modo a que seja utilizado o modelo de <u>processador de ciclo</u> <u>único</u>. Para tal, deverá clicar sobre o símbolo do processador do canto superior esquerdo da janela e selecionar a opção "Single Cycle Processor".
- 2. Abre a vista do simulador que lhe permita observar o funcionamento e a ocupação da memória cache. Execute alguns ciclos de relógio de modo a observar os critérios de preenchimento e de acesso referentes aos primeiros acessos à memória.
- 3. Execute o programa até ao fim, carregando na tecla >> do simulador
- Observe e interprete o resultado, consultando as várias regiões da memória de dados (secção .data) de modo a identificar os endereços que guardam a matriz com o resultado da função.
- 5. Preencha a tabela seguinte:

Nº de Hits:	Nº total de acessos à memória:	
Nº de Misses:	Miss-Rate (total) [%]:	

6.	Consi	onsiderando o sistema de memória definido, determine:		
		Tempo médio de cada acesso [ns]:		
	Tempo total de acesso à memória [ms]:			

7. Compare os valores obtidos com aqueles que iria obter caso o sistema de memória não incorporasse a cache (i.e., todos os acessos seriam feitos diretamente à memória):

Tempo médio de cada acesso [ns]:	
Tempo total de acesso à memória [ms]:	

8. Comente os resultados obtidos:

Identifique a sua resposta no documento Word que vai entregar com o número Q2.8

Exercício 3

- 1. Interprete o código do ficheiro L5.s fornecido e identifique-o com a operação algébrica que se pretende realizar, através das duas partes que constituem a função *igemm()*.
- Observe os dois ciclos implementados na segunda parte do programa. Até que ponto a eventual troca da ordem dos dois ciclos "for" influencia o <u>resultado</u> da operação? <u>Justifique</u>.

Identifique a sua resposta no documento Word que vai entregar com o número Q3.2

3. Em que medida a ordem destes dois ciclos influencia a <u>taxa de sucesso</u> nos acessos à cache? <u>Justifique</u>.

Identifique a sua resposta no documento Word que vai entregar com o número Q3.3

4. Qual a ordem mais favorável? Justifique.

Identifique a sua resposta no documento Word que vai entregar com o número Q3.4

5. Para as duas alternativas possíveis, apresente o valor de:

	Ordem i,j	Ordem j,i
№ de acessos à memória (total):		
Miss-Rate (total) [%]:		
Tempo médio de cada acesso [ns]:		
Tempo total de acesso à memória [ms]:		

6. Esperava obter mais ganhos, face à versão original? Qual das duas partes do programa (primeira/segunda) representa a maioria dos misses observados? <u>Justifique</u>.

Identifique a sua resposta no documento Word que vai entregar com o número Q3.6

Exercício 4

1. Uma forma habitual de reduzir o número de misses na primeira parte do programa consiste em aplicar a técnica da transposição da matriz B. Adapte o código, preenchendo as linhas necessárias na zona identificada por "Preliminary part" e adaptando a invocação da leitura da segunda matriz na primeira parte do código. Pode utilizar a matriz auxiliar T2, para cálculos intermédios. Apresente o excerto do código alterado.

Identifique a sua resposta no documento Word que vai entregar com o número Q4.1

- 2. Repita o procedimento de execução adotado nos exercícios anteriores, certificando-se que o resultado da operação está correto.
- 3. Apresente os novos valores de:

Nº de Hits:	Nº total de acessos à memória:	
Nº de Misses:	Miss-Rate (total) [%]:	

4. Como justifica as diferenças observadas? Justifique.

Identifique a sua resposta no documento Word que vai entregar com o número Q4.4

5. Calcule o ganho, em termos do tempo total de acesso à memória, face à melhor configuração do exercício 3 (alínea 3.5).

Tempo médio de cada acesso [ns]:	
Tempo total de acesso à memória [ms]:	
Speedup:	

Exercício 5

- 1. Repita a execução do código Assembly a que chegou no exercício anterior, mas utilizando agora uma cache de mapeamento direto. Assuma que esta cache contempla o mesmo espaço de armazenamento de dados utilizado pela cache de 4 vias utilizada nos exercícios anteriores, mantendo o mesmo número de blocos em cada linha da cache.
- 2. Apresente os novos valores de:

Nº de Hits:	Nº total de acessos à memória:	
Nº de Misses:	Miss-Rate (total) [%]:	

Tempo médio de cada acesso [ns]:	
Tempo total de acesso à memória [ms]:	
Speedup:	

3. Explique (exemplo: através de excertos do código) porque razão se verificaram as alterações observadas. <u>Justifique</u>.

Identifique a sua resposta no documento Word que vai entregar com o número Q5.3