# Diseño digital en Verilog: Comparador de palabras de N bits

Universidad de Costa Rica Facultad de Ingeniería Eléctrica

IE0323 CIRCUITOS DIGITALES I GR003

Fecha de entrega: 29/11/2023

Número de grupo de proyecto: 3

# **Profesor:**

Prof. Rafael Esteban Badilla Alvarado

# Miembros:

Lidia Magaly García González, B83169 Roger Daniel Piovet García, C15990 Fabricio Arguijo Cantillo, B70645

# ${\bf \acute{I}ndice}$

2.1.2. Tabla de transición de estados (2.1.3. Asignación de estados y declaraciones de variables de estado y de salida (2.1.4. Tabla de transición de estados codificada (2.1.5. Diagrama de bloque de celda típica (2.1.6. Diseño de celda típica (2.1.7. Diseño de la celda finicial (2.1.8. Diseño de celda finicial (2.1.8. Diseño de celda finicial (2.2. Derecha a izquierda (2.2. Definición de Estados (2.2. Tabla de transición de estados (2.2. Tabla de transición de estados (2.2. Tabla de transición de estados codificada (2.2. Diseño de celda típica (2.2.	1.	Enu	nciado	
2.1.1. Definición de estados 2.1.2. Tabla de transición de estados 2.1.3. Asignación de estados y declaraciones de variables de estado y de salida 2.1.4. Tabla de transición de estados codificada 2.1.5. Diagrama de bloque de celda típica 2.1.6. Diseño de celda típica 2.1.7. Diseño de la celda inicial 2.1.8. Diseño de celda final 2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de celda típica 2.2.8. Diseño de celda final 3.1. Coductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2.5. Estructural 3.2.1. Celda inicial 3.2.3. Celda inicial 3.2.3. Celda inicial 3.2.4. Red iterativa 4.2.4. Red iterativa 4.1.1. Celda inicial 4.1.2. Celda inicial 4.1.3. Celda final 4.1.4. Red iterativa 4.1.5. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Celda inicial 4.2. Celda inicial 4.2.1. Celda inicial 4.2.1. Celda inicial 4.2.2. Celda inicial 4.2.2. Celda inicial 4.2.2. Celda inicial	2.	Dise	eño	
2.1.2. Tabla de transición de estados (2.1.3. Asignación de estados y declaraciones de variables de estado y de salida (2.1.4. Tabla de transición de estados codificada (2.1.5. Diagrama de bloque de celda típica (2.1.6. Diseño de celda típica (2.1.7. Diseño de la celda finicial (2.1.8. Diseño de celda finicial (2.1.8. Diseño de celda finicial (2.2. Derecha a izquierda (2.2. Definición de Estados (2.2. Tabla de transición de estados (2.2. Tabla de transición de estados (2.2. Tabla de transición de estados codificada (2.2. Diseño de celda típica (2.2.		2.1.	Izquiei	da a derecha
2.1.3. Asignación de estados y declaraciones de variables de estado y de salida 2.1.4. Tabla de transición de estados codificada 2.1.5. Diagrama de bloque de celda típica 2.1.6. Diseño de celda típica 2.1.7. Diseño de la celda inicial 2.1.8. Diseño de celda final 2.2. Derecha a izquierda 2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de celda típica 2.2.8. Diseño de celda final 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda inicial 4.1.3. Celda inicial 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.6. Celda inicial 4.1.7. Celda inicial 4.1.8. Celda inicial 4.1.9. Celda inicial 4.1.1. Celda inicial 4.1.1. Celda inicial 4.1.2. Celda inicial 4.1.3. Celda inicial 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.6. Celda inicial 4.2.2. Celda inicial			2.1.1.	Definición de estados
2.1.4. Tabla de transición de estados codificada 2.1.5. Diagrama de bloque de celda típica 2.1.6. Diseño de celda típica 2.1.7. Diseño de la celda inicial 2.1.8. Diseño de celda final 2.2. Derecha a izquierda 2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.14. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4. Pruebas 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda final 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda inicial			2.1.2.	Tabla de transición de estados
2.1.4. Tabla de transición de estados codificada 2.1.5. Diagrama de bloque de celda típica 2.1.6. Diseño de celda típica 2.1.7. Diseño de la celda inicial 2.1.8. Diseño de celda final 2.2. Derecha a izquierda 2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.14. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4. Pruebas 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda final 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda inicial			2.1.3.	Asignación de estados y declaraciones de variables de estado y de salida
2.1.5. Diagrama de bloque de celda típica 2.1.6. Diseño de celda típica 2.1.7. Diseño de la celda finicial 2.1.8. Diseño de celda final  2.2. Derecha a izquierda 2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Coductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.1.5. Celda inicial 4.1.5. Celda inicial 4.1.6. Celda inicial 4.1.7. Celda inicial 4.1.8. Celda inicial 4.1.9. Celda inicial 4.2.1. Celda inicial 4.2.1. Celda inicial 4.2.2. Celda tipica			2.1.4.	Tabla de transición de estados codificada
2.1.6. Diseño de celda típica 2.1.7. Diseño de la celda inicial 2.1.8. Diseño de la celda final 2.2. Derecha a izquierda 2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4. Pruebas 4.1. Izquierda a derecha 4.1.1. Celda final 4.1.2. Celda final 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.1.5. Red iterativa con casos generales			2.1.5.	Diagrama de bloque de celda típica
2.1.8. Diseño de celda final 2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de celda típica 2.2.8. Diseño de celda final 3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4.1.1. Celda inicial 4.1.2. Celda típica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2.1. Celda tipicia 4.2.2. Celda tipicia 4.2.1. Celda inicial 4.2.2. Celda tipicia			2.1.6.	Diseño de celda típica
2.2.1 Definición de Estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda inicial 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2.1. Celda inicial 4.2.2. Celda inicial 4.2.2. Celda inicial			2.1.7.	Diseño de la celda inicial
2.2.1. Definición de Estados 2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de celda típica 2.2.8. Diseño de celda final 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4.1.1. Celda típica 4.1.2. Celda inicial 4.1.4. Red iterativa 4.1.5. Red iterativa con casos explícitos 4.1.6. Red iterativa con casos explícitos 4.1.7. Celda inicial 4.1.8. Red iterativa con casos explícitos 4.1.9. Derecha a izquierda 4.2.1. Celda inicial 4.2.1. Celda inicial 4.2.2. Celda inicial			2.1.8.	Diseño de celda final
2.2.2. Tabla de transición de estados 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda inicial 3.2.4. Red iterativa 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda final 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos explícitos 4.1.6. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda inicial 4.2.2. Celda inicial		2.2.	Derech	ıa a izquierda
2.2.3. Asignación de estados y declaraciones de variables de estado y de salida 2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda típica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda inicial 4.2.2. Celda inicial			2.2.1.	Definición de Estados
2.2.4. Tabla de transición de estados codificada 2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda típica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.1. Celda inicial 4.2.2. Celda inicial			2.2.2.	Tabla de transición de estados
2.2.5. Diagrama de bloque de celda típica 2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4.1. Izquierda a derecha 4.1.1. Celda tipica 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda inicial 4.2.1. Celda inicial 4.2.1. Celda inicial			2.2.3.	Asignación de estados y declaraciones de variables de estado y de salida
2.2.6. Diseño de celda típica 2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa  3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.1. Celda inicial 4.2.2. Celda inicial			2.2.4.	Tabla de transición de estados codificada
2.2.7. Diseño de la celda inicial 2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa  3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda típica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda inicial 4.2.2. Celda tipica			2.2.5.	Diagrama de bloque de celda típica
2.2.8. Diseño de celda final  3. Implementación 3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa  3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica			2.2.6.	Diseño de celda típica
3.1. Conductual  3.1.1. Celda típica  3.1.2. Celda inicial  3.1.3. Celda final  3.1.4. Red iterativa  3.2. Estructural  3.2.1. Celda típica  3.2.2. Celda inicial  3.2.3. Celda final  3.2.4. Red iterativa  4. Pruebas  4.1. Izquierda a derecha  4.1.1. Celda inicial  4.1.2. Celda tipica  4.1.3. Celda final  4.1.4. Red iterativa con casos explícitos  4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda  4.2.1. Celda inicial  4.2.2. Celda tipica			2.2.7.	Diseño de la celda inicial
3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica			2.2.8.	Diseño de celda final
3.1. Conductual 3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica	_	_	_	
3.1.1. Celda típica 3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa  3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica	3.			
3.1.2. Celda inicial 3.1.3. Celda final 3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  1. Pruebas 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica		5.1.		
3.1.3. Celda final . 3.1.4. Red iterativa . 3.2. Estructural . 3.2.1. Celda típica . 3.2.2. Celda inicial . 3.2.3. Celda final . 3.2.4. Red iterativa .  1. Pruebas . 4.1. Izquierda a derecha . 4.1.1. Celda inicial . 4.1.2. Celda tipica . 4.1.3. Celda final . 4.1.4. Red iterativa con casos explícitos . 4.1.5. Red iterativa con casos generales . 4.2. Derecha a izquierda . 4.2.1. Celda inicial . 4.2.2. Celda tipica .				•
3.1.4. Red iterativa 3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica			_	
3.2. Estructural 3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica				
3.2.1. Celda típica 3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas 4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica		2 9	_	
3.2.2. Celda inicial 3.2.3. Celda final 3.2.4. Red iterativa  4. Pruebas  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica		3.4.		
3.2.3. Celda final				•
3.2.4. Red iterativa  4.1. Izquierda a derecha 4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales  4.2.1. Celda inicial 4.2.2. Celda tipica				
4.1. Izquierda a derecha			JJ.	Colda III.
4.1. Izquierda a derecha       4.1.1. Celda inicial         4.1.2. Celda tipica       4.1.3. Celda final         4.1.4. Red iterativa con casos explícitos       4.1.5. Red iterativa con casos generales         4.2. Derecha a izquierda       4.2.1. Celda inicial         4.2.2. Celda tipica       4.2.2. Celda tipica			3.2.4.	ned nerativa
4.1.1. Celda inicial 4.1.2. Celda tipica 4.1.3. Celda final 4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda 4.2.1. Celda inicial 4.2.2. Celda tipica	<b>1</b> .	Pru	$\mathbf{ebas}$	
4.1.2. Celda tipica          4.1.3. Celda final          4.1.4. Red iterativa con casos explícitos          4.1.5. Red iterativa con casos generales          4.2. Derecha a izquierda          4.2.1. Celda inicial          4.2.2. Celda tipica		4.1.	Izquiei	da a derecha
4.1.3. Celda final			4.1.1.	Celda inicial
4.1.4. Red iterativa con casos explícitos 4.1.5. Red iterativa con casos generales 4.2. Derecha a izquierda			4.1.2.	Celda tipica
4.1.5. Red iterativa con casos generales			4.1.3.	Celda final
4.2. Derecha a izquierda			4.1.4.	Red iterativa con casos explícitos
4.2. Derecha a izquierda			4.1.5.	Red iterativa con casos generales
4.2.1. Celda inicial		4.2.	Derech	
1				Celda inicial
			4.2.2.	Celda tipica
				Celda final

		4.2.4.	Red iterativa con casos explícitos	13
		4.2.5.	Red iterativa con casos generales	4
<b>5.</b>	Res	ultado	s y análisis 4	.7
	5.1.	Izquie	rda a derecha	17
		5.1.1.	Celda típica	17
		5.1.2.	Celda inicial	18
		5.1.3.	Celda final	18
		5.1.4.	Red iterativa con casos explícitos	19
			Red iterativa con casos generales	
	5.2.	Derech	na a izquierda	60
			Celda típica	
		5.2.2.	Celda inicial	51
			Celda final	
			Red iterativa con casos explícitos	
			Red iterativa con casos generales	

# 1. Enunciado

En este proyecto, se busca desarrollar un circuito digital en Verilog capaz de comparar dos palabras de N bits, A y B, para cualquier N mayor o igual a 3. El objetivo principal es detectar si la palabra A es mayor que la palabra B y noticarlo a través de una señal llamada Z, la cual es activa en bajo. Para lograr esto, se utilizará la metodología de diseño mediante redes iterativas. El proyecto se dividirá en dos partes, abordando en cada parte, un sentido diferente en el recorrido de las palabras de entrada: de izquierda a derecha y viceversa

# 2. Diseño

Los diseños de los circuitos digitales capaces de comparar dos palabras de N bits, A y B para  $N \geq 3$  que se desarrollarán en Verilog se realizaron a partir de la metodología de diseño mediante redes iterativas. Esta metodología es utilizada para circuitos digitales combinacionales que deben procesar una gra cantidad de bits, o una cantidad desconocida de bits [2].

Se define una red iterativa como:

Un conjunto de celdas de lógica combinacional idénticas en las cuáles la información es pasada de una celda a la siguiente de una manera lineal. Una excepción a la simetría de la estructura lo representan la primera y la última celda las cuales son, en general, diferentes.

Los diseños realizados para cada recorrido de las palabras de entrada (izquierda a derecha, y, derecha a izquierda) son parte de excepción a la simetría. Esto debido a que las celdas finales e iniciales correspondiente a cada diseño son estructuralmente distintas entre ellas en términos de compuertas y de puertos I/O, y distintas a la celda típica. Los pasos a seguir para el diseño de las redes iterativas basado en transición de estados son los siguientes:

- 1. Definir los estados que resuelven el problema.
- 2. Construir la Tabla de Transición de Estados.
- 3. Hacer la asignación de estados, la declaración de variables de estado y variables de salida.
- 4. Hacer la Tabla de Transición de Estados codificada.
- 5. Dibujar el diagrama de bloque de la celda típica.
- 6. Diseñar la celda típica.
- 7. Diseñar la celda inicial.
- 8. Diseñar la celda final.

Los pasos 2, 4, 5, 6, 7, y 8 son triviales, ya que tratan conceptos mecánicos que se han visto a profundidad a lo largo del curso. Esto incluye la construcción de tablas de transición de estados, realizar diagramas de bloques, o resolver mapas de Karnaugh de hasta 5 variables. El paso 1 no es trivial, ya que se deben definir los estados mínimos para la comparación eficiente de las palabras

A y B. Debe ser justificado al detalle porque esta definición de estados es la mínima, al igual que las transiciones necesarias. Esto es logrado inicialmente por medio de palabras de prueba, y posteriormente, verificado a partir de testbenchs en la implementación de Verilog del diseño.

Se solicita realizar una implementación conductual en Verilog para un recorrido de las palabras de entrada, y una implementación estructural en Verilog para el otro recorrido. Se necesita un criterio técnico para escoger el tipo de implementación que se escoge para cada recorrido. Dicho criterio puede ser obtenido de la parte de diseño. El criterio que se escogió parte de la cantidad de compuertas total de la red iterativa. La escogencia de implementación se realiza de la siguiente manera:

- El diseño con más compuertas se le aplicará una implementación conductual en Verilog.
- El diseño con menos compuertas se le aplicará una implementación estructural en Verilog

La justificación de haber escogido este criterio para determinar que tipo de implementación se le aplica a los recorridos de palabras se basa en que, mientras más compuertas tenga un diseño, más complicado será implementarlo estructuralmente en Verilog, al igual que depurarlo. Sin embargo, el hecho de que el diseño tenga una gran cantidad de compuertas no implica que su funcionalidad sea compleja. Debido a esto, podría ser posible sustituir una implementación estructural por una implementación conductual, la cual utilice estructuras de control de Verilog para emular el funcionamiento de las celdas de la red iterativa.

# 2.1. Izquierda a derecha

#### 2.1.1. Definición de estados

Para la definición de estados, se realizaron algunas palabras de prueba correspondientes a la primera palabra A y la segunda palabra B. La única restricción que se consideró para escoger estas palabras de prueba es que fueran ambas de tamaño N, con  $N \geq 3$ . Considere los estados a y b, definidos tal que:

- a: Hasta el momento, la primera palabra es menor o igual a la segunda palabra porqué los pares de bits en la misma posición en ambas palabras recibidos han sido los mismos, o se ha recibido un bit igual a cero en la primera palabra y un bit igual a uno en la segunda palabra, o el estado se encuentra presente en la celda inicial (estado inicial).
- b: La primera palabra es mayor a la segunda palabra porqué se ha recibido un bit igual a uno en la primera palabra y un bit igual a cero en la segunda palabra en la misma posición en ambas palabras.

El estado a es el único estado que califica como estado inicial, debido a que no se trata de una afirmación, sino de un estado que puede ser transitorio. Se puso a prueba la definición de estados anterior por medio de 4 palabras de prueba:




Figura 1: Palabras de prueba para la definición de estados de a y b

Note que, con esta definición de estados, en los cuatro casos, la red iterativa finaliza exitosamente. Esto debido a que para cada par de palabras de prueba

- En la sub-figura (a),  $11_{10} > 5_{10}$  y el estado de salida es b.
- En la sub-figura (b),  $29_{10} < 31_{10}$  y el estado de salida es a.
- En la sub-figura (c),  $0_{10} \le 0_{10}$  y el estado de salida es a.
- En la sub-figura (d),  $8_{10} > 4_{10}$  y el estado de salida es b.

A simple vista se podría decir que los estados a y b son los estados mínimos requeridos para un comparador de palabras de N bits diseñado por medio de la metodología de diseño mediante redes iterativas, con un recorrido de palabras de entrada de izquierda a derecha. Sin embargo, en estas pruebas hubo un caso en particular con respecto a los valores de los bits individuales de A y B.

Considere las posiciones i-ésima y j-ésima de A y B, tal que  $0 \le j < i \le N-1$ . En la posición i-ésima se recibe  $A_i = 0$  y  $B_i = 1$  y el estado presente es a. Por tanto, el próximo estado será también a. Después, en la posición j-ésima de A y B se recibe  $A_j = 1$  y  $B_j = 0$  con estado presente a. Por tanto, el próximo estado va a ser b. Como se estaba analizando las palabras de izquierda a derecha, el primer par de bits diferentes entre las palabras que se reciben permite determinar cuál palabra es mayor. Sin embargo, con la definición de estados que se propuso, la red iterativa finalizará en un caso de fallo. Esto es debido a que el estado b es una afirmación, y en el caso propuesto, se está afirmando algo que no es cierto. Lo anterior mencionado se ejemplifica por medio de la siguiente palabra de prueba:




Figura 2: Contraejemplo de la definición de estados propuesta inicialmente.

$$A = 10_{10} \text{ y } B = 12_{10}$$

En el caso anterior, note que  $10_{10} \le 12_{10}$ , pero el estado de salida de la red es b. Se propone una nueva definición de estados que intenta resolver este problema:

- a: Hasta el momento, la primera palabra es igual a la segunda palabra porqué los pares de bits en la misma posición en ambas palabras recibidos han sido los mismos, o el estado se encuentra presente en la celda inicial (estado inicial).
- b: La primera palabra es mayor a la segunda palabra porqué se ha recibido un bit igual a uno en la primera palabra y un bit igual a cero en la segunda palabra en la misma posición en ambas palabras.
- c: La segunda palabra es mayor a la primera palabra porque se ha recibido un bit igual a cero en la primera palabra y un uno en la segunda palabra en la misma posición en ambas palabras.

Note que el estado a sigue siendo el único estado que puede aplicar como estado inicial. En comparación a la definición de estados que se realizó inicialmente, el estado a solo corresponde al caso en donde, hasta el momento, A=B. Además de esto, se agregó un estado c el cuál es correspondiente al caso en donde A < B. Nuevamente, se realizan cuatro palabras de prueba con esta definición de estados




Figura 3: Palabras de prueba para la nueva definición de estados de a, b, y c

Note que, con esta definición de estados, en los cuatro casos, la red iterativa finaliza exitosamente. Esto debido a que para cada par de palabras de prueba:

■ En la sub-figura (a),  $3_{10} < 13_{10}$  y el estado de salida es c.

- En la sub-figura (b),  $29_{10} > 22_{10}$  y el estado de salida es b.
- En la sub-figura (c),  $0_{10} < 4_{10}$  y el estado de salida es c.
- En la sub-figura (d),  $14_{10} > 8_{10}$  y el estado de salida es b.

Se avanzará el diseño con esta definición de estados. Su desempeño ante palabras de N bits será comprobado en la parte de pruebas, después de que el diseño sea implementado en Verilog.

#### 2.1.2. Tabla de transición de estados

En base a las palabras de prueba y la definición de estados a la que se llegó en la sección anterior, se construye la siguiente tabla de transición de estados:

Estado Presente	Próximo Estado					
Estado I Tesente	$A_i B_i = 00$	$A_i B_i = 01$	$A_i B_i = 10$	$A_i B_i = 11$		
a	a	c	b	a		
b	b	b	b	b		
c	c	c	c	c		

Cuadro 1: Tabla de transición de estados para el diseño recorriendo las palabras de izquierda a derecha

En la tabla anterior, note que para los estados presentes b y c, sus próximos estados son ellos mismos, independientemente de el valor de los bits recibidos  $A_i$  y  $B_i$ . Esto debido a que las definiciones de los estados b y c son afirmaciones. Entonces, cuando una celda cae al estado b o c, proveniendo del estado a, los próximos estados de las siguientes celdas van a ser los mismos.

## 2.1.3. Asignación de estados y declaraciones de variables de estado y de salida

Para el recorrido de las palabras de entrada de izquierda a derecha, se abordará el diseño con la siguiente codificación de estados

- **■** a: 10
- **■** *b*: 01
- **■** c: 11

Las variables de estado serán p y q para las variables de estado presente, P y Q para las variables de próximo estado, y Z para la salida final de la red iterativa.

#### 2.1.4. Tabla de transición de estados codificada

En base a la asignación de estados anterior y el cuadro 1, se obtiene la siguiente tabla de transición de estados codificada

Estado Presente	Próximo Estado					
	PQ					
pq	$A_i B_i = 00$	$A_i B_i = 01$	$A_i B_i = 10$	$A_i B_i = 11$		
01	01	11	10	01		
10	10	10	10	10		
11	11	11	11	11		

Cuadro 2: Tabla de transición de estados codificada recorriendo las palabras de izquierda a derecha

## 2.1.5. Diagrama de bloque de celda típica

El diagrama de bloque de la celda típica correspondiente al presente diseño posee 4 entradas: las variables de estado presente p y q, los bits de A y B en la posición i-ésima  $A_i$  y  $B_i$ . En este contexto,  $1 \le i \le N-2$ . Esto es debido a que la red posee celdas típicas únicamente para los bits de las palabras A y B en las posiciones acotadas por 1 y N-2, inclusive, ya que la celda correspondiente a los bits en la posición N-2 de ambas palabras es la celda inicial, mientras que los bits en la posición 0 corresponden a la celda final. Esto debido a que se están recorriendo las palabras de izquierda a derecha. El diagrama de bloque posee dos salidas: las variables próximo estado P y Q.




Figura 4: Diagrama de bloque de celda típica para el recorrido de las palabras de entrada de izquierda a derecha

#### 2.1.6. Diseño de celda típica

En base a el cuadro 2, se realizan dos tablas de verdad con entradas  $p q A_i B_i$ , en este mismo orden de procedencia. Cada tabla de verdad corresponderá a una de las variables de estado P y Q. Para las entradas, se anotará en la tabla todas las posibles combinaciones entre estas, abarcando desde el valor  $0000_2$  hasta el  $1111_2$ . Esto se realiza con el propósito de obtener la expansión en mintérminos de cada variable de estado.

Índice		Ent	Salidas			
indice	p	q	$A_i$	$B_i$	P	Q
0	0	0	0	0	X	X
1	0	0	0	1	X	X
2	0	0	1	0	X	X
3	0	0	1	1	X X X X 0	X X X X
4	0	1	0	0	0	1
5	0	1	0	1	1	1
6	0	1	1	0	1	0
7	0	1	1	1	0	1
8	1	0	0	0	1	0
9	1	0	0	1	1	0
10	1	0	1	0	1	0
11	1	0	1	1	1	0
12	1	1	0	0	1	1
13	1	1	0	1	1	1
14	1	1	1	0	1	1
15	1	1	1	1	1	1

Cuadro 3: Tabla de verdad basada en el cuadro 2 con entradas  $p q A_i B_i$  y salidas P y Q

En base a la tabla de verdad anterior, se obtienen las expansiones en mintérminos de P y Q

$$P(p, q, A_i, B_i) = \sum_{i=1}^{n} m(5, 6, 8, 9, 10, 11, 12, 1314, 15) + d(0, 1, 2, 3)$$
(1)

$$Q(p, q, A_i, B_i) = \sum_{i=1}^{n} m(4, 5, 7, 12, 13, 14, 15) + d(0, 1, 2, 3)$$
(2)

A partir de estas expansiones en mintérminos, se mapea cada función en mapas de Karnaugh de 4 variables y se soluciona buscando todos los implicantes primos para obtener la función mínima de P y Q.




Figura 5: Solución de los mapas de Karnaugh correspondientes a las variables de estado P y Q

Al incluir los implicantes esenciales y aquellos implicantes primos que cubren los unos no cubiertos por implicantes esenciales para ambas variables de estado, se obtienen las siguientes funciones mínimas

$$P = \mathbf{p} + \overline{A_i}B_i + A_i\overline{B_i}$$

$$= p + A_i \oplus B_i$$

$$Q = \mathbf{pq} + q\overline{A_i} + qB_i$$

$$= q(p + \overline{A_i} + B_i)$$
(3)

Donde el color de cada término es el color del implicante al que corresponde en el mapa de Karnaugh de cada variable de estado. En base a estas ecuaciones lógicas, el esquemático de la celda típica es el siguiente




Figura 6: Esquemático de celda típica recorriendo las palabras de izquierda a derecha

Note que se necesitan 5 compuertas de dos entradas para implementar la celda típica con la asignación de estados correspondiente al recorrido de las palabras de entrada de izquierda a derecha.

#### 2.1.7. Diseño de la celda inicial

El estado que se escogió como inicial fue el estado a. Debido a que la codificación del estado a es 01, se evalúan las ecuaciones de P y Q en p=0 y q=1

$$P(0, 1, A_i, B_i) = 0 + A_i \oplus B_i$$

$$= A_i \oplus B_i$$

$$Q(0, 1, A_i, B_i) = 1 \cdot (0 + \overline{A_i} + B_i)$$

$$= \overline{A_i} + B_i$$
(5)

El esquemático de la celda inicial es el siguiente




Figura 7: Esquemático de celda inicial recorriendo las palabras de izquierda a derecha

Note que se necesitan dos compuertas de dos entradas para implementar la celda inicial con la asignación de estados correspondiente al recorrido de palabras de entrada de izquierda a derecha.

# 2.1.8. Diseño de celda final

Para la celda final, note que si la red termina en el estado b, Z = 0 debido a que esta salida final es activa en bajo. Por lo contario, Z = 1. Esto sería cuando la red termina en el estado a y b. En base a esto, y en el cuadro 2, se construye la siguiente tabla de verdad con entradas  $p q A_i B_i$  y salida Z

Índice		Ent	trada	S	Salidas
maice	p	q	$A_i$	$B_i$	Z
0	0	0	0	0	X
1	0	0	0	1	X X
2	0	0	1	0	X
3	0	0	1	1	X
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	1
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	1

Cuadro 4: Tabla de verdad basada en el cuadro 2 con entradas  $p q A_i B_i$  y salidas Z

A partir de la tabla de verdad anterior, se obtiene la expansión en mintérminos de Z

$$Z(p, q, A_i, B_i) = \sum_{i=1}^{n} m(4, 5, 7, 12, 13, 14, 15) + d(0, 1, 2, 3)$$
(7)

A partir de esta expansiones en mintérminos, se mapea la función en un mapa de Karnaugh de 4 variables y se soluciona buscando todos los implicantes primos para obtener la función mínima de Z.




Figura 8: Solución del mapa de Karnaugh correspondientes a la salida final Z

La función mínima vendrá dada por

$$Z = pq + q\overline{A_i} + qB_i$$
  
=  $q(p + \overline{A_i} + B_i)$  (8)

Por tanto, el esquemático de la celda final es el siguiente




Figura 9: Esquemático de celda final para el recorrido de palabras de entrada de izquierda a derecha

Note que se necesitan 3 compuertas de dos entradas para implementar la celda final con la asignación de estados correspondiente al recorrido de las palabras de entrada de izquierda a derecha.

# 2.2. Derecha a izquierda

#### 2.2.1. Definición de Estados

De forma similar a la definición de estados realizada para el recorrido de palabras de izquierda a derecha, se realizaron algunas palabras de prueba correspondientes a la primera palabra A y la segunda palabra B. Considere los estados a y b, definidos tal que:

- a: Hasta el momento, la primera palabra es menor o igual a la segunda palabra porqué los pares de bits en la misma posición en ambas palabras recibidos han sido los mismos, o se ha recibido un bit igual a cero en la primera palabra y un bit igual a uno en la segunda palabra, o el estado se encuentra presente en la celda inicial (estado inicial).
- b: Hasta el momento, la primera palabra es mayor a la segunda palabra porqué se ha recibido un bit igual a uno en la primera palabra y un bit igual a cero en la segunda palabra en la misma posición en ambas palabras.

Nuevamente, estado a es el único estado que califica como estado inicial Se puso a prueba la definición de estados anterior por medio de las mismas 4 palabras de prueba utilizadas para la definición de estados preliminar del recorrido de palabras de entrada de izquierda a derecha




Figura 10: Palabras de prueba para la definición de estados de a y b

Note que, con esta definición de estados, en los cuatro casos, la red iterativa finaliza exitosamente. Esto debido a que para cada par de palabras de prueba

- En la sub-figura (a),  $11_{10} > 5_{10}$  y el estado de salida es b.
- En la sub-figura (b),  $29_{10} < 31_{10}$  y el estado de salida es a.
- En la sub-figura (c),  $0_{10} \le 0_{10}$  y el estado de salida es a.
- En la sub-figura (d),  $8_{10} > 4_{10}$  y el estado de salida es b.

Se avanzará el diseño con esta definición de estados.

### 2.2.2. Tabla de transición de estados

En base a las palabras de prueba y la definición de estados a la que se llegó en la sección anterior, se construye la siguiente tabla de transición de estados

Estado Presente	Próximo Estado				
Estado i lesente	$A_i B_i = 00$	$A_i B_i = 01$	$A_i B_i = 10$	$A_i B_i = 11$	
a	a	a	b	a	
b	b	a	b	b	

Cuadro 5: Tabla de transición de estados para el diseño recorriendo las palabras de derecha a izquierda

## 2.2.3. Asignación de estados y declaraciones de variables de estado y de salida

Para el recorrido de las palabras de entrada de derecha a izquierda, se abordará el diseño con la siguiente codificación de estados

- a: 1
- **■** *b*: 0

Se asignará p como la variable de estado presente, P la variable de próximo estado, y Z la salida final de la red.

#### 2.2.4. Tabla de transición de estados codificada

En base a la asignación de estados anterior y el cuadro 5, se obtiene la siguiente tabla de transición de estados codificada

Estado Presente	Próximo Estado					
Estado i lesente	$A_i B_i = 00$	$A_i B_i = 01$	$A_i B_i = 10$	$A_i B_i = 11$		
1	1	1	0	1		
0	0	1	0	0		

Cuadro 6: Tabla de transición de estados para el diseño recorriendo las palabras de derecha a izquierda

# 2.2.5. Diagrama de bloque de celda típica

El diagrama de bloque de la celda típica correspondiente al presente diseño posee 3 entradas: la variable de estado presente p, y los bits de A y B en la posición i-ésima  $A_i$  y  $B_i$ . El diagrama de bloque posee una salida: las variable de próximo estado P.




Figura 11: Diagrama de bloque de celda típica para el recorrido de las palabras de entrada de derecha a izquierda

Note la diferencia de puertos entre este bloque de celda típica y la celda típica del diseño anterior. Esto es debido a las distinta cantidad de bits en las asignaciones de estado, y la orientación de las celdas debida al recorrido de las palabras.

# 2.2.6. Diseño de celda típica

En base a el cuadro 6, se realiza una tabla de verdad con entradas  $p A_i B_i$  correspondiente a la variable de estado P.

Índice	Е	ntrac	Salida	
marce	p	$A_i$	$B_i$	P
0	0	0	0	0
1	0	0	1	1
$\frac{2}{3}$	0	1	0	0
3	0	1	1	0
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	1

Cuadro 7: Tabla de verdad basada en el cuadro 6 con entradas  $p A_i B_i$  y salida P

En base a la tabla de verdad anterior, se obtiene la expansion en mintérminos de P

$$P(p, A_i, B_i) = \sum_{i=1}^{n} m(1, 4, 5, 7)$$
(9)

A partir de esta expansión en mintérminos, se mapea cada función en mapas de Karnaugh de 4 variables y se soluciona buscando todos los implicantes primos para obtener la función mínima de P




Figura 12: Solución del mapa de Karnaugh correspondiente a la variable de estado P

Al incluir los implicantes esenciales y aquellos implicantes primos que cubren los unos no cubiertos por implicantes esenciales para ambas variables de estado, se obtienen las siguientes funciones mínimas

$$P = p\overline{A_i} + \overline{A_i}B_i + pB_i$$
  
=  $p(\overline{A_i} + B_i) + \overline{A_i}B_i$  (10)

En base a estas ecuaciones lógicas, el esquemático de la celda típica es el siguiente




Figura 13: Esquemático de celda típica para el recorrido de palabras de entrada de derecha a izquierda

Note que se necesitan 4 compuertas de dos entradas para implementar la celda típica con la asignación de estados correspondiente al recorrido de las palabras de entrada de derecha a izquierda.

#### 2.2.7. Diseño de la celda inicial

El estado que se escogió como inicial fue el estado a. Debido a que la codificación del estado a es 1, se evalúa la ecuación de P en p=1

$$P(1, A_i, B_i) = 1 \cdot (\overline{A} + B) + \overline{A}B$$

$$= \overline{A}(1 + B) + B$$

$$= \overline{A} + B$$
(11)

El esquemático de la celda inicial es el siguiente




Figura 14: Esquemático de celda inicial para el recorrido de palabras de entrada de derecha a izquierda

Note que se necesita solo una compuerta de dos entradas para implementar la celda inicial con la asignación de estados correspondiente al recorrido de palabras de entrada de derecha a izquierda.

#### 2.2.8. Diseño de celda final

Para la celda final, note que si la red termina en el estado b, Z = 0 debido a que esta salida final es activa en bajo. Por lo contario, Z = 1. En base a esto, y en el cuadro 6, se construye la siguiente tabla de verdad con entradas  $p A_i B_i$  y salida Z

Índice	Е	ntrac	Salida	
marce	p	$A_i$	$B_i$	Z
0	0	0	0	0
1	0	0	1	1
$\frac{2}{3}$	0	1	0	0
3	0	1	1	0
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	$\begin{vmatrix} 1 \end{vmatrix}$

Cuadro 8: Tabla de verdad basada en el cuadro 6 con entradas  $p A_i B_i$  y salida Z

Note que esta tabla de verdad es la tabla de verdad para el diseño de la celda típica. Debido a esto, la función mínima de Z será equivalente a la ecuación 11

$$Z(p, A_i, B_i) = p(\overline{A_i} + B_i) + \overline{A_i}B_i$$
(12)

Por tanto, el esquemático de la celda final es el siguiente




Figura 15: Esquemático de celda final para el recorrido de palabras de entrada de derecha a izquierda

Note que se necesitan 4 compuertas de dos entradas para implementar la celda típica con la asignación de estados correspondiente al recorrido de las palabras de entrada de derecha a izquierda.

Habiendo realizado los diseños para ambos recorridos de las palabras de entrada, se llega a la conclusión que la red iterativa más básica que se puede formar con estos diseños N=3 se puede implementar con 9 compuertas con el recorrido de derecha a izquierdas, mientras que, con el recorrido de palabras de izquierda derecha, el diseño puede ser implementado con 10 compuertas. Recordando el criterio que se indicó en la parte inicial del diseño, la implementación se realizó de la siguiente manera

- El recorrido de palabras de entrada de izquierda a derecha se implementó conductualmente en Verilog debido a que posee el mayor número de compuertas en su diseño
- El recorrido de palabras de entrada de derecha a izquierda se implementó estructuralmente en Verilog debido a que posee el menor número de compuertas en su diseño

# 3. Implementación

## 3.1. Conductual

La descripción conductual se enfoca en describir la funcionalidad del código, a diferencia de la descripción estructural que se enfoca en describir la estructura interna y sus componentes y como estos están conectados entre sí [1].

Al realizar todas las asignaciones posibles se eligió el caso que requería menos compuertas, ese caso fue el de derecha a izquierda, el cual se implementó de forma estructural, ya que es detallista con las compuertas y más descriptivo para una función lógica no muy extensa. Para el caso con más compuertas se eligió código conductual que compacta más el posible código, para no generar un código más extenso como sería el estructural con una función lógica extensa.

Se creó un archivo para cada módulo, se creó un módulo para celda inicial, celda típica y final, y red iterativa. También para sus respectivos testbench. Se empieza creando el módulo de celda típica, debido a que de este se deriva la celda inicial y la celda final.

## 3.1.1. Celda típica

Para el módulo se tiene como entradas, Ai y Bi que son las variables de estado, y p y q que son las variables de estado presente, y como salida P y Q que representan las variables de próximo estado. Se crean los estados a y b y c, justo como en la parte de diseño y se les asigna un valor de 01,10 y 11 respectivamente. Al ser un código conductual, que se enfoca en las entradas y salidas, se utiliza el bloque always, que sirve para definir como las variables cambian, en este caso, la lista de sensibilidad se conforma de Ai, Bi, p y q, o sea, las entradas de la celda típica. Cada vez que una o algunas o todas de ellas cambian se ejecuta el código de if else, el cual describe que valor de próximo estado P debe producir dependiendo de  $A_i$ ,  $B_i$  y del estado actual p, como en la tabla de transición previamente diseñada.

```
/* Definición de módulo para la celda típica de la
      red iterativa analizando las palabras de izquierda
      a derecha */
3
4
   module celdaTipicaIzqDer (
       input p, q, Ai, Bi,
       output reg P, Q
   );
9
       //asignacion de estados a:01, b:10, c:11
10
       reg [1:0] a = 2'b01;
11
       reg [1:0] b = 2'b10;
12
       reg [1:0] c = 2'b11;
13
```

```
14
       always @(p or q or Ai or Bi) begin
15
            // always cada vez que p, q, Ai o Bi cambien se ejecuta lo siguiente
16
            // Y asi cambiar el proximo estado P, segun el estado actual p, q, y
17
            \rightarrow A y B.
18
           // estado presente a
19
            if (p == a[1] \&\& q == a[0]) begin
20
                if (Ai == Bi)
21
                begin
22
                    // si los bits son iguales, próximo estado a
23
                    P = a[1];
24
                    Q = a[0];
25
                end
26
                else if (Ai > Bi)
27
                begin
28
                    // si AB=10, próximo estado b
29
                    P = b[1];
30
                    Q = b[0];
31
                end
32
                else if (Ai < Bi)
33
                begin
34
                    // si AB=01, próximo estado c
35
                    P = c[1];
36
                    Q = c[0];
37
                end
38
           end
39
           // estado presente b
40
            else if (p == b[1] \&\& q == b[0]) begin
41
                // el próximo estado siempre es b con estado presente b
42
                P = b[1];
43
                Q = b[0];
44
           end
45
46
           // estado presente c
47
           else if (p == c[1] \&\& q == c[0]) begin
48
                // el próximo estado siempre es c con estado presente c
49
                P = c[1];
50
                Q = c[0];
51
            end
52
```

```
end endmodule
```

#### 3.1.2. Celda inicial

De la materia estudiada en el curso, se sabe que la celda inicial, se deriva de la celda típica, evaluada en su estado inicial. Por esta razón en los pasos de creación de una red iterativa, se diseñaba primero la celda típica y despúes la inicial y final. Se realizó una instanciación por descripción nombrada del módulo de la celda típica con el nombre de celdaInit, se evalúa la celda típica en pinit y qinit con los valores de 0 y 1, que corresponden a los valores de estado inicial que se eligió en el diseño. Para este módulo se decidió nombrar a las entradas con An\_1 y Bn\_1 ya que esta posición de bits serían los primeros en entrar a la red iterativa por la celda inicial.

```
/* Definición de módulo para la celda inicial de la
      red iterativa analizando las palabras de izquierda
      a derecha */
3
   module celdaInicialIzqDer (
       input An_1, Bn_1,
       output Pinit, Qinit
   );
9
       reg pinit = 1'b0; // variable de estado p = 0 del estado inicial
10
       reg qinit = 1'b1; // variable de estado q = 1 del estado inicial
11
12
       /* Evaluar celda típica en el estado inicial a: 01. Se realiza
13
          una instanciación nombrada */
14
       celdaTipicaIzqDer celdaInit (.p(pinit), .q(qinit), .Ai(An_1), .Bi(Bn_1),
15
           .P(Pinit), .Q(Qinit));
   endmodule
```

#### 3.1.3. Celda final

El módulo de celda final no tiene próximos estados P y Q como los anteriores módulos, más bien tiene que tener una sola salida Zout, que esté siempre en alto, excepto cuando  $A_0$  es mayor que  $B_0$ , o si el estado presente en la celda final es c. La construcción de este módulo fue análoga a la construcción del módulo celdaTipicaIzqDer, donde también se definieron los estados a,b, y c, con arrays de dos bits, para ser utilizados adentro de la sentencia always. Este tiene como lista de sensibilidad a las entradas, que se conforman por las variables de estado presente pout y qout y los bits A0 y B0. Los casos condicionales se ejecutan en función de el cuadro 4 que, dependiendo

del estado presente y del valor de los bits de entrada, la salida final Z puede activarse o no.

```
/* Definición de módulo para la celda final de la
      red iterativa analizando las palabras de izquierda
      a derecha */
   module celdaFinalIzqDer(
       input pout, qout, AO, BO,
       output reg Zout
   );
       //asignacion de estados a:01, b:10, c:11
10
       reg [1:0] a = 2'b01;
11
       reg [1:0] b = 2'b10;
12
       reg [1:0] c = 2'b11;
13
14
       always @(pout or qout or AO or BO) begin
15
            // always cada vez que pout, qout, AO o BO cambien se ejecuta lo
16
            → siquiente segun corresponda
            // Y asi cambiar la salida Z
17
18
            // estado presente a
19
            if (pout == a[1] \&\& qout == a[0]) begin
20
                if (A0 == B0)
21
                begin
22
                    // si los bits son iquales, Zout = 1
23
                    Zout = 1;
24
                end
25
                else if (A0 > B0)
26
                begin
27
                    // si AB=10, Zout = 0
28
                    Zout = 0;
29
                end
30
                else if (AO < BO)
31
                begin
32
                    // si AB=01, Zout = 1
33
                    Zout = 1;
34
                end
35
            end
36
           // estado presente b
37
            else if (pout == b[1] && qout == b[0]) begin
38
```

```
// el próximo estado siempre es b con estado presente b,
39
                    entonces Zout = 0
                Zout = 0;
40
            end
41
42
           // estado presente c
43
            else if (pout == c[1] && qout == c[0]) begin
44
                // el próximo estado siempre es c con estado presente c,
45
                   entonces\ Zout = 1
                Zout = 1;
46
            end
47
       end
48
49
   endmodule
```

#### 3.1.4. Red iterativa

Este módulo redIterativaIzqDer tiene como parametro N, el cúal indica cuantos bits tienen las palabras A y B, en el input se definió el tamaño de A y B con [N - 1:0] y como salida se tiene Zout. Se definió P y Q como wire. Para crear N celdas, en este módulo se utilizó generate, y un for. Se utilizó generate debido a que, se identificó que el próximo estado de las celdas típicas siempre es el estado presente de la siguiente celda. Las únicas excepciones a esta regla son la celda inicial y final, las cuáles no tienen una celda previa o una celda posterior, respectivamente. Se crearon 3 casos para el for

- cuando i vale 0: en esta posición se tiene la celda final, entonces se instancia posicionalmente celdaFinalIzqDer, con los valores de A, B y P en la posición 0.
- cuando i es N-1 : esta sería la posición de la celda inicial. En este caso, se instancia celdaInicialIzqDer.
- caso default: para este caso se tienen N-2 celdas típicas, ya que anteriormente se restó el caso inicial y el caso final. Entonces para estos casos restantes se instancia CeldaTipicaIzqDer almacenando A, B en la posición i, con estado anterior (P[i-1]) y con estado próximo P(P[i]).

```
/* Definición de módulo para la red iterativa analizando
las palabras de izquierda a derecha */

module redIterativaIzqDer

#( parameter N = 3 ) (
input [N - 1:0] A, B,
```

```
output Zout
7
   );
8
       /* arrays con las variables de próximo estado P y Q para las celdas de
        → la red iterativa */
       wire [N - 1:0] P;
10
       wire [N - 1:0] Q;
11
       genvar i; // variable para la elaboración del bloque generate
12

ightarrow correspondiente a la celda en la posicón i
13
       /* bloque generate para generar las celdas que conforman la red
14
        → iterativa por medio de un ciclo for.
           genera una celda inicial, una celda final, y N - 2 celdas típicas */
15
16
           for (i = N - 1; i >= 0; i = i - 1)
17
           begin
18
               case (i)
19
                    // generar una instancia de celdaInicial en la posición N -
20
                    \rightarrow 1 de la red.
                    N - 1 :
21
                    begin
22
                        celdaInicialIzqDer celdaInit (.An_1(A[N - 1]), .Bn_1(B[N -
23
                         \rightarrow 1]), .Pinit(P[N - 1]), .Qinit(Q[N - 1]));
                    end
24
                    // generar una instancia de celdaFinal en la posición O de
25
                    \rightarrow la red.
                    0 :
26
                    begin
27
                        celdaFinalIzqDer celdaFin (.pout(P[1]), .qout(Q[1]),
28
                         \rightarrow .AO(A[0]), .BO(B[0]), .Zout(Zout));
                        /* P[1] y Q[1] son los próximos estados de la última
29
                         → celda típica,
                         y por tanto son el estado presente de la celda final*/
30
                    end
31
                    // generar N - 2 instancias de celdaTipica, entre la celda
                    → inicial y la celda final
                    default :
33
                    begin
34
                        celdaTipicaIzqDer celdaTyp (.p(P[i + 1]), .q(Q[i + 1]),
35
                         → .Ai(A[i]), .Bi(B[i]), .P(P[i]), .Q(Q[i]));
                        /* de forma similar a la celda final, el estado presente
36
                         → de una celda tipica es el próximo estado
```

## 3.2. Estructural

# 3.2.1. Celda típica

Ya que la implementación estructural se realizó al recorrido de palabras de entrada de derecha a izquierda, el módulo de celda típica celdaTipicaDerIzq fue implementado a partir de la ecuación lógica 10 y la sentencia assign, ya que la lógica combinacional de la celda requiere un continuous assignment. Se utilizó la sintaxis de Verilog reservada para operadores lógicas para obtener esta función.

```
/* Definición de módulo para la celda típica de la
      red iterativa analizando las palabras de derecha a izquierda
   */
   module celdaTipicaDerIzq (
       input p, Ai, Bi,
       output P
   );
9
       /* wires para la construcción de las funciones lógicas
10
       de P */
11
       wire s0, s1, s2;
12
13
       /* función lógica para la variable de próximo estado P */
14
       assign s0 = ~Ai | Bi;
15
       assign s1 = ~Ai & Bi;
16
       assign s2 = p \& s0;
17
18
       assign P = s2 \mid s1;
19
   endmodule
20
```

#### 3.2.2. Celda inicial

De forma similar a la implementación anterior, el módulo de celda inicial  $\tt celdaInicialDerIzq$  consistió de una instanciación del módulo de celda típica, evaluando su estado presente en el estado inicial a:1

```
module celdaInicialDerIzq (
    input AO, BO,
    output Pinit

);
reg a = 1'b1; //estado inicial

celdaTipicaDerIzq celdaInit (.p(a), .Ai(AO), .Bi(BO), .P(Pinit)); /*
    Evaluar celda típica en el estado inicial a: 1 */

endmodule
```

#### 3.2.3. Celda final

El módulo de celda final celdaFinalDerIzq se implementó a partir de la ecuación 12.

```
/* Definición de módulo para la celda final de la
      red iterativa analizando las palabras de derecha a izquierda
   */
   module celdaFinalDerIzq (
5
       input p, An_1, Bn_1,
6
       output Z
7
   );
       /* wires para la construcción de las funciones lógicas
       de P */
10
       wire s0, s1, s2;
11
12
       /* función lógica para la variable de próximo estado P */
13
       assign s0 = An_1 \mid Bn_1;
14
       assign s1 = ^An_1 \& Bn_1;
15
       assign s2 = p \& s0;
16
17
       assign Z = s2 \mid s1;
18
19
   endmodule
20
```

#### 3.2.4. Red iterativa

El módulo de red iterativa redIterativaDerIzq fue construido a partir del módulo redIterativaIzqDer, con la diferencia que, en la posición 0 de la red se coloca una instancia de celda inicial, y en la posición N-1 una instancia de celda final.

```
/* Definición de módulo para la red iterativa analizando
      las palabras de derecha a izquierda */
   module redIterativaDerIzq
   #( parameter N = 3 ) (
       input [N - 1:0] A, B,
       output wire Zout
7
   );
       wire [N - 2:0] P;
9
       genvar i;
10
11
       generate
12
           for (i = 0; i \le N-1; i = i + 1) // instancias de celdaInicial y
13
            → celdaFinal dentro del for/generate????
           begin
14
                case (i)
15
                    0 : begin
16
                        celdaInicialDerIzq celdaInit (.AO(A[0]), .BO(B[0]),
17
                             .Pinit(P[0]));
                    end
18
                    N-1: begin
19
                        celdaFinalDerIzq celdaFin (.An_1(A[N-1]), .Bn_1(B[N-1]),
20
                         \rightarrow .p(P[N-2]), .Z(Zout));
                        /* P[1] y Q[1] son los próximos estados de la última
21
                         → celda típica,
                         y por tanto son el estado presente de la celda final*/
22
                    end
23
                    default : begin
24
                        celdaTipicaDerIzq celdaTyp (.p(P[i - 1]), .Ai(A[i]),
25
                            .Bi(B[i]), .P(P[i]));
                    end
26
                endcase
27
           end
28
       endgenerate
29
   endmodule
```

# 4. Pruebas

Las pruebas se realizaron por medio de testbenchs en verilog, en donde se pusieron a prueba los módulos descritos en la sección anterior. Esto fue realizado para ambas implementaciones de la red iterativa.

# 4.1. Izquierda a derecha

Para el recorrido de las palabras de entrada de izquierda a derecha, se realizaron cinco testbenchs

- celdaInicialIzqDer\_tb
- celdaTipicaIzqDer\_tb
- celdaFinalIzqDer\_tb
- redIterativaIzqDer\_tb
- redIterativaIzqDer\_general\_tb

Cada testbench pone a prueba el módulo correspondiente a su nombre. Se realizó un testbench para cada módulo que se definió en el proyecto con el propósito de verificar el correcto funcionamiento de cada uno de forma individual. Note que se realizaron dos módulos para la red iterativa. Esto fue debido a que uno de estos módulos, redIterativaIzqDer\_tb, realiza pruebas sobre el módulo redIterativaIzqDer con palabras de prueba para A y B predefinidas, mientras que el módulo redIterativaIzqDer\_general\_tb realiza pruebas con casos de esquina, al igual que abarca todas las posibles combinaciones entre A y B con una cantidad de bits N predefinida.

#### 4.1.1. Celda inicial

El testbench celdaInicialIzqDer\_tb pone a prueba el módulo celdaInicialIzqDer. Ya que este siempre tiene el mismo estado presente a ya que es el estado inicial, las pruebas que este testbench realiza corresponde a las posibles combinaciones que pueden haber entre las variables A y B.

```
/* Testbench para la celda inicial correspondiente al
diseño de la red iterativa analizando las palabras
de bits A y B de izquierda a derecha */

timescale 1 ns/10 ps // Definición del timescale

module celdaInicialIzqDer_tb;
/* Rango de tiempo period correspondiente
a cada combinación binaria de las palabras
A y B */
```

```
localparam period = 20;
12
       /* Declaración de bits de prueba correspondientes
13
          a las palabras A y B */
14
       reg An_1, Bn_1;
15
16
       /* variables de próximo estado P y Q para la
17
          celda Inicial */
18
       wire [1:0] prox_estado;
                                     // P = prox_estado[1], Q = prox_estado[0]
19
20
       /* instanciación de celdaInicial como una descripción
21
          nombrada para someterla a pruebas */
22
       celdaInicialIzqDer DUT (.Pinit(prox_estado[1]), .Qinit(prox_estado[0]),
23
           .An_1(An_1), .Bn_1(Bn_1);
24
       initial
25
           begin
26
               /* Archivo para la visualización de los
27
                   resultados de las pruebas en gtkwave */
28
               $dumpfile("celdaInicial_tb.vcd");
29
30
               /* descargar en el archivo del dumpfile
31
                   las variables en el módulo celdaInicial_tb */
32
               $dumpvars(1, celdaInicial_tb);
33
34
               /* Pruebas en base a la tabla de
35
                   transición de estados */
36
               An_1 = 0; Bn_1 = 0;
                                      //AB = 00
37
               #period;
38
               An_1 = 0; Bn_1 = 1; //AB = 01
39
               #period;
40
               An_1 = 1; Bn_1 = 0; //AB = 10
41
               #period;
42
               An_1 = 1; Bn_1 = 1; //AB = 11
43
               #period;
44
               $finish;
45
           end
46
   endmodule
47
```

Primero define el timescale con el intervalo de tiempo y precisión que se desea visualizar las formas de onda en gtkwave. En el módulo, se define una variable period como localparam, corres-

pondiente al delay entre cada prueba que se realice dentro del bloque initial. reg An\_1 y reg Bn\_1 corresponderán a los bits de prueba de las palabras A y B, mientras que wire [1:0] prox\_estado corresponde a un bus de datos que transporta el próximo estado de la celda inicial. Se inicializa el módulo celdaInicialIzqDer como una descripción nombrada, alambrando a cada puerto la variable correspondiente en el testbench.

En el bloque initial, se utilizan los system tasks \$dumpfile y \$dumpvars para asignar las variables que se exportarán al archivo .vcd que posteriormente se abrirán en gtkwave, después de haber compilado el testbenchs junto a los módulos que correspondan. Por último, se realizan todas las combinaciones binarias entre An\_1 y Bn\_1 para poner el módulo a prueba y se finaliza la simulación por medio del system task \$finish.

## 4.1.2. Celda tipica

El testbench celdaTipicaIzqDer\_tb pone a prueba el módulo celdaTipicaIzqDer. A diferencia del módulo anterior, el módulo correspondiente a la celda típica puede tener distintos estados presentes.

```
/* Testbench para la celda típica correspondiente al
      diseño de la red iterativa analizando las palabras
      de bits A y B de izquierda a derecha */
   `timescale 1 ns/10 ps // Definición del timescale
6
   module celdaTipicaIzqDer_tb;
       /* Rango de tiempo period correspondiente
          a cada combinación binaria de las palabras
          A y B */
10
       localparam period = 20;
11
12
       /* variable utilizada para for de pruebas */
13
       integer counter;
14
       /* Declaración de bits de prueba correspondientes
16
          a las palabras A y B */
17
       reg Ai, Bi;
18
19
       /* variables de próximo estado P y Q
20
          y de estado presente p y q para la
21
          celda típica */
22
       reg [1:0] estado;
                                     // p = estado[1], q = estado[0]
23
                                     //P = prox_estado[1], Q = prox_estado[0]
       wire [1:0] prox_estado;
24
25
```

```
/* instanciación de celdaTípicaIzqDer como descripción nombrada
          para someterla a pruebas */
27
       celdaTipicaIzqDer DUT (.p(estado[1]), .q(estado[0]), .P(prox_estado[1]),
28
           .Q(prox_estado[0]), .Ai(Ai), .Bi(Bi));
29
       initial
30
           begin
31
                /* Archivo para la visualización de los
32
                   resultados de las pruebas en gtkwave */
33
                $dumpfile("celdaTipica_tb.vcd");
34
35
                /* descargar en el archivo del dumpfile
36
                   las variables en el módulo celdaTipica_tb */
37
                $dumpvars(1, celdaTipicaIzqDer_tb);
38
39
                /* Pruebas en base a la tabla de
40
                   transición de estados */
41
                for (counter = 0 ; counter < 3 ; counter = counter + 1)</pre>
42
                begin
43
                    case (counter)
44
                        0 : estado = 2'b01; // *** Estado presente: a:01 ***
45
                        1 : estado = 2'b10; // *** Estado presente: b:10 ***
46
                        2 : estado = 2'b11; // *** Estado presente: c:11 ***
47
                    endcase
48
49
                    Ai = 0; Bi = 0;
                                         //AB = 00
50
                    #period;
51
                    Ai = 0; Bi = 1; //AB = 01
                    #period;
53
                    Ai = 1; Bi = 0;
                                         //AB = 10
                    #period
                    Ai = 1; Bi = 1; //AB = 11
56
                    #period;
57
                end
                $finish;
59
           end
60
   endmodule
61
```

La estructura de este testbench es la misma que celdaInicialIzqDer\_tb, a diferencia que se utiliza una estructura de control for en el bloque initial. Para esto, en el módulo primero se define una variable integer counter encargada de manejar las iteraciones del for. En cada iteración

del for, se cambia el estado presente y se abarcan todas las posibles combinaciones de los bits de las palabras de entrada Ai y Bi.

#### 4.1.3. Celda final

El testbench celdaFinalIzqDer\_tb pone a prueba el módulo celdaFinalIzqDer. Nuevamente, este testbench tiene la misma estructura de los testbench anteriores, con la diferencia de que los bits de las palabras de entrada corresponden a reg AO, BO, y se define la salida de la red wire Zout.

```
/* Testbench para la celda final correspondiente al
      diseño de la red iterativa analizando las palabras
      de bits A y B de izquierda a derecha */
   `timescale 1 ns/10 ps // Definición del timescale
5
6
   module celdaFinalIzqDer_tb;
       /* Rango de tiempo period correspondiente
          a cada combinación binaria de las palabras
          A y B */
10
       localparam period = 20;
11
12
       /* variable utilizada para el índice del for de pruebas */
13
       integer counter;
14
15
       /* Declaración de bits de prueba correspondientes
16
          a las palabras A y B */
17
       reg AO, BO;
18
19
       /* variables de estado presente p y q, y salida
20
          Z para la celda final */
21
                               // p = estado[1], q = estado[0]
       reg [1:0] estado;
22
23
       /* Salida de la red iterativa Z */
24
       wire Zout;
25
26
       /* instanciación de celdaFinal como una descripción
27
          nombrada para someterla a pruebas */
28
       celdaFinalIzqDer DUT (.pout(estado[1]), .qout(estado[0]), .Zout(Zout),
29
          .AO(AO), .BO(BO));
30
       initial
31
```

```
begin
32
                /* Archivo para la visualización de los
33
                    resultados de las pruebas en qtkwave */
34
                $dumpfile("celdaFinal_tb.vcd");
35
36
                /* descargar en el archivo del dumpfile
37
                    las variables en el módulo celdaFinal_tb */
38
                $dumpvars(1, celdaFinalIzqDer_tb);
39
40
                /* Pruebas en base a la tabla de
41
                    transición de estados */
42
                for (counter = 0 ; counter < 3 ; counter = counter + 1)</pre>
43
                begin
44
                    case (counter)
45
                         0 : estado = 2'b01; // *** Estado presente: a:01 ***
46
                         1 : estado = 2'b10; // *** Estado presente: b:10 ***
47
                         2 : estado = 2'b11; // *** Estado presente: c:11 ***
48
                    endcase
49
                                          //AB = 00
                    AO = 0; BO = 0;
50
                    #period;
51
                    AO = 0; BO = 1;
                                          //AB = 01
52
                    #period;
53
                    AO = 1; BO = 0;
                                         //AB = 10
54
                    #period
55
                    AO = 1; BO = 1;
                                         //AB = 11
56
                    #period;
57
                end
58
                $finish;
59
            end
60
   endmodule
```

#### 4.1.4. Red iterativa con casos explícitos

El testbench redIterativaIzqDer\_tb pone a prueba el módulo redIterativaIzqDer con palabras de prueba limitadas. De forma similar a los testbenchs anteriores, se define localparam 20 para el manejo de los delay en las pruebas. Además de esto, se define localparam  $\mathbb N$  para definir la cantidad de bits de las palabras de A y B para las cuales que se deseen realizar las pruebas. En este caso, se definieron casos explícitos de 4 bits. Además de esto, se definió reg [ $\mathbb N$  - 1:0]  $\mathbb A$  y reg [ $\mathbb N$  - 1:0]  $\mathbb B$  para cada palabra de prueba. Las combinaciones de palabras de prueba que se escogieron fueron las siguientes

•  $A = 1111_2 \text{ y } B = 0100_2$ 

```
• A = 0011_2 \text{ y } B = 0100_2

• A = 1000_2 \text{ y } B = 0000_2

• A = 0000_2 \text{ y } B = 0000_2
```

```
/* Testbench para el diseño de la red iterativa
      analizando las palabras de bits A y B de
      izquierda a derecha, con casos explícitos */
   `timescale 1 ns/10 ps // Definición de timescale
6
   module redIterativaIzqDer_tb;
       /* tamaño de bits N de las palabras A y B,
          y tiempo period para cada combinación
9
          binaria entre A y B */
10
       localparam N = 4, period = 20;
11
12
       // Declaración de las palabras A y B de N bits
13
       reg [N - 1:0] A = 0;
14
       reg [N - 1:0] B = 0;
15
16
       // Salida Z de la red iterativa
17
       wire Zout;
19
       /* instanciación del módulo redIterativaIzqDer como
20
          una descripción nombrada */
21
       redIterativaIzqDer #(.N(N)) DUT (.A(A), .B(B), .Zout(Zout));
22
       initial
24
           begin
               /* Archivo para la visualización de los
                   resultados de las pruebas en qtkwave */
               $dumpfile("red_tb.vcd");
28
               /* descargar en el archivo del dumpfile
                   las variables en el módulo redIterativaIzqDer_tb */
               $dumpvars(1, redIterativaIzqDer_tb);
32
               /* Pruebas en base a algunas combinaciones binarias
34
                   entre A y B.
                   *** Si A > B => Zout = 0 ***
36
                   *** Si A <= B => Zout = 1 ***
```

```
*/
38
                A = 4'b1111;
                                //A = 10
39
                                 //B = 4
                B = 4'b0100;
40
                #period;
41
42
                A = 4'b0011;
                                 //A = 3
43
                B = 4'b0100;
                                 //B = 4
44
                #period;
45
46
                                 //A = 8
                A = 4'b1000;
47
                                 //B = 0
                B = 4'b0000;
48
                #period;
49
50
                                 //A = 0
                A = 4'b0000;
51
                B = 4'b0000; // B = 0
52
                #period;
53
                $finish;
54
            end
55
   endmodule
56
```

# 4.1.5. Red iterativa con casos generales

El testbench redIterativaIzqDer\_general\_tb pone a prueba el módulo redIterativaIzqDer con casos de prueba exhaustivos. Primero, se usó un for para realizar todos los posibles casos de esquina, y condicionales if else para verificar si se realizó la comparación con éxito por medio del módulo que se está poniendo a prueba. Se utilizó una estructura de control basada en dos for anidados para recorrer todas las posibles posibilidades de comparación entre las palabras A y B. Estos utilizan A\_counter y B\_counter para contar desde 0 hasta  $2^N - 1$ . Esto abarca todos los posibles valores de A y B con N bits, de tal manera que el valor de estas palabras se actualiza en cada iteración de su ciclo for correspondiente.

```
/* Testbench para el diseño de la red iterativa
analizando las palabras de bits A y B de
izquierda a derecha, con casos generales */

timescale 1 ns /10 ps // Definición de timescale

module redIterativaIzqDer_general_tb;
/* tamaño de bits N de las palabras A y B,
y tiempo period para cada combinación
```

```
binaria entre A y B */
       localparam N = 3, period = 20;
11
12
       // Declaración de las palabras A y B de N bits
13
       reg [N - 1:0] A;
14
       reg [N - 1:0] B;
15
16
       // indices utilizados para los for de las pruebas
17
       integer A_counter;
18
       integer B_counter;
19
       integer counter;
20
21
       // Salida Z de la red iterativa
22
       wire Zout;
23
24
       /* instanciación del módulo redIterativaIzqDer como
25
           una descripción nombrada */
26
       redIterativaIzqDer #(.N(N)) DUT (.A(A), .B(B), .Zout(Zout));
27
28
       initial
29
            begin
30
                /* Archivo para la visualización de los
31
                    resultados de las pruebas en gtkwave */
32
                $dumpfile("red_general_tb.vcd");
33
34
                /* descargar en el archivo del dumpfile
35
                    las variables en el módulo redIterativaIzqDer_tb */
36
                $dumpvars(1, redIterativaIzqDer_general_tb);
37
38
                // Casos de esquina entre A y B
39
                for (counter = 0 ; counter < 4 ; counter = counter + 1)</pre>
40
                begin
41
                     case (counter)
42
                         0 : begin A = \{N\{1'b1\}\}; B = \{N\{1'b1\}\}; end
43
                         1 : begin A = \{N\{1'b1\}\}; B = \{N\{1'b0\}\}; end
44
                         2 : begin A = \{N\{1'b0\}\}; B = \{N\{1'b1\}\}; end
                         3 : begin A = \{N\{1'b0\}\}; B = \{N\{1'b0\}\}; end
46
                     endcase
47
                     #period;
48
                     if (A <= B && Zout==1)
49
                         display("\n A = \%b \n B = \%b \n A = \B y Zout = \%b.
50
                             Prueba exitosa\n", A, B, Zout);
```

```
else if (A > B \&\& Zout==0)
51
                        \phi = \phi = \psi \in A = \psi
52

    exitosa\n", A, B, Zout);

                   else
53
                       display("\n A = \%b \n B = \%b \n A <= B y Zout = \%b.
54
                        → Prueba fallida\n", A, B, Zout);
               end
55
56
               /* Pruebas en base a las posibles combinaciones binarias
57
                   entre A y B.
58
                   *** Si A > B => Zout = 0 ***
59
                   *** Si A <= B => Zout = 1 ***
60
61
               for (A_counter = 0; A_counter < 2**N; A_counter = A_counter + 1)
62
               begin
63
                   for (B_counter = 0; B_counter < 2**N; B_counter = B_counter +</pre>
64
                    → 1)
                   begin
65
                       //A > B y Zout = 0
66
                       if (A > B && Zout == 0)
67
                            display("\n A = \%b \n B = \%b \n A > B y Zout = \%b.
68
                            → Prueba exitosa\n", A, B, Zout);
                       // A <= B y Zout = 1
69
                       else if (A <= B && Zout == 1)
70
                            display("\n A = \%b \n B = \%b \n A <= B y Zout = \%b.
71
                            → Prueba exitosa\n", A, B, Zout);
                       // Prueba fallida
72
                       else
73
                            \phi = \% \ A = \% \ B = \% \ A <= B \ Zout = \%b.
74
                            → Prueba fallida\n", A, B, Zout);
                       B = B + 1:
75
                       /* Al llegar a la última iteración del loop, no realizar
76
                        → #period
                           para evitar pruebas innecesarias al visualizar las
77
                           → formas de onda
                           en gtkwave
                        */
79
                       if (B_counter != 2**N - 1) #period;
80
                   end
                   A = A + 1;
82
                   if (A_counter != 2**N - 1) #period;
83
```

```
end
s5 $finish;
end
end
end
end
end
end
```

Para los casos de esquina mostrados en el código anterior, se debe tomar en cuenta que la sintáxis  $A = \{N\{1 \mid b1\}\}$  indica concatenación N veces del valor binario que se coloque entre los corchetes curvos. En este caso, la expresión mostrada indica que se le asigna a la variable A un valor binario correspondiente a la concatenación de N unos de un bit.

## 4.2. Derecha a izquierda

Para el recorrido de las palabras de entrada de derecha a izquierda, se realizaron cinco testbenchs

- celdaInicialDerIzq\_tb
- celdaTipicaDerIzq\_tb
- celdaFinalDerIzq\_tb
- redIterativaDerIzq\_tb
- redIterativaDerIzq\_general\_tb

La funcionalidad y construcción de estos testbenchs son virtualmente iguales a los testbenchs realizados para el recorrido de las palabras de entrada de izquierda a derecha. Las únicas consideraciones que se deben tomar al comparar los testbenchs análogos entre ambos casos es la nombración de variables (por ejemplo: en el caso de izquierda a derecha, para la celda inicial se utiliza An\_1 y Bn\_1, mientras que en el otro caso se utiliza A0 y B0 debido al orden de recorrido de las palabras), los puertos en las celdas que conforman cada celda, y la asignación de estado. Se debe notar que los dos recorridos poseen cantidades de estado diferente, y por tanto, asignaciones diferentes. Esto provoca que la instanciación de módulos y la codificación de estados no sea consistente entre ambos conjuntos de testbenchs.

### 4.2.1. Celda inicial

El testbench celdaInicialDerIzq\_tb pone a prueba el módulo celdaInicialDerIzq.

```
/* Testbench para la celda inicial correspondiente al
diseño de la red iterativa analizando las palabras
de bits A y B de derecha a izquierda */

timescale 1 ns/10 ps // Definición del timescale
```

```
module celdaInicialDerIzq_tb;
       /* Rango de tiempo period correspondiente
           a cada combinación binaria de las palabras
           A y B */
10
       localparam period = 20;
11
12
       /* Declaración de bits de prueba correspondientes
13
           a las palabras A y B */
14
       reg AO, BO;
15
16
       /* variable de próximo estado P para la
17
           celda Inicial */
18
                     //P = prox_estado[1]
       wire P;
19
20
       /* instanciación de celdaInicial como una descripción
21
           nombrada para someterla a pruebas */
22
       celdaInicialDerIzq DUT (.Pinit(P),.A0(A0), .B0(B0));
23
24
       initial
25
           begin
26
                /* Archivo para la visualización de los
27
                   resultados de las pruebas en gtkwave */
28
                $dumpfile("celdaInicial_tb.vcd");
29
30
                /* descargar en el archivo del dumpfile
31
                    las variables en el módulo celdaInicial_tb */
32
                $dumpvars(1, celdaInicialDerIzq_tb);
33
34
                /* Pruebas en base a la tabla de
35
                    transición de estados */
36
                                     //AB = 00
                AO = 0; BO = 0;
37
                #period;
38
                AO = 0; BO = 1;
                                     //AB = 01
39
                #period;
40
                AO = 1; BO = 0;
                                     //AB = 10
41
                #period;
42
                AO = 1; BO = 1;
                                     //AB = 11
43
                #period;
44
                $finish;
45
           end
46
   endmodule
47
```

## 4.2.2. Celda tipica

El testbench celdaTipicaDerIzq\_tb pone a prueba el módulo celdaTipicaDerIzq.

```
/* Testbench para la celda típica correspondiente al
      diseño de la red iterativa analizando las palabras
      de bits A y B de derecha a izquierda */
   `timescale 1 ns/10 ps // Definición del timescale
   module celdaTipicaDerIzq_tb;
       /* Rango de tiempo period correspondiente
          a cada combinación binaria de las palabras
          A y B */
       localparam period = 20;
11
12
       /* variable utilizada para for de pruebas */
13
       integer counter;
14
15
       /* Declaración de bits de prueba correspondientes
16
          a las palabras A y B */
17
       reg Ai, Bi;
18
19
       /* variables de próximo estado P
20
          y de estado presente p, para la
21
          celda típica */
22
                          // p = estado
       reg p;
23
                          // P = prox_estado
       wire P;
24
       /* instanciación de celdaTípica para someterla
25
          a pruebas */
26
       celdaTipicaDerIzq DUT (.p(p), .P(P), .Ai(Ai), .Bi(Bi));
27
28
       initial
29
           begin
30
               /* Archivo para la visualización de los
31
                   resultados de las pruebas en gtkwave */
32
               $dumpfile("celdaTipica_tb.vcd");
33
34
               /* descargar en el archivo del dumpfile
35
                   las variables en el módulo celdaTipica_tb */
36
               $dumpvars(1, celdaTipicaDerIzq_tb);
37
38
```

```
/* Pruebas en base a la tabla de
                    transición de estados */
40
                for (counter = 0 ; counter < 2 ; counter = counter + 1)</pre>
41
                begin
42
                    case (counter)
43
                        0 : p = 1'b1; // *** Estado presente: a:1 ***
44
                         1 : p = 1'b0; // *** Estado presente: b:0 ***
45
                    endcase
46
                    Ai = 0; Bi = 0;
                                         //AB = 00
47
                    #period;
48
                    Ai = 0; Bi = 1;
                                        //AB = 01
49
                    #period;
50
                    Ai = 1; Bi = 0;
                                         //AB = 10
51
                    #period
52
                    Ai = 1; Bi = 1; //AB = 11
53
                    #period;
54
                end
55
                $finish;
56
            end
57
   endmodule
```

## 4.2.3. Celda final

El testbench celdaFinalDerIzq\_tb pone a prueba el módulo celdaFinalDerIzq.

```
/* Testbench para la celda final correspondiente al
      diseño de la red iterativa analizando las palabras
      de bits A y B de derecha a izquierda */
   `timescale 1 ns/10 ps // Definición del timescale
6
   module celdaFinalDerIzq_tb;
       /* Rango de tiempo period correspondiente
          a cada combinación binaria de las palabras
          A y B */
10
       localparam period = 20;
11
12
       /* variable utilizada para el índice del for de pruebas */
13
       integer counter;
14
15
```

```
/* Declaración de bits de prueba correspondientes
17
           a las palabras A y B */
18
       reg An_1, Bn_1;
19
20
       /* variable de estado presente p, y salida
       Z para la celda final */
22
                    // p = estado presente
       reg p;
23
24
       /* Salida de la red iterativa Z */
25
       wire Zout;
26
27
       /* instanciación de celdaInicial como una descripción
28
           nombrada para someterla a pruebas */
29
       celdaFinalDerIzq DUT (.p(p), .Z(Zout), .An_1(An_1), .Bn_1(Bn_1));
30
       initial
31
           begin
32
               /* Archivo para la visualización de los
33
                   resultados de las pruebas en gtkwave */
34
               $dumpfile("celdaFinal_tb.vcd");
35
36
               /* descargar en el archivo del dumpfile
37
                   las variables en el módulo celdaInicial tb */
38
               $dumpvars(1, celdaFinalDerIzq_tb);
39
40
               /* Pruebas en base a la tabla de
41
                   transición de estados */
42
               for (counter = 0 ; counter < 2 ; counter = counter + 1)</pre>
43
               begin
44
                    case (counter)
45
                        0 : p = 1'b1; // *** Estado presente: a:1 ***
46
                        1 : p = 1'b0; // *** Estado presente: b:0 ***
47
                    endcase
48
                    An_1 = 0; Bn_1 = 0;
                                             //AB = 00
49
                    #period;
50
                    An_1 = 0; Bn_1 = 1;
                                             //AB = 01
                    #period;
                    An_1 = 1; Bn_1 = 0;
                                             //AB = 10
                    #period
                    An_1 = 1; Bn_1 = 1;
                                            //AB = 11
55
                    #period;
56
```

```
end
se $finish;
end
end
end
end
end
end
```

## 4.2.4. Red iterativa con casos explícitos

El testbench redIterativaDerIzq\_tb pone a prueba el módulo redIterativaDerIzq con casos limitados.

```
/* Testbench para el diseño de la red iterativa
      analizando las palabras de bits A y B de
      derecha a izquierda, con casos explícitos */
   `timescale 1 ns/10 ps // Definición de timescale
5
6
   module redIterativaDerIzq_tb;
7
       /* tamaño de bits N de las palabras A y B,
          y tiempo period para cada combinación
9
          binaria entre A y B */
10
       localparam N = 4, period = 20;
11
12
       // Declaración de las palabras A y B de N bits
13
       reg [N - 1:0] A;
14
       reg [N - 1:0] B;
15
16
       // Salida Z de la red iterativa
17
       wire Zout;
18
19
       /* instanciación del módulo redIterativaIzqDer como
20
          una descripción nombrada */
21
       redIterativaDerIzq #(.N(N)) DUT (.A(A), .B(B), .Zout(Zout));
22
23
       initial
24
           begin
25
               /* Archivo para la visualización de los
26
                   resultados de las pruebas en gtkwave */
27
               $dumpfile("red_tb.vcd");
28
29
               /* descargar en el archivo del dumpfile
30
```

```
las variables en el módulo redIterativaIzqDer_tb */
31
                $dumpvars(1, redIterativaDerIzq_tb);
32
33
                /* Pruebas en base a algunas combinaciones binarias
34
                   entre A y B.
35
                   *** Si A > B => Zout = 0 ***
36
                   *** Si A <= B => Zout = 1 ***
37
38
                                //A = 10
                A = 4'b1010;
39
                B = 4'b0100;
                               //B = 4
40
                #period;
41
42
                A = 4'b0011;
                               //A = 3
43
                               //B = 4
                B = 4'b0100;
44
                #period;
45
46
                A = 4'b1000;
                               //A = 8
47
                B = 4'b0000;
                               //B = 0
48
                #period;
49
50
                               //A = 0
                A = 4'b0000;
51
                               //B = 0
                B = 4'b0000;
52
                #period;
53
                $finish;
54
55
   endmodule
```

## 4.2.5. Red iterativa con casos generales

El testbench redIterativaDerIzq\_tb pone a prueba el módulo redIterativaDerIzq con casos exhaustivos.

```
/* Testbench para el diseño de la red iterativa
analizando las palabras de bits A y B de
izquierda a derecha, con casos generales */

timescale 1 ns /10 ps // Definición de timescale

module redIterativaDerIzq_general_tb;
/* tamaño de bits N de las palabras A y B,
```

```
y tiempo period para cada combinación
           binaria entre A y B */
10
       localparam N = 3, period = 20;
11
12
       // Declaración de las palabras A y B de N bits
13
       reg [N - 1:0] A;
14
       reg [N - 1:0] B;
15
16
       // indices utilizados para los for de las pruebas
17
       integer A_counter;
18
       integer B_counter;
19
       integer counter;
20
21
       // Salida Z de la red iterativa
22
       wire Zout;
23
24
       /* instanciación del módulo redIterativaIzqDer como
25
           una descripción nombrada */
26
       redIterativaDerIzq #(.N(N)) DUT (.A(A), .B(B), .Zout(Zout));
27
28
       initial
29
            begin
30
                /* Archivo para la visualización de los
31
                    resultados de las pruebas en qtkwave */
32
                $dumpfile("red_general_tb.vcd");
33
34
                /* descargar en el archivo del dumpfile
35
                    las variables en el módulo redIterativaIzqDer_tb */
36
                $dumpvars(1, redIterativaIzqDer_general_tb);
37
38
                // Casos de esquina entre A y B
39
40
                for (counter = 0 ; counter < 4 ; counter = counter + 1)</pre>
41
                begin
42
                     case (counter)
43
                         0 : begin A = \{N\{1'b1\}\}; B = \{N\{1'b1\}\}; end
                         1 : begin A = \{N\{1'b1\}\}; B = \{N\{1'b0\}\}; end
45
                         2 : begin A = \{N\{1'b0\}\}; B = \{N\{1'b1\}\}; end
46
                         3 : begin A = \{N\{1'b0\}\}; B = \{N\{1'b0\}\}; end
47
                     endcase
48
                     #period;
49
```

```
if (A <= B && Zout==1)
50
                                                                                       display("\n A = \%b \n B = \%b \n A = B y Zout = \%b.
51
                                                                                         → Prueba exitosa\n", A, B, Zout);
                                                                        else if (A > B \&\& Zout==0)
52
                                                                                       display("\n A = \%b \n B = \%b \n A > B y Zout = \%b. Prueba
53

    exitosa\n", A, B, Zout);

                                                                        else
54
                                                                                       display("\n A = \%b \n B = \%b \n A <= B y Zout = \%b.
55
                                                                                         → Prueba fallida\n", A, B, Zout);
                                                        end
56
57
                                                        /* Pruebas en base a las posibles combinaciones binarias
58
                                                                      entre A y B.
59
                                                                     *** Si A > B => Zout = 0 ***
60
                                                                     *** Si A <= B => Zout = 1 ***
61
62
                                                        for (A_counter = 0; A_counter < 2**N; A_counter = A_counter + 1)
63
64
                                                                        for (B_counter = 0; B_counter < 2**N; B_counter = B_counter +</pre>
65
                                                                          → 1)
                                                                       begin
66
                                                                                       //A > B y Zout = 0
67
                                                                                       if (A > B && Zout == 0)
68
                                                                                                       display("\n A = \%b \n B = \%b \n A > B y Zout = \%b.
69
                                                                                                         → Prueba exitosa\n", A, B, Zout);
                                                                                       // A <= B y Zout = 1
70
                                                                                       else if (A <= B && Zout == 1)
71
                                                                                                      display("\n A = \%b \n B = \%b \n A <= B y Zout = \%b.
72
                                                                                                        → Prueba exitosa\n", A, B, Zout);
                                                                                       // Prueba fallida
73
                                                                                       else
74
                                                                                                       \phi = \phi = \phi \in A = \phi \in 
75
                                                                                                        → Prueba fallida\n", A, B, Zout);
                                                                                       B = B + 1;
76
                                                                                       /* Al llegar a la última iteración del loop, no realizar
77
                                                                                         → #period
                                                                                                    para evitar pruebas innecesarias al visualizar las
78
                                                                                                     → formas de onda
                                                                                                    en qtkwave
79
                                                                                         */
80
                                                                                       if (B_{counter} != 2**N - 1) #period;
81
```

```
end
A = A + 1;
if (A_counter != 2**N - 1) #period;
end
end
finish;
end
end
end
end
end
end
```

# 5. Resultados y análisis

## 5.1. Izquierda a derecha

## 5.1.1. Celda típica

Primero, se cambió del directorio ./verilog al directorio ./verilog/izquierda-derecha para realizar la compilación de los testbenchs. En el directorio verilog, se ejecutó el siguiente comando en la terminal

```
$ cd izquierda-derecha
```

Se compiló, ejecutó el archivo .vvp, y se abrió la gráfica en gtkwave del testbench por medio del los siguientes comandos en la terminal

```
$ iverilog -o tipica_out.vvp .\celdaTipica.v .\celdaTipica_tb.v
$ vvp tipica_out.vvp
$ gtkwave celdaTipica_tb.vcd
```

Se obtuvo la siguiente forma de onda en gtkwave




Figura 16: Forma de onda de pruebas realizadas sobre el módulo celdaTipicaIzqDer

Note que el módulo funciona correctamente, ya que:

- Con estado presente b:10 o c:11, independientemente de los valores de Ai y Bi, el próximo estado es b:10 o c:11, respectivamente.
- Con estado presente a:01, si Ai=Bi, el próximo estado es a:01

• Con estado presente a:01, si Ai=1 y Bi=0, el próximo estado es b:10. Si Ai=0 y Bi=1, el próximo estado es c:11.

#### 5.1.2. Celda inicial

Se compiló, ejecutó el archivo .vvp, y se abrió la gráfica en gtkwave del testbench correspondiente a la celda inicial por medio del los siguientes comandos en la terminal

```
$ iverilog -o inicial_out.vvp .\celdaTipica.v .\celdaInicial.v

\( \times \celdaInicial_tb.v \)
$ vvp inicial_out.vvp
$ gtkwave celdaInicial_tb.vcd
```

Se obtuvo la siguiente forma de onda en gtkwave




Figura 17: Forma de onda de pruebas realizadas sobre el módulo celdaInicialIzqDer

Note que el módulo funciona correctamente, ya que

- Si Ai=Bi, el próximo estado es a: 01
- Si Ai=1 y Bi=0, el próximo estado es b:10. Si Ai=0 y Bi=1, el próximo estado es c:11.

Esto es debido a que la celda inicial siempre tiene estado presente a:01.

#### 5.1.3. Celda final

Se compiló, ejecutó el archivo .vvp, y se abrió la gráfica en gtkwave del testbench correspondiente a la celda final por medio del los siguientes comandos en la terminal

```
$ iverilog -o final_out.vvp .\celdaFinal.v .\celdaFinal_tb.v
$ vvp final_out.vvp
$ gtkwave celdaFinal_tb.vcd
```

Se obtuvo la siguiente forma de onda en gtkwave




Figura 18: Forma de onda de pruebas realizadas sobre el módulo celdaFinalIzqDer

Note que el módulo funciona correctamente, ya que:

- Con estado presente b:10, independientemente de los valores de Ai y Bi, la salida Z=0
- ullet Con estado presente c:11, independientemente de los valores de Ai y Bi, la salida Z=1
- Con estado presente a:01, el único caso en donde Z=0 es cuando Ai=1 y Bi=0

## 5.1.4. Red iterativa con casos explícitos

Se compiló, ejecutó el archivo .vvp, y se abrió la gráfica en gtkwave del testbench correspondiente a la red iterativa con casos explícitos por medio del los siguientes comandos en la terminal

```
$ iverilog -o red_out.vvp .\celdaInicial.v .\celdaTipica.v .\celdaFinal.v

\( \text{.\red.v .\red_tb_.v} \)
$ vvp red_out.vvp
$ gtkwave red_tb.vcd
```

Se obtuvo la siguiente forma de onda en gtkwave Note que el módulo funciona correctamente, ya




Figura 19: Forma de onda de pruebas realizadas sobre el módulo redIterativaIzqDer con casos explícitos

que para las comparaciones de las palabras de prueba A y B respectivamente

- $15_{10} > 4_{10}$ , entonces Z = 0
- $3_{10} < 4_{10}$ , entonces Z = 1
- $8_{10} > 0_{10}$ , entonces Z = 0
- $0_{10} = 0_{10}$ , entonces Z = 1

## 5.1.5. Red iterativa con casos generales

Para este último caso, se mostrará una gráfica para el caso con N=3. Esto es debido a que, para valores más grandes de N, el tiempo de ejecución es muy grande y las formas de onda en gtkwave se vuelven muy saturadas de datos, por lo que es poco eficiente la visualización de datos através de esta herramienta. Se compiló, ejecutó el archivo .vvp, y se abrió la gráfica en gtkwave del testbench correspondiente a la red iterativa con casos generales por medio del los siguientes comandos en la terminal

```
$ iverilog -o red_out.vvp .\celdaInicial.v .\celdaTipica.v .\celdaFinal.v

\( \to \.\red.v \.\red_general_tb.v\)
$ vvp red_out.vvp
$ gtkwave red_general_tb.vcd
```

Se obtuvo la siguiente forma de onda en gtkwave



Figura 20: Forma de onda de pruebas realizadas sobre el módulo redIterativaIzqDer con casos generales

Note primero que se obtiene el valor de Z deseado para los casos de esquina, y para los casos generales que proceden a estos, Z únicamente se pone en bajo cuando A supera en magnitud a B.

## 5.2. Derecha a izquierda

## 5.2.1. Celda típica

Primero, se cambió del directorio ./verilog al directorio ./verilog/derecha-izquierda para realizar la compilación de los testbenchs. En el directorio verilog, se ejecutó el siguiente comando en la terminal

```
$ cd derecha-izquierda
```

Debido a que los archivos en donde se encuentra cada módulo poseen el mismo nombre que poseen los archivos en donde se encuentran los módulos para el recorrido de las palabras de entrada de izquierda a derecha pero en un directorio diferente, no se listarán de nuevo los comandos en terminal, ya que los comandos en la terminal ya mencionados pueden ser utilizados para compilar, ejecutar, y abrir las formas de onda en gtkwave para los módulos correspondientes al recorrido de las palabras de derecha a izquierda.

Para la celda típica, se obtuvo la siguiente forma de onda en gtkwave



Figura 21: Forma de onda de pruebas realizadas sobre el módulo celdaTipicaDerIzq

Note que el módulo funciona correctamente, ya que:

- Con estado presente a:1, el próximo estado es b:0 únicamente si Ai=1 y Bi=0
- Con estado presente b:0, el próximo estado es a:1 únicamente si  $\mathtt{Ai=0}$  y  $\mathtt{Bi=1}$

#### 5.2.2. Celda inicial

Se obtuvo la siguiente forma de onda en gtkwave




Figura 22: Forma de onda de pruebas realizadas sobre el módulo celdaInicialDerIzq

Note que el módulo funciona correctamente, ya que el próximo estado es b:0 únicamente si  $\mathtt{Ai=1}$  y  $\mathtt{Bi=0}$ . Esto es debido a que la celda inicial siempre tiene estado presente a:1.

#### 5.2.3. Celda final

Se obtuvo la siguiente forma de onda en gtkwave




Figura 23: Forma de onda de pruebas realizadas sobre el módulo celdaFinalDerIzq

Note que el módulo funciona correctamente, ya que esta forma de onda es equivalente a la forma de onda para la celda típica mostrada anteriormente. Esto es debido a que Z posee la misma función lógica que la variable de próximo estado P

## 5.2.4. Red iterativa con casos explícitos

Se obtuvo la siguiente forma de onda en gtkwave




Figura 24: Forma de onda de pruebas realizadas sobre el módulo redIterativaDerIzq con casos explícitos

Note que el módulo funciona correctamente, ya que para las comparaciones de las palabras de prueba A y B respectivamente

- $10_{10} > 4_{10}$ , entonces Z = 0
- $3_{10} < 4_{10}$ , entonces Z = 1
- $8_{10} > 0_{10}$ , entonces Z = 0
- $0_{10} = 0_{10}$ , entonces Z = 1

## 5.2.5. Red iterativa con casos generales

Se obtuvo la siguiente forma de onda en gtkwave



Figura 25: Forma de onda de pruebas realizadas sobre el módulo redIterativaDerIzq con casos generales

Note primero que se obtiene el valor de Z deseado para los casos de esquina, y para los casos generales que proceden a estos, Z únicamente se pone en bajo cuando A supera en magnitud a B.

# Referencias

- [1] Geovanny Delgado Cascante. Lenguaje de descripción de Hardware: VERILOG. Universidad de Costa Rica, Escuela de Ingeniería Eléctrica.
- [2] Geovanny Delgado Cascante. *Redes Iterativas I Parte*. Universidad de Costa Rica, Escuela de Ingeniería Eléctrica.