

Questionário Avaliativo

Aritmética do Computador — Capítulo 10 (Stallings)

Bases da Computação 6B · Sistemas de Informação

Grupo 6 · Seminário de 16/07/2026

1. Sobre a Unidade Lógica e Aritmética (ALU), qual flag (sinalizador) é ativada quando o resultado de uma operação ultrapassa o número de bits do registrador?

- (A) Flag de Zero
- (B) Flag de Sinal
- (C) Flag de Overflow
- (D) Flag de Paridade

2. Em uma palavra de 8 bits, qual é o intervalo de valores representáveis na notação de complemento de dois?

- (A) 0 a 255
- (B) -127 a +127
- (C) -128 a +127
- (D) -255 a +255

3. Como se obtém a negação (o negativo) de um inteiro na representação em complemento de dois?

- (A) Invertendo apenas o bit de sinal
- (B) Invertendo todos os bits e somando 1 ao resultado
- (C) Somando 1 diretamente ao valor
- (D) Deslocando todos os bits uma posição à esquerda

4. Qual é uma desvantagem da representação sinal-magnitude em comparação ao complemento de dois?

- (A) Não consegue representar números negativos
- (B) Possui duas representações para o zero (+0 e -0)
- (C) Exige sempre 64 bits para qualquer número
- (D) Só funciona com números pares

5. No Algoritmo de Booth, o que ocorre quando o par de bits examinado (Q_0 e Q_{-1}) é igual a "1 0"?

- (A) Soma o multiplicando ao acumulador ($A = A + M$)
- (B) Subtrai o multiplicando do acumulador ($A = A - M$)
- (C) Apenas desloca os registradores, sem somar nem subtrair
- (D) Encerra imediatamente o algoritmo

6. No padrão IEEE 754 de precisão simples (binário32), como os 32 bits são distribuídos?

- (A) 1 bit de sinal, 8 de expoente e 23 de significando
- (B) 1 bit de sinal, 11 de expoente e 52 de significando
- (C) 1 bit de sinal, 5 de expoente e 26 de significando
- (D) 8 bits de sinal, 8 de expoente e 16 de significando

7. Ao estender um inteiro negativo de 8 para 16 bits em complemento de dois (extensão de sinal), com o que se preenchem as novas posições à esquerda?

- (A) Com zeros
- (B) Com cópias do bit de sinal (uns)
- (C) Com uns e zeros alternados
- (D) Com o complemento do bit menos significativo

8. Por que, na aritmética IEEE 754, a operação $0.1 + 0.2$ não resulta exatamente em 0.3 ?

- (A) Porque há um defeito de fabricação no processador
- (B) Porque 0.1 e 0.2 não têm representação binária exata e são arredondados
- (C) Porque a soma de números de ponto flutuante é proibida pelo padrão
- (D) Porque falta um bit de sinal nesses números

Gabarito

Questão 1: C

Questão 2: C

Questão 3: B

Questão 4: B

Questão 5: B

Questão 6: A

Questão 7: B

Questão 8: B