1. 输入axiArchitecture.sv,axiSample.xml->componentExample.ts->输出axiComponentExample.sv
2. 输入axiSample.xml->xml\_interface\_build.ts->输出AXI.ts
3. 输入XML格式的硬件描述->IpXactComponent.ts->输出生成的SystemVerilog模块和相关接口