
Documentação Técnica do Projeto

Modulação NRZ-L — Comunicação de Dados / Sistemas Reconfiguráveis

Este documento descreve o funcionamento interno do circuito de modulação NRZ-L implementado em VHDL para a placa Basys 3. O sistema realiza a codificação de dados por nível lógico, onde cada bit de entrada define diretamente o estado do sinal de saída sem dependência do estado anterior.

São detalhadas a interface do módulo, incluindo portas de entrada e saída e parâmetros configuráveis (generics), bem como a lógica de controle responsável pela geração do sinal modulado. A arquitetura é organizada em blocos funcionais que incluem o modulador principal, o controlador VGA e o sistema de geração de clock.


Também é descrito o mapeamento físico dos sinais na placa Basys 3, associando os sinais lógicos aos componentes de hardware utilizados, como switches, LEDs e saídas de comunicação.

1. Visão Geral do Circuito

O módulo `nrz_l_modulator` implementa a modulação Unipolar NRZ-L (Non-Return-to-Zero Level). Nessa codificação, o nível do sinal de saída corresponde diretamente ao valor do bit transmitido: bit 1 produz nível alto e bit 0 produz nível baixo durante todo o intervalo de símbolo.

O circuito opera com dois domínios de clock: o clock principal de 100 MHz (oscilador onboard da Basys 3) para a lógica de modulação, e um pixel clock de 148,5 MHz gerado pelo IP `clk_wiz_0` (MMCM) para o controlador VGA.

O sinal `tx_out` é roteado ao pino J1 do conector PMOD JA, permitindo captura direta por osciloscópio sem necessidade de modificar o código.



Placa Basys 3 utilizada no projeto com zoom ampliado

2. Diagrama de Blocos

O circuito é composto por três blocos principais que operam em paralelo:

Bloco	Clock	Entradas	Saídas	Função
Modulador NRZ	100 MHz (clk)	clk, rst, data_in	s_tx_reg, s_bit_index, s_counter	Itera sobre os 16 bits e define o nível de tx_out
Saída / LEDs	combinacional	s_tx_reg	tx_out, leds	Propaga s_tx_reg para os pinos de saída
clk_wiz_0 (IP)	100 MHz → 148,5 MHz	clk, rst	pclk, pclk_locked	MMCM — gera o pixel clock para o VGA
Controlador VGA	148,5 MHz (pclk)	pclk, s_tx_reg	vga_hs, vga_vs, vga_r/g/b	Gera sincronismo e coloriza a tela

O sinal s_tx_reg é atualizado pelo Modulador NRZ a cada transição de bit. Na implementação NRZ-L, o módulo simplesmente atribui data_in(15 - s_bit_index) diretamente a s_tx_reg, sem lógica de inversão.

3. Interface — Entradas e Saídas

A entidade `nrz_l_modulator` expõe as seguintes portas:

Porta	Direção	Tipo	Função
<code>clk</code>	in	<code>std_logic</code>	Clock principal — 100 MHz
<code>rst</code>	in	<code>std_logic</code>	Reset assíncrono ativo alto — botão BTNC
<code>data_in</code>	in	<code>std_logic_vector(15:0)</code>	16 bits a modular — switches SW0–SW15
<code>tx_out</code>	out	<code>std_logic</code>	Sinal modulado — PMOD JA pino 1
<code>leds</code>	out	<code>std_logic_vector(15:0)</code>	LEDs LD0–LD15 espelham <code>s_tx_reg</code>
<code>vga_r</code>	out	<code>std_logic_vector(3:0)</code>	Canal vermelho VGA — ativo quando <code>s_tx_reg = '0'</code>
<code>vga_g</code>	out	<code>std_logic_vector(3:0)</code>	Canal verde VGA — sempre 0000
<code>vga_b</code>	out	<code>std_logic_vector(3:0)</code>	Canal azul VGA — ativo quando <code>s_tx_reg = '1'</code>
<code>vga_hs</code>	out	<code>std_logic</code>	Pulso hsync — polaridade positiva
<code>vga_vs</code>	out	<code>std_logic</code>	Pulso vsync — polaridade positiva

4. Parâmetros (Generics)

Generic	Tipo	Valor padrão	Descrição
CYCLES_PER_BIT	integer	100_000_000	Ciclos de clock por bit. Padrão = 1 s/bit a 100 MHz. Reduzir para simulação.

CYCLES_PER_BIT	Duração por bit	Aplicação
100_000_000	1,0 s	Visualização nos LEDs (padrão)
50_000_000	500 ms	Visualização nos LEDs (mais rápido)
10	100 ns	Testbench (BIT_PERIOD = 20 ns)

5. Funcionamento Interno

Processo de Modulação (100 MHz)

O processo é síncrono ao flanco de subida de clk e assíncrono ao rst:

Estado	Condição	Ação
Reset	rst = '1'	s_counter=0, s_bit_index=0, s_tx_reg='0', s_finished='0'
Transmitindo	s_finished = '0'	Atualiza s_tx_reg; incrementa s_counter
Fim de bit	s_counter = CYCLES_PER_BIT-1	Zera s_counter; incrementa s_bit_index ou ativa s_finished
Concluído	s_finished = '1'	Mantém o último nível; aguarda rst

Lógica central NRZ-L:

```
s_tx_reg <= data_in(15 - s_bit_index);
```

O bit 15 de data_in é transmitido primeiro. O índice 15 - s_bit_index garante essa ordem (SW15 = primeiro bit).


Processo VGA (148,5 MHz)

Controlador VESA 1920x1080 @ 60 Hz com dois contadores (s_hcnt e s_vcnt):

Parâmetro	Valor	Descrição
H_TOTAL	2200	1920 vis + 88 FP + 44 sync + 148 BP
V_TOTAL	1125	1080 vis + 4 FP + 5 sync + 36 BP
Pixel clock	148,5 MHz	Gerado pelo MMCM (clk_wiz_0)
Polaridade sync	Positiva	vga_hs e vga_vs ativos alto

6. Mapeamento Físico na Placa

Porta VHDL	Pino FPGA	Componente	Observação
clk	W5	CLK100MHZ (oscilador onboard)	100 MHz
rst	U18	BTNC (botão central)	Ativo alto
data_in[0]	V17	SW0 (switch mais à direita)	
data_in[15]	R2	SW15 (switch mais à esquerda)	Primeiro bit transmitido
tx_out	J1	PMOD JA pino 1	Sinal para osciloscópio
leds[0..15]	U16..V11	LD0–LD15	Todos espelham s_tx_reg
vga_r/g/b	G19..L18	VGA RGB	G sempre 0000
vga_hs/vs	P19/R19	VGA Hsync/Vsync	



Basys 3 com switches e LEDs utilizados no projeto.

7. Dependências e Ambiente

Item	Versão / Modelo	Observação
Vivado	2025.2	Projeto testado nesta versão
Placa FPGA	Basys 3 — xc7a35tcpg236-1	Digilent / Xilinx Artix-7
IP clk_wiz_0	Clocking Wizard (Vivado IP Catalog)	MMCM para 148,5 MHz
Biblioteca VHDL	ieee.std_logic_1164, numeric_std	Padrão IEEE
Driver USB	Digilent USB Driver	Necessário para JTAG/USB


O IP clk_wiz_0 está incluído na pasta vivado_project/. Não é necessário regerar o IP para abrir ou simular o projeto.

O testbench aplica o clock diretamente e não instancia o MMCM. O bloco VGA não é exercitado na simulação comportamental.

8. Simulação e Osciloscópio

Simulação comportamental no Vivado Simulator


O waveform abaixo mostra a simulação com `data_in = 1011001010101101`. O sinal `tx_out` segue fielmente o valor de cada bit, sem qualquer transição intermediária — comportamento característico do NRZ-L.



Waveform do Vivado Simulator — NRZ-L. BIT_PERIOD = 20.000 ps, CLK_PERIOD = 2.000 ps.

Captura no osciloscópio (Analog Discovery 3, via PMOD JA)

A forma de onda abaixo foi capturada no pino J1 do PMOD JA com `CYCLES_PER_BIT = 100.000.000` (1 segundo/bit). Os pulsos de nível alto correspondem aos bits 1 da sequência configurada nos switches.



Captura do Analog Discovery 3 — sinal NRZ-L no PMOD JA.
