WOJSKOWA AKADEMIA TECHNICZNA

im. Jarosława Dąbrowskiego

WYDZIAŁ CYBERNETYKI



Sprawozdanie

z zajęć laboratoryjnych z przedmiotu

Podstawy podzespołów komputerów

Temat: Badanie układów sekwencyjnych

Sprawozdanie wykonai:
Numer grupy:
Prowadzący:
Data realizacji ćwiczenia:
Data oddania sprawozdania:
Liczba punktów:


Uwagi prowadzącego:

1. Synteza układu asynchronicznego

Celem realizacji ćwiczenia jest zbudowanie oraz zweryfikowanie (w programie Multisim) poprawności działania układu asynchronicznego zbudowanego na bazie przerzutników RS. Działanie układu jest opisane tabelą przejść i wyjść (tabela 1) podaną przez prowadzącego. Analiza zadanej tabeli pozwala wnioskować, że budowany układ jest automatem Moore'a. W oparciu o tabelę 1 wyznaczono graf przejść i wyjść, przedstawiony na rysunku 1.

Q_1Q_2 X_1X_2	00	01	11	10	Y ₁ Y ₂
00	00	01	00	01	11
01	10	01	00	01	00
11	00	11	00	11	10
10	10	11	00	01	01

Tabela 1. Tabela przejść i wyjść badanego układu



Rysunek 1. Graf przejść i wyjść automatu Moore'a opisujący działanie badanego układu

Utworzony graf będzie pomocny przy weryfikacji poprawności działania układu w oparciu o wygenerowane w programie Multisim przebiegi sygnałów wejściowych oraz wyjściowych. Bazując na tabeli przejść i wyjść, wyznaczono funkcje przełączające opisujące

układy wytwarzające sygnały wyjściowe (tabela 2) oraz sygnały sterujące wejściami informacyjnymi przerzutników RS (tabela 3). W celu zmniejszenia kosztów realizacji układu funkcje przekształcono tak, aby użyć jak najmniejszej liczby funktorów. Do budowy układu użyto funktorów wielowejściowych.

Tabela 2. Tabele Karnaugh'a dla wyjść układu






Tabela 3. Tabele Karnaugh'a dla wejść sterujących przerzutników RS

		S_1					R_1		
Q_1Q_2	00	01	11	10	Q_1Q_2	00	01	11	10
00	0	0	0	0	00	_	-	-	-
01	1	0	0	0	01	0	-	-	-
11	0	-	0	-	11	1	0	1	0
10	-	-	0	0	10	0	0	1	1
$S_1 = \overline{Q_1} Q_2 \overline{X_1} \overline{X_2}$ S_2					$R_1 = \overline{Q}_1$	$_2X_1+X_2$	$X_1X_2 +$	Q_1Q_2X	$_{1}X_{2}$
		S_2					R_2		
Q_1Q_2	00	S ₂	11	10	Q_1Q_2	00	R ₂	11	10
Q_1Q_2 00	00	_	11 0	10	Q_1Q_2 00	00		11	10 0
Q_1Q_2	00	01			Q_1Q_2		01	11 - 1	
Q_1Q_2 00	0	01	0	1	Q_1Q_2 00	-	01	[-]	0
$\begin{array}{c} Q_1Q_2 \\ \hline 00 \\ \hline 01 \end{array}$	0 0	01	0	1	$\begin{array}{c} Q_1Q_2 \\ 00 \\ 01 \end{array}$	- 1	01 0 0	- 1	0


Na rysunku 2 przedstawiono schemat blokowy układu działającego zgodnie z tabelą 1, natomiast na rysunkach 3 oraz 4 przedstawiono, odpowiednio, układy wytwarzające sygnały sterujące dla wejść informacyjnych przerzutników generujących sygnał Q_1 oraz Q_2 .



Rysunek 1. Schemat blokowy układu asynchronicznego




Rysunek 2. Schemat podukładu (RS_1 na rysunku 2) generującego sygnały sterujące dla wejść przerzutnik RS wytwarzającego sygnał Q_1



Rysunek 3. Schemat podukładu (RS $_2$ na rysunku 2) generującego sygnały sterujące dla wejść przerzutnik RS wytwarzającego sygnał Q_2

W celu weryfikacji poprawności działania układu, należy w generatorze ustawić sekwencję zmian wartości wektora wejściowego (x_1,x_2) tak, aby układ przeszedł przez wszystkie możliwe stany wynikające z grafu przejść i wyjść zobrazowanego na rysunku 1. Wyniki działania układu przedstawiono, w postaci przebiegów z analizatora sygnałów, na Rysunek 4. Zarówno w generatorze jak i analizatorze ustawiono częstotliwość zegara na 100Hz. Kolorem czerwony oznaczono przebieg zmian wektora (x_1,x_2) , kolorem zielonym oznaczono przebieg zmian wektora (y_1,y_2) , natomiast kolorem niebieskim oznaczono przebieg zmian wektora stanów wewnętrznych (Q_1,Q_2) . Szczegółowa analiza uzyskanych wyników została przedstawiona we wnioskach końcowych.




Rysunek 4. Wyniki działania układu asynchronicznego

2. Synteza układu synchronicznego


Celem realizacji ćwiczenia jest zbudowanie oraz zweryfikowanie (w programie Multisim) poprawności działania układu synchronicznego zbudowanego na bazie przerzutników JK. Działanie układu jest opisane tabelą przejść i wyjść (tabela 1) podaną przez prowadzącego.

Bazując na tabeli przejść i wyjść, wyznaczono funkcje przełączające opisujące układy wytwarzające sygnały wyjściowe (tabela 4) oraz sygnały sterujące wejściami informacyjnymi przerzutników JK (tabela 5). W celu zmniejszenia kosztów realizacji układu funkcje przekształcono tak, aby użyć jak najmniejszej liczby funktorów. Do budowy układu użyto funktorów wielowejściowych.

Tabela 4. Tabele Karnaugh'a dla wyjść układu



$$Y_1 = \overline{Q_1} \overline{Q_2} + Q_1 Q_2 = \overline{Q_1 \oplus Q_2}$$



$$Y_2 = \overline{Q_2}$$

Tabela 5. Tabele Karnaugh'a dla wejść sterujących przerzutników JK

J_1								
Q_1Q_2 X_1X_2	00	01	11	10				
00	0	0	0	0				
01	1	0	0	0				
11		-	-	-				
10	-	-	-	-				

$$J_1 = Q_2 \overline{X_1} \, \overline{X_2}$$

		K_1		
Q_1Q_2	00	01	11	10
00		-	L-	
01	-	-	-	-
11	1	0	1	0
10	0	0		1

$$K_1 = \overline{Q_2}X_1 + X_1X_2 + Q_2\overline{X_1}\,\overline{X_2}$$


J_2									
Q_1Q_2 X_1X_2	00	01	11	10					
00	0	1	0	1					
01	-	-	-	-					
11	-	-	-	-					
10	0	1	0	1					

$$J_2 = \overline{X_1}X_2 + X_1\overline{X_2} = X_1 \oplus X_2$$


$\mathbf{\Lambda}_{2}$									
Q_1Q_2	00	01	11	10					
00		-	<u> </u>	-					
01	1	0	1	0					
11	1	0	1	0					
10		-		-					

$$K_2 = \overline{X_1} \, \overline{X_2} + X_1 X_2 = \overline{X_1 \oplus X_2}$$


Na rysunku 6 przedstawiono schemat blokowy układu działającego zgodnie z tabelą 1, natomiast na rysunkach 7 oraz 8 przedstawiono (zbudowane w oparciu o funkcje wyznaczone na podstawie tabeli 5), układy wytwarzające sygnały sterujące, odpowiednio, dla wejść informacyjnych przerzutników generujących sygnał Q_1 oraz Q_2 .



Rysunek 5. Schemat blokowy układu synchronicznego




Rysunek 6. Schemat podukładu (JK $_1$ na rysunku 6) generującego sygnały sterujące dla wejść przerzutnik JK wytwarzającego sygnał Q_1



Rysunek 7. Schemat podukładu (JK_2 na rysunku 6) generującego sygnały sterujące dla wejść przerzutnik JK wytwarzającego sygnał Q_2

W celu weryfikacji poprawności działania układu, należy w generatorze ustawić sekwencję zmian wartości wektora wejściowego (x_1,x_2) tak, aby układ przeszedł przez wszystkie możliwe stany wynikające z grafu przejść i wyjść zobrazowanego na rysunku 1. Wyniki działania układu przedstawiono, w postaci przebiegów z analizatora sygnałów, na Rysunek 8. Zarówno w generatorze jak i analizatorze ustawiono częstotliwość zegara na 100Hz. Kolorem czerwony oznaczono przebieg zmian wektora (x_1,x_2) , kolorem zielonym oznaczono przebieg zmian wektora (y_1,y_2) , natomiast kolorem niebieskim oznaczono przebieg zmian wektora stanów wewnętrznych (Q_1,Q_2) . Szczegółowa analiza uzyskanych wyników została przedstawiona we wnioskach końcowych.



Rysunek 8. Wyniki działania układu automatu

3. Synteza licznika synchronicznego


Celem realizacji zadania jest zbudowanie, opartego o przerzutniki JK, rewersyjnego licznika synchroniczny, który dla x = 1 zlicza w przód, natomiast dla x = 0 zlicza wstecz, przyjmując stany zgodnie z Tabela 6.


Tabela 6. Tabela zmian stanów układu licznika synchronicznego

				7				
Stan	Q_C	Q_B	Q_A		X	Q_C'	Q_B'	$oldsymbol{Q}_A'$
0	0	0	0	ರ	1	0	0	1
1	0	0	1	ľZÓ	1	1	1	0
2	1	1	0	[d ,	1	0	1	0
3	0	1	0	Zlicza w przód	1	1	0	0
4	1	0	0	icz	1	1	1	1
5	1	1	1	Z	1	1	0	1
6	1	0	1		1	0	1	1
7	0	1	1		1	0	0	0
				_				
0	0	0	0		0	0	1	1
1	0	0	1		0	0	0	0
2	1	1	0	ty.	0	0	0	1
3	0	1	0	*	0	1	1	0
4	1	0	0	cza	0	0	1	0
5	1	1	1	Zlicza w tył	0	1	0	0
6	1	0	1		0	1	1	1
7	0	1	1		0	1	0	1


Dla danych, przedstawionych w tabeli 6, wyprowadzono, bazując na tablicach Karnaugh'a (Tabela 7), postacie minimalne funkcji przełączających sterujących wejściami informacyjnymi przerzutników wytwarzających sygnały: Q_C , Q_B , Q_A .

Tabela 7. Tabela Karnaugh'a dla funkcji sterujących wejściami informacyjnymi przerzutników







Na rysunku 10 przedstawiono schemat blokowy układu licznika synchronicznego działającego zgodnie z tabelą 6. Na rysunkach 11, 12 oraz 13 przedstawiono (zbudowane w oparciu o funkcje wyznaczone na podstawie tabeli 7) układy generujące sygnały sterujące dla wejść informacyjnych, odpowiednio, przerzutników generujących sygnał Q_C , Q_B oraz Q_A .




Rysunek 9. Schemat blokowy układu licznika synchronicznego



Rysunek 11. Schemat układu wytwarzającego sygnały sterujące dla wejść informacyjnych przerzutnika Q_C




Rysunek 12. Schemat układu wytwarzającego sygnały sterujące dla wejść informacyjnych przerzutnika Q_B



Rysunek 13. Schemat układu wytwarzającego sygnały sterujące dla wejść informacyjnych przerzutnika ${\it Q}_A$

Na rysunku 14 przedstawiono przebiegi zobrazowujące zmianę stanów licznika synchronicznego, którego schemat blokowy przedstawia rysunek 10. Przebiegi ukazują zmianę kierunku zliczania licznika. Kolorem niebieskim oznaczono przebieg zmian wartości sygnału sterującego **X**. Szczegółowa analiza uzyskanych wyników została przedstawiona we wnioskach końcowych.



Rysunek 14. Wynik działania układu licznika

4. Podsumowanie

W tej części sprawozdania student zamieszcza swoje wnioski z realizacji poszczególnych zadań, opisuje napotkane problemy podczas realizacji poleceń oraz sposoby ich rozwiązania.

- uzasadnienie wyboru zastosowanej metody projektowej. Porównanie jej z innymi znanymi metodami, dla każdego zaprojektowanego układu;
- omówienie uzyskanych wyników;
- własne spostrzeżenia i wnioski z ćwiczenia.