

دانشگاه صنعتی شریف
دانشکده‌ی مهندسی کامپیوتر

عنوان:

تمرین اول

اعضای گروه

سجاد فتحیان – ۴۰۳۱۰۸۰۹۳
رهام قاسمی – ۴۰۳۱۰۶۴۵۴

نام درس

درس سیستم‌های عامل
Systems Operating

۱-۱۴۰۵

نام استاد درس

دکتر حسین اسدی

فهرست مطالب

۰-۱ پروتکل UART و قالب قاب مورد استفاده ۳

۰-۲ توضیح ماشین حالت فرستنده و نقش سیگنال‌های tx و busy ۳

۰-۲-آ تحلیل وضعیت‌های ماشین حالت ۴

فهرست تصاویر

۰-۱ پروتکل UART و قالب قاب مورد استفاده

شیوه‌نامه ارتباط سریال ناهمگام[۱] یک استاندارد سخت‌افزاری است که در آن فرستنده و گیرنده نبض[۲] ساعت[۳] مشترکی ندارند. به منظور برقراری ارتباط صحیح، هر دو سمت باید بر روی سرعت انتقال و ساختار داده توافق داشته باشند.

در این آزمایش، قالب قاب[۴] ارتباطی به طول ۱۰ بیت طراحی شده است که مشخصات آن به شرح زیر می‌باشد:

- **بیت شروع**[۵]: یک بیت با مقدار منطقی صفر (Low) که خط را از حالت بی‌کار (IDLE) خارج کرده و گیرنده را برای دریافت داده بیدار می‌کند.
- **بیت‌های داده**[۶]: محتوای اصلی به طول ۷ بیت که ارسال آن‌ها از کم‌ارزش‌ترین بیت[۷] یعنی D0 آغاز می‌گردد.
- **بیت توازن**[۸]: یک بیت از نوع توازن زوج[۹] که از طریق عملگر XOR بر روی ۷ بیت داده محاسبه می‌شود تا خطایابی در مقصد امکان‌پذیر گردد.
- **بیت توقف**[۱۰]: یک بیت با مقدار منطقی یک (High) که پایان قاب را اعلام کرده و خط را مجدداً به حالت بی‌کار بازمی‌گرداند.

۰-۲ توضیح ماشین حالت فرستنده و نقش سیگنال‌های tx و busy

پیمانه[۱۱] فرستنده بر پایه یک ماشین حالت متناهی[۱۲] با ۵ وضعیت اصلی طراحی شده است. به منظور تطبیق سرعت فرستنده و گیرنده، یک شمارنده داخلی (tick_cnt) در تمام وضعیت‌ها وظیفه دارد تا ماندگاری در هر بیت را به اندازه پارامتر BIT_TICKS تضمین نماید.

[1] Universal Asynchronous Receiver-Transmitter (UART)
[2] pulse
[3] Clock
[4] Frame Format
[5] Start Bit
[6] Data Bits
[7] Least Significant Bit (LSB)
[8] Parity Bit
[9] Even Parity
[10] Stop Bit
[11] Module
[12] Finite State Machine (FSM)

۰-۲ـآ تحلیل وضعیت‌های ماشین حالت

گذر حالت‌ها در این پیمانه به شرح زیر است: