# МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Інститут комп'ютерних технологій, автоматики та метрології кафедра "Електронних обчислювальних машин"



Звіт

з лабораторної роботи №4

дисципліни «МОДЕЛЮВАННЯ КОМП'ЮТЕРНИХ СИСТЕМ»

на тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.»

Варіант 21

#### Виконав:

студент групи КІ-202 Сороківський Р.Т

## Прийняв:

Козак Н.Б

#### ЛАБОРАТОРНА РОБОТА №1

## Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

**Мета роботи**: Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

## Завдання

- 1. Інсталяція Xilinx ISE та додавання ліцензії.
- 2. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Bit файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.


## Вхідні дані:

in_2	in_1	in_0	out_0	out_1	out_2	out_3
0	0	0	1	1	0	0
0	0	1	1	0	1	0
0	1	0	0	0	0	0
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	1	0	0	0	1

Виконання роботи

Мар	Map	Мар	Map
C C A.B 1 1 A.B 0 1 A.B 0 0 A.B 0 1	\overline{\overline{C}} \overline{C} \overli	——————————————————————————————————————	——————————————————————————————————————
Map Layout	Map Layout	Map Layout	Map Layout
C C A.B 0 1 A.B 2 3 A.B 6 7 A.B 4 5	——————————————————————————————————————	C C A.B 0 1 A.B 2 3 A.B 6 7 A.B 4 5	——————————————————————————————————————
(0,1) A.B (1,3) A.C (1,5) B.C	Groups  (0) A.B.C (3) A.B.C	Groups (1) A.B.C	Groups (4,5,6,7) A
y = A'B' + A'C + B'C	y = A'B'C' + A'BC	y = A'B'C	y = A

 $Puc1.1(Cnpoщення для Out\_0 - Out\_3)$ 



# Рис.1.1 Схема дешифратора



# Рис.1.2 Графік частот

+++++++++++++++++++++++++++++++++++++++	
# This file is a .ucf for ElbertV2 Development Board	#
# To use it in your project : #	
# * Remove or comment the lines corresponding to unused pins in the project	#
# * Rename the used signals according to the your project	#
#+++++++++++++++++++++++++++++++++++++	+++++++
#*************************************	
# UCF for ElbertV2 Development Board #	
#*************************************	
CONFIG VCCAUX = "3.3";	

LED

LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | NET "OUT 0" DRIVE = 12: NET "OUT 1" LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12; NET "OUT 2" LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12: NET "OUT 3" LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12: # NET "OUT 4" LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12: LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | # NET "OUT 5" DRIVE = 12: LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | NET "LED[6]" DRIVE = 12: NET "LED[7]" LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:

**DP** Switches

LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW NET "IN 0" |DRIVE = 12:

```
NET "IN 1"
               LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW
| DRIVE = 12;
               LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW
 NET "IN 2"
| DRIVE = 12;
                LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW =
# NET "IN 3"
SLOW | DRIVE = 12;
# NET "DPSwitch[4]"
                      LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW
= SLOW | DRIVE = 12;
# NET "DPSwitch[5]"
                      LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW
= SLOW | DRIVE = 12;
                      LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW
# NET "DPSwitch[6]"
= SLOW | DRIVE = 12;
                      LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW
# NET "DPSwitch[7]"
= SLOW | DRIVE = 12;
```

#### Висновок:

Навчився інсталяції та ознайомився з середовищем розробки Xilinx ISE та стендом Elbert V2 – Spartan 3A FPGA.