

Finite State Machines (FSM)

Automates à états finis

A. Analyse des FSM


B. Synthèse des FSM

C. Analyse de timing


D. Codage des états

E. Réduction des machines séquentielles

Catégories de systèmes séquentiels




*Systèmes séquentiels
asynchrones*



(c) E.Dekneuve


*Systèmes séquentiels
synchrones*



Systeme séquentiel asynchrone



Symbole




Un circuit de commande un moteur à l'aide de sortie Z. 3 entrées a,m,c permettent de commander l'évolution du système uniquement à partir de leurs niveaux.

C est un interrupteur de sécurité à deux positions. C=0 verrouille le mécanisme.

A est un interrupteur précisant le mode de fonctionnement (intermittent si $a=0$ ou continu si $a=1$)

M est un bouton poussoir permettant de commander la mise en route du moteur.

chronogramme



Sorties différentes pour une même combinaison d'entrée

Bloc diagramme






Illustration n°2


Cahier des charges

Un circuit numérique doit pouvoir commander le clignotement d'une diode électroluminescente si la grandeur de T° en entrées est supérieure à 5° La fréquence du clignotement de la diode sera de 5 Hz


Spécification





Limite des systèmes asynchrones



chronogramme




Systèmes séquentiels synchrones




Méthode d'analyse

Bloc diagramme du circuit



Illustration

Bloc diagramme



Fonctions d'excitation


$$\begin{aligned} J_1 &= X & K_1 &= \bar{X} \\ J_0 &= (X + Y_1) \bar{Y}_0 & K_0 &= (X + Y_1) \bar{Y}_0 \end{aligned}$$

Equation de la bascule JK


$$Q^+ = J\bar{Q} + \bar{K}Q$$

Modèle algébrique

$$\begin{aligned} Y_1^+ &= X \\ Y_0^+ &= (X + Y_1) \bar{Y}_0 \\ Z &= (X + Y_1) \bar{Y}_0 \end{aligned}$$



Machine de Mealy




Algébrique

$$Z = G(X, Y)$$

<u>X</u>		<u>X₁</u>	<u>X_j</u>	<u>X_p</u>
<u>Y</u>	<u>Y₁</u>	Y+ / Z		
	...			
	<u>Y_k</u>			
	...			
	<u>Y_r</u>			


Tabulaire



Graphique

Diagramme/table des transitions

Bloc diagramme



Modèle algébrique

$$Y_0^+ = (X + Y_1) \bar{Y}_0$$

$$Y_1^+ = X$$

$$Z = (X + Y_1) \bar{Y}_0$$

$Y_1 Y_0 \backslash X$	0	1
00	00/0	11/1
01	00/0	10/0
10	01/1	11/1
11	00/0	10/0

Table des transitions

$Y_1^+ Y_0^+ / Z$





Diagramme des transitions

Diagramme/table des états



Bloc diagramme

$Y_1 Y_0 \backslash X$	0	1
E0	E0/0	E3/1
E1	E0/0	E2/0
E2	E1/1	E3/1
E3	E0/0	E2/0

Table des états

$Y_1^+ Y_0^+ / Z$





Diagramme des états


Machine de MOORE



Algébrique


$$Z = G(Y)$$

Bloc diagramme



X	X_1	...	X_j	...	X_p	Z
Y						
Y_1						
...						
Y_k						
...						
Y_r						

Tabulaire



Analyse

Fonctions d'excitation

$$D_0 = Y_0 \oplus X$$

$$D_1 = \overline{X}.Y_1 + X.\overline{Y}_1.Y_0 + X..Y_1.\overline{Y}_0$$


Modèle algébrique

$$S = Y_1.Y_0$$

$$Y_1^+ = D_1$$

$$Y_0^+ = D_0$$

Bloc diagramme



$Y_1 Y_0 \backslash X$	0	1	S
00	00	01	0
01	01	10	0
10	10	11	0
11	11	00	1

Table des transitions

$Y_1^+ Y_0^+ / Z$




Diagramme des transitions

Automates à états finis

A. Analyse des FSM


B. Synthèse des FSM

C. Analyse de timing

D. Codage des états

E. Réduction des machines séquentielles

Synthèse des FSM



Méthode de synthèse tabulaire





Illustration: discriminateur de séquences




Le système à concevoir doit détecter l'apparition d'une séquence (ex: début d'un message) composé de 3 '1' consécutifs dans un signal x . Les données de la ligne sont synchronisées à partir d'une source d'impulsions d'horloge clk . Le circuit voit sa sortie z passer de 0 à 1 en coïncidence avec le front montant de l'horloge à partir du moment où la séquence est reconnue. La sortie repasse à zéro dans la période d'horloge suivante. Le circuit ne peut revenir sur son état initial que sur intervention externe. Un nouveau cycle complet ne peut donc s'effectuer que suite à un rst .



0 1 0 0 ..



Fob security key




Description comportementale


Table des états symboliques

Y \ X	0	1
Q_0	$Q_0/0$	$Q_1/0$
Q_1	$Q_0/0$	$Q_2/0$
Q_2	$Q_0/0$	$Q_F/1$
Q_F	$Q_F/0$	$Q_F/0$


Diagramme des états symboliques




Validation fonctionnelle




Identification des entrées des bascules



Transition	J	K
0 → 0	0	X
1 → 1	X	0
1 → 0	X	1
0 → 1	1	X



Transition	D
0 → 0	0
1 → 1	1
1 → 0	0
0 → 1	1



Transition	S	R
0 → 0	0	X
1 → 1	X	0
1 → 0	0	1
0 → 1	1	0

Codage séquentiel/FF JK

Table des transitions

$Y_1 Y_0 \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
10	00/0	11/1
11	11/0	11/0


$Y_1 + Y_0 + Z$

Equations des entrées
mémoires et sortie

$$\begin{aligned} J_1 &= xy_0 \\ K_1 &= \bar{x}\bar{y}_0 \\ J_0 &= x \\ K_0 &= \bar{y}_1 \\ z &= xy_1\bar{y}_0 \end{aligned}$$

Table des excitations

0 $J_1 K_1 J_0 K_0$	1 $J_1 K_1 J_0 K_0$
0X 0X	0X 1X
0X X1	1X X1
X1 0X	X0 1X
X0 X0	X0 X0



Bloc diagramme

Codage séquentiel/FF D

Table des transitions

$Y_1 Y_0 \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
10	00/0	11/1
11	11/0	11/0

$$Y_1 + Y_0 + Z$$

Table des excitations


0 $D_1 D_0$	1 $D_1 D_0$
00	01
00	10
00	11
11	11

Equations des entrées
mémoires et sortie

$$D_1 = y_0 y_1 + (y_0 + y_1)x$$



$$D_0 = x \bar{y}_0 + y_1 y_0$$

$$Z = x y_1 \bar{y}_0$$



Bloc diagramme

Discriminateur de séquences(Moore)



Le système à concevoir doit détecter l'apparition d'une séquence (ex: début d'un message) composé de 3 un consécutifs dans un signal *x*. Les données de la ligne sont synchronisées à partir d'une source d'impulsions d'horloge *clk*. Le circuit voit sa sortie *z* passer de 0 à 1 **sur le front montant de l'horloge suivant l'échantillonnage du 3^{ème} '1' de la séquence**. La sortie repasse à zéro dans la période d'horloge suivante. Le circuit ne peut revenir sur son état initial que sur intervention externe. Un cycle complet de détection ne peut donc s'effectuer que suite à un *rst*.



0 1 0 0 ..



Description de Moore

Diagramme des états




Table des états


Y \ X	0	1	Z
Q_0	Q_0	Q_1	0
Q_1	Q_0	Q_2	0
Q_2	Q_0	Q_F	0
Q_v	Q_G	Q_G	1
Q_G	Q_G	Q_G	0

Synthèse logique

Table des transition(codage séquentiel)s

Y \ X	0	1	Z
000	000	001	0
001	000	010	0
010	000	011	0
011	100	100	1
100	100	100	0

Bloc diagramme



Automates à états finis

A. Analyse des FSM

B. Synthèse des FSM

C. Analyse de timing

D. Codage des états

E. Réduction des machines séquentielles



Table des délais

MEALY

chemin	Délai critique
clk to clk	
clk to output	
Input to clk	
Input to output	





MOORE

chemin	Délai critique
clk to clk	
clk to output	
Input to clk	




Illustration(Mealy)


chemin	Délai critique
clk to clk	10.7 ns
Input to clk	4.8 ns
clk to output	6.3 ns
Input to output	2.8 ns




Contraintes du design



Période minimale/Fréquence maximale d'horloge




chemin	Délai critique
clk to clk	
clk to output	
Input to clk	
Input to output	




Illustration

chemin	Délai critique
clk to clk	10.7 ns
clk to output	6.3 ns
Input to clk	4.8 ns
Input to output	2.8 ns



Timing diagram



Static timing analyneur


$$T_{\text{clk to clk}} + T_{\text{setup}} = 10.8 \text{ ns}$$

$$\text{Input delay} + T_{\text{intoclk}} + T_{\text{setup}} = 8.4 \text{ ns}$$


$$F_{\text{max}} = 92,5 \text{ Mhz}$$

Limite des machines de MEALY

chemin	Délai critique
clk to clk	10.7 ns
clk to output	6.3 ns
Input to clk	4.8 ns
Input to output	2.8 ns



Timing diagram



Static timing analyzeur

Clk to clk + T_{setup} = 10.8 ns

Input delay + T_{xclk} + T_{setup} = 11.9 ns



F_{max} = 84 Mhz

Analyse de timing (Moore)

Table des délais

chemin	Délai critique
clk à clk	8.3 ns
X à clk	5.8 ns
clk à Z	6.3 ns

Timing diagram



Static timing analyeur

Cl → clk + t_{setup} = 8.3 + 0.1 = 8.4 ns
 Input delay + X à clk + T_{setup} = 12.9 ns

F_{max} = 77.5 Mhz

Automates à états finis

A. Analyse des FSM

B. Synthèse des FSM

C. Analyse de timing

D. Codage des états

E. Réduction des machines séquentielles

Contraintes et critères

Cahier des charges

Diagramme des états

Table des états

Réduction

Codage

Tables de transition
et sorties

Equations d'entrée
des mémoires

Equations des
sorties

Bloc diagramme du circuit

Bibliothèque
de cellules

Systèmes asynchrones (*contrainte*)

Eviter les
courses
critiques

[Codage par adjacences]

Systèmes synchrones (*critères*)

Minimiser le nombre de FF

Simplifier les équations logiques

Faciliter le test

Minimiser le temps de décodage des sorties





Minimiser le temps de l'étude

[Codage par les
adjacences]

[Codage one
hot shot]

[Codage de
Moore]

Codage une bascule/état



Illustration






Diagramme des états



Bloc diagramme

Méthode traditionnelle

Diagramme des états



codage

	Y_2	Y_1	Y_0
A	0	0	1
B	0	1	0
C	1	0	0

Diagramme des transitions




Table des transitions

$\begin{matrix} ES \\ Y_2 Y_1 Y_0 \end{matrix}$	0x	10	11
000	xxx/x	xxx/x	xxx/x
010	001/0	100/0	010/1
100	100/0	010/0	001/0
011	xxx/x	xxx/x	xxx/x
101 à 111	xxx/x	xxx/x	xxx/x

$Y_2 + Y_1 + Y_0 + Z$

Table des excitation

$\begin{matrix} ES \\ Y_1 Y_0 \end{matrix}$	0x	10	11
	$D_2 D_1 D_0$	$D_2 D_1 D_0$	$D_2 D_1 D_0$
000	xxx/x	xxx/x	xxx/x
010	001/0	100/0	010/1
100	100/0	010/0	
011	xxx/x	xxx/x	xxx/x
101 à 111	xxx/x	xxx/x	xxx/x

Equations des états suivants

$$D_2 = Y_2 \cdot \bar{e} + Y_1 \cdot s \cdot e + Y_0 \cdot \bar{e} \cdot \bar{s}$$

$$D_1 = Y_1 \cdot \bar{e} + Y_0 \cdot s \cdot e + Y_2 \cdot e \cdot \bar{s}$$

$$D_0 = Y_0 \cdot \bar{e} + Y_2 \cdot s \cdot e + Y_1 \cdot e \cdot \bar{s}$$

Equation de la sortie

$$Z = Y_1 \cdot \bar{e} \cdot \bar{s} + Y_0 \cdot s \cdot e$$

Impact du codage binaire

Table d'états

Y \ X	0	1
Q ₀	Q ₀	Q ₁
Q ₁	Q ₀	Q ₂
Q ₂	Q ₂	Q ₃
Q ₃	Q ₂	Q ₃

Q ₀	0 0
Q ₁	1 1
Q ₂	0 1
Q ₃	1 0

Q ₀	0 0
Q ₁	0 1
Q ₂	1 1
Q ₃	1 0

Y	Y ₁ Y ₀	X	0	1	D ₁ D ₀	D ₁ D ₀
0 0	00	0	00	11	0 0	1 1
1 1	01	0	00	01	0 0	0 1
0 1	10	0	01	10	0 1	1 0
1 0	11	0	01	10	0 1	1 0

Tables de transition

Y	Y ₁ Y ₀	X	0	1	D ₁ D ₀	D ₁ D ₀
0 0	00	0	00	01	0 0	0 1
0 1	01	0	00	11	0 0	1 1
1 1	11	0	11	10	1 1	1 0
1 0	11	0	11	10	1 1	1 0

D₁

D₀

Y ₁ Y ₀	X	0	1
00	0	0	1
01	0	0	0
11	0	1	1
10	0	1	0

$$D_1 = \overline{Y_1}x + \overline{Y_0}x$$

$$D_0 = \overline{Y_1}\overline{Y_0}x + \overline{Y_1}Y_0\overline{x} + Y_1Y_0x + Y_1\overline{Y_0}\overline{x}$$

Equations

D₁

D₀

Y ₁ Y ₀	X	0	1
00	0	0	1
01	0	0	1
11	0	1	0
10	0	1	0

$$D_1 = Y_0x + Y_1$$

$$D_0 = Y_1\overline{x} + \overline{Y_1}x$$

Codage binaire naturel


N	n	Nbre de codes total $A_{2^n}^N = \frac{(2^n)!}{(2^n - N)!}$	Nbre de codes \neq $\frac{A_{2^n}^N}{n! 2^n} = \frac{(2^n - 1)!}{n! (2^n - N)!}$
2	1	2	1
3	2	24	3
4	2	24	3
5	3	6720	140
6	3	20160	420
7	3	40320	840
8	3	40320	840
9	4	4.10⁹	10.810.800
..
16	5	2.10¹³	5.10¹⁰

Codage du détecteur

Table des états symboliques

Y \ X	0	1
Q_0	$Q_0/0$	$Q_1/0$
Q_1	$Q_0/0$	$Q_2/0$
Q_2	$Q_0/0$	$Q_F/1$
Q_F	$Q_F/0$	$Q_F/0$

24 affectations
3 codes différents



Règles heuristiques


- I. (a) Chercher les lignes de la table d'états qui ont des états suivants identiques. Coder ces lignes par des codes adjacents. Si possible, les états suivants de ces lignes recevront des codes adjacents**
- (b) Chercher les lignes qui ont les mêmes états suivants mais dans un ordre différent. Choisir des codes adjacents pour ces lignes si on peut coder les états suivants par des codes adjacents.**
- (c) Des lignes avec quelques états suivants identiques recevront des codes adjacents. On considère tout d'abord les lignes ayant le plus de colonnes identiques.**
- II. Les états suivants d'une ligne recevront des codes adjacents.**
- III. Les codages sont tels qu'ils simplifient les tables de sortie.**

+

priorité

-

Application règle I au détecteur



Y \ X	0	1
Q ₀	Q ₀ /0	Q ₁ /0
Q ₁	Q ₀ /0	Q ₂ /0
Q ₂	Q ₀ /0	Q _F /1
Q _F	Q _F /0	Q _F /0

REGLE Ia Chercher les lignes de la table d'états qui ont des états suivants identiques. Coder ces lignes par des codes adjacents. Si possible, les états suivants de ces lignes recevront des codes adjacents

Non applicable

REGLE Ib Chercher les lignes qui ont les mêmes états suivants mais dans un ordre différent. Choisir des codes adjacents pour ces lignes si on peut coder les états suivants par des codes adjacents.

Non applicable

REGLE Ic Des lignes avec quelques états suivants identiques recevront des codes adjacents. On considère tout d'abord les lignes ayant le plus de colonnes identiques.

Adjacences

Q₀ et Q₁
 Q₀ et Q₂
 Q₁ et Q₂
 Q₂ et Q_f


Application règle II au détecteur

Table des états symboliques

Y \ X	0	1
Q ₀	Q ₀ /0	Q ₁ /0
Q ₁	Q ₀ /0	Q ₂ /0
Q ₂	Q ₀ /0	Q _F /1
Q _F	Q _F /0	Q _F /0

Adjacences souhaitées
(issues règle I)

Q₀ et Q₁
Q₀ et Q₂
Q₁ et Q₂
Q₂ et Q_F



REGLE II Les états suivants d'une ligne recevront des codes adjacents.

Adjacences retenues(sol 1)

$\left. \begin{array}{l} Q_0 \text{ et } Q_1 \\ Q_0 \text{ et } Q_2 \\ Q_2 \text{ et } Q_f \end{array} \right\} \text{ Règle II}$

Affectations

Q₀: 00
 Q₁: 01
 Q₂: 10
 Q_F: 11

Equations du détecteur de séquence

Affectation 1A

Q₀: 00
Q₁: 01
Q₂: 10
Q_F: 11

$$\begin{aligned} J_1 &= xy_0 \\ K_1 &= \bar{x}y_0 \\ J_0 &= x \\ K_0 &= \bar{y}_1 \\ z &= xy_1\bar{y}_0 \end{aligned}$$

Adjacent(Q₀, Q₁)
Adjacent(Q₀, Q₂)
Adjacent(Q₂, Q_F)

Gate Input Cost:
2+2+3=7

Affectation 1B

Q₀: 11
Q₁: 01
Q₂: 10
Q_F: 00

$$\begin{aligned} J_1 &= y_0 \\ K_1 &= x \\ J_0 &= \bar{x}y_1 \\ K_0 &= x\bar{y}_1 \\ z &= xy_1\bar{y}_0 \end{aligned}$$

Permutation(Q₀, Q_F)

Affectation 1C

Q₀: 11
Q₁: 10
Q₂: 01
Q_F: 00

$$\begin{aligned} J_1 &= \bar{x}y_0 \\ K_1 &= x\bar{y}_0 \\ J_0 &= \bar{x} \\ K_0 &= \bar{y}_1 \\ z &= xy_1y_0 \end{aligned}$$

Permutation(Q₁, Q₂)

(c) E.Dekneuve

Adjacent(Q₀, Q₁)
Adjacent(Q₂, Q_F)

Affectation n°2

Q₀: 00
Q₁: 01
Q₂: 11
Q_F: 10

$$\begin{aligned} J_1 &= xy_0 \\ K_1 &= \bar{x}y_0 \\ J_0 &= x\bar{y}_1 \\ K_0 &= \bar{x} + y_1 \\ z &= xy_1y_0 \end{aligned}$$

Gate Input Cost
2+2+2+2+3=11

Non respect règle II

Adjacent(Q₀, Q₂)

Affectation n°3

Q₀: 00
Q₁: 11
Q₂: 01
Q_F: 10

$$\begin{aligned} J_1 &= x \\ K_1 &= \underline{y_0} \\ J_0 &= \underline{x}y_1 \\ K_0 &= \underline{x} + \underline{y_1} \\ z &= \underline{x}y_1y_0 \end{aligned}$$

Gate Input Cost:
2+2+3=7

Non respect règle Ic

Illustration de la règle III

Symbole





Diagramme des états

Table des états

$\begin{matrix} E & S \\ Y & Y_0 \end{matrix}$	0x	10	11
Q ₀	Q ₀ / 0	Q ₁ / 0	Q ₂ / 1
Q ₁	Q ₁ / 0	Q ₂ / 0	Q ₀ / 0
Q ₂	Q ₂ / 0	Q ₀ / 1	Q ₁ / 0

Y⁺/Z

Affectations (respect règle III)

Q₀: 01
Q₁: 00 (Q₀, Q₁)
Q₂: 10 (Q₁, Q₂)

III. Les codages sont tels qu'ils simplifient les tables de sortie.

Affectations (non respect règle III)

Q₀: 00
Q₁: 10 (Q₀, Q₁)
Q₂: 01 (Q₁, Q₂)

Table des transitions

$\begin{matrix} E & S \\ Y_1 & Y_0 \end{matrix}$	0x	10	11
01	01/0	00/0	10/1
00	00/0	10/0	01/0
10	10/0	01/1	00/0
11	xx/x	xx/x	xx/x

Y⁺/Z

Equation de la sortie

$$Z = Y_1 \cdot \bar{s} \cdot e + Y_0 \cdot s \cdot e$$

Table des transitions

$\begin{matrix} E & S \\ Y_1 & Y_0 \end{matrix}$	0x	10	11
00	00/0	10/0	01/1
10	10/0	01/0	00/0
01	01/0	00/1	10/0
11	xx/x	xx/x	xx/x

Y⁺/Z

Equation de la sortie(moins bon)

$$Z = Y_0 \cdot s \cdot e + Y_1 Y_0 \cdot s \cdot e$$

Equations des états suivants


$$D_2 = Y_2.\bar{e} + Y_1.s.e + Y_0.e.\bar{s}$$

$$D_1 = Y_1.\bar{e} + Y_0.s.e + Y_2.e.\bar{s}$$

$$D_0 = Y_0.\bar{e} + Y_2.s.e + Y_1.e.\bar{s}$$

Equation de la sortie

$$Z = Y_1.e.\bar{s} + Y_0.s.e$$



160
Transistors

$$T_{min} = \text{input delay}(3.5) + \text{inouttoclk}(2.*2.8 + 1.0) + T_{setup}(0.1) = 10.2 \text{ ns}$$

One-hot vs binaire


Equations des états suivants

$$D_1 = Y_1.\bar{e} + Y_0.s.e + \bar{Y}_1.\bar{Y}_0.e.\bar{s}$$

$$D_0 = Y_0.\bar{e} + Y_1.s.e + \bar{Y}_1.e.s$$

Equation de la sortie


$$Z = Y_1.s.e + Y_0.s.e$$




112
Transistors

$$T_{min} = \text{input delay}(3.5) + \text{inouttoclk}(2.8 + 3.2 + 1.0) + T_{setup}(0.1) = 10.6 \text{ ns}$$

Contre exemple



Codage one-hot




$$\begin{aligned}
 D_0 &= y_0 \bar{x} + y_1 \bar{x} + y_2 \bar{x} \\
 D_1 &= y_0 x \\
 D_2 &= y_1 x \\
 D_3 &= y_2 x + y_3 \\
 Z &= y_2 x
 \end{aligned}$$


Equations FF/sorties

$$T_{min} = \text{input delay}(3.5) + \text{Inuttclock}(2.4 + 2.8 + 1.0) + T_{setup}(0.1) = \mathbf{9.8 \text{ ns}}$$

$$\text{clk to Z} = 3.5 + 2.4 = \mathbf{5.9 \text{ ns}}$$



Codage binaire adjacent




$$\begin{aligned}
 D_1 &= y_0 y_1 + x y_0 + x y_1 \\
 D_0 &= x y_0 + y_1 y_0 \\
 z &= x y_1 y_0
 \end{aligned}$$

Equations FF/sorties

$$T_{min} = \text{Input delay}(3.5) + \text{inputtclock}(2.4 + 2.8) + T_{setup}(0.1) = \mathbf{8.8 \text{ ns}}$$

$$\text{clk to Z} = 3.5 + 2.8 = \mathbf{6.3 \text{ ns}}$$

Borne interactive



Mesure d'un signal


Cahier des charges

On souhaite réaliser un circuit capable de mesurer la largeur des impulsions en entrée. Le signal est synchronisé avec l'entrée d'horloge clk . Le rôle du circuit est de produire des sorties S_1S_0 dont la valeur détermine si l'impulsion est :

- courte (sorties $SB = 00$) : l'impulsion dure une période d'horloge: on est en présence d'un bit de donnée à 0
- moyenne (sorties $SB = 01$) : l'impulsion dure deux périodes d'horloge: on est en présence d'un bit de donnée à 1
- longue (sorties $SB = 1x$) : l'impulsion dure trois périodes d'horloge.: on est en présence d'une barre de start

On notera qu'une impulsion de x dure au maximum 3 périodes d'horloge. Il est donc **impossible** d'avoir à mesurer une impulsion sur 4 périodes d'horloge ou plus. Un signal *valid* permet de préciser l'intervalle de validation des sorties.

Les différentes impulsions sont **obligatoirement** séparées d'au **minimum** deux périodes d'horloge durant lesquelles le signal d'entrée est maintenu à zéro.



Description MOORE

Diagramme des états




Table des états

Y	X=0	X=1	V SB
Q_0	Q_0	Q_1	0 - -
Q_1	Q_2	Q_3	0 - -
Q_2	Q_0	-	1 0 0
Q_3	Q_4	Q_5	0 - -
Q_4	Q_0	-	1 0 1
Q_5	Q_6	-	0 - -
Q_6	Q_0	-	1 1 x

Codage binaire adjacences?

Table des états

Y	X=0	X=1	V S B
Q ₀	Q ₀	Q ₁	0 - -
Q ₁	Q ₂	Q ₃	0 - -
Q ₂	Q ₀	-	1 0 0
Q ₃	Q ₄	Q ₅	0 - -
Q ₄	Q ₀	-	1 0 1
Q ₅	Q ₆	-	0 - -
Q ₆	Q ₀	-	1 1 -

Affectations

Q₀:011
Q₁:111
Q₂:000
Q₃:100
Q₄:001
Q₅:101
Q₆:010

Table des transitions

Y ₂ Y ₁ Y ₀	X=0	X=1	V S B
011	011	111	0 - -
111	000	100	0 - -
000	011	-	1 0 0
100	001	101	0 - -
001	011	-	1 0 1
101	010	-	0 - -
010	011	-	1 1 -
110	-	-	x x x


Equations des entrées FF

$$\begin{aligned} D_0 &= \overline{Y_2} + \overline{Y_0} \\ D_1 &= \overline{Y_2} + \overline{Y_1} \cdot Y_0 \\ D_2 &= x \end{aligned}$$

Equations des sorties



$$\begin{aligned} V &= Y_1 \overline{Y_0} + \overline{Y_2} \overline{Y_1} \\ S &= Y_1 \\ B &= \overline{Y_2} Y_0 \end{aligned}$$

Analyse des performances




Codage one hot?

Diagramme des états



Analyse des performances



Codage par les sorties(Moore)

Table des transitions

$Y_2Y_1Y_0$	X=0	X=1	V S B
000	000	001	000
001	100	010	001
100	000	xxx	100
010	101	011	010
101	000	xxx	101
011	110	xxx	011
110	000	xxx	110
111	xxx	xxx	xxx

Table des états

Y	X=0	X=1	V S B
Q_0	Q_0	Q_1	0 - -
Q_1	Q_2	Q_3	0 - -
Q_2	Q_0	-	1 0 0
Q_3	Q_4	Q_5	0 - -
Q_4	Q_0	-	1 0 1
Q_5	Q_6	-	0 - -
Q_6	Q_0	-	1 1 -

Affectations

$Q_0:000$
 $Q_1:001$
 $Q_2:100$
 $Q_3:010$
 $Q_4:101$
 $Q_5:011$
 $Q_6:110$

Equations des sorties(moore)

$$\begin{aligned}
 v &= Y_2 \\
 S &= Y_1 \\
 B &= Y_0
 \end{aligned}$$

Equations des FF

$$\begin{aligned}
 D_0 &= \overline{Y_2}Y_1\overline{Y_0} + \overline{Y_0}.x \\
 D_1 &= Y_0.x + Y_1.X + Y_1.Y_0 \\
 D_2 &= \overline{Y_2}Y_1\overline{x} + \overline{Y_2}Y_0\overline{x}
 \end{aligned}$$

Analyse des performances




Table des délais

chemin	délai
clk à clk	8.7 ns
clk à Z	3.5 ns
X à clk	6.2 ns

$T_{min} = \text{clk} \rightarrow Z + \text{outputdelay} = 18.5 \text{ ns}$

Slack = +1.5 ns

Automates à états finis

A. Analyse des FSM


B. Synthèse des FSM

C. Codage des états

D. Analyse de timing

E. Réduction des machines séquentielles


Réduction des systèmes séquentiels



Machines équivalentes


Machine S

Y \ X	0	1
q ₁	q ₃ /0	q ₂ /1
q ₂	q ₁ /1	q ₂ /0
q ₃	q ₁ /0	q ₂ /1




Machine T

Y \ X	0	1
p ₁	p ₁ /0	p ₂ /1
p ₂	p ₁ /1	p ₂ /0



X 00110010011010



Z 00101011010100

Etats indissociables

Deux états p et q d'une machine séquentielle sont dits *états indissociables* ou *états équivalents* ($p \equiv q$), si la séquence de sortie est identique pour toute séquence d'entrée appliquée à p et q .

Deux machines M_1 et M_2 seront dites indissociables (équivalentes) ($M_1 \equiv M_2$)



ssi \forall soit $p \in M_1$, il existe $q \in M_2$ tel que $p \equiv q$

et \forall soit $q \in M_2$, il existe $p \in M_1$ tel que $q \equiv p$

Illustration


Machine S

Y \ X	0	1
q ₁	q ₃ /0	q ₂ /1
q ₂	q ₁ /1	q ₂ /0
q ₃	q ₁ /0	q ₂ /1



$$q_2 \neq q_3$$

X 00110010011010



Z 00101011010100

$$q_1 \equiv q_3$$

$$q_2 \neq q_3 \text{ et } q_1 \equiv q_3 \Rightarrow q_2 \neq q_1$$

Relation d'équivalence

Réflexive

$$\forall x \in E, x \mathcal{R} x$$

\leq

Est-de-la-même-casse-que (minuscule ou majuscule)
a-meme-couleur-d'yeux-ou-de-cheveux-que

Symétrique

$$\forall x, y \in E, x \mathcal{R} y \Rightarrow y \mathcal{R} x$$

Est-de-la-même-casse-que

a-meme-couleur-d'yeux-ou-de-cheveux-que

Transitive

$$\forall x, y, z \in E, x \mathcal{R} y \text{ et } y \mathcal{R} z \\ \Rightarrow x \mathcal{R} z$$

Est-de-la-même-casse-que



$\{a, \mathcal{A}, b, \mathcal{B}, c, \mathcal{C}, d, \mathcal{D}\}$

Classes d'équivalence

$\mathcal{P}_1 = \{a, b, c, d\}$ $\mathcal{P}_2 = \{\mathcal{A}, \mathcal{B}, \mathcal{C}, \mathcal{D}\}$

Théorème pour le partitionnement en classes d'équivalences

$\forall x$

$$1. G(p, x) = G(q, x)$$



$$2. F(p, x) \triangleq F(q, x)$$

Table d'états

Q \ x	0	1
Q ₀	Q ₀ /1	Q ₄ /0
Q ₁	Q ₀ /0	Q ₄ /0
Q ₂	Q ₁ /0	Q ₅ /0
Q ₃	Q ₁ /0	Q ₅ /0
Q ₄	Q ₂ /0	Q ₆ /1
Q ₅	Q ₂ /0	Q ₆ /1
Q ₆	Q ₃ /0	Q ₇ /1
Q ₇	Q ₃ /0	Q ₇ /1

Partition initiale

Classes	a		b			c			
Etats	Q ₀	Q ₁	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Q ₇	
Cl. Suivante x=0 x=1	a c	a c	b c	b c	b c	b c	b c	b c	



⇒ q1 et q2 sont 2-dissociables

Repartitionnement


Classes	a		b		c				d
Etats	Q ₀	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Q ₇	Q ₁	
Cl. Suiv.	a c	d c	d c	b c	b c	b c	b c	a c	

Machine initiale

Y \ X	0	1
Q ₀	Q ₀ /1	Q ₄ /0
Q ₁	Q ₀ /0	Q ₄ /0
Q ₂	Q ₁ /0	Q ₅ /0
Q ₃	Q ₁ /0	Q ₅ /0
Q ₄	Q ₂ /0	Q ₆ /1
Q ₅	Q ₂ /0	Q ₆ /1
Q ₆	Q ₃ /0	Q ₇ /1
Q ₇	Q ₃ /0	Q ₇ /1

Y⁺/Z

Automate final




Y \ X	0	1
A: {Q ₀ }	A/1	C/0
B: {Q ₂ , Q ₃ }	D/0	C/0
C: {Q ₄ , Q ₅ , Q ₆ , Q ₇ }	B/0	C/1
D: {Q ₁ }	A/0	C/0


Y⁺/Z

Machine réduite


Systemes incomplètement spécifiés



Un circuit séquentiel synchrone a une entrée x et une sortie z . Si le circuit est dans son état initial, il y reste tant que $x=0$ et la sortie est indifférente. Une entrée $x=1$ fait que le circuit quitte son état initial R avec une sortie à 0. Une séquence d'entrées '0' d'une longueur arbitraire produit alors une sortie $z=1$ au moment de la 1^è, 3^è, 5^è, ... entrée à zéro. Une nouvelle entrée à 1 sur un état différent de R ramène le circuit dans son état initial, sortie à 0.



Classes d'équivalence ?




q \ x	0	1
r	r/-	q ₁ /0
q ₁	q ₂ /1	r/0
q ₂	q ₁ /0	r/0

Classes	A		B
Etats	r	q ₁	q ₂
Cl suivantes X=0 X=1	A A	B A	

*La sortie –
est forcée à 1*


problème



Classes	A		B
Etats	r	q ₂	q ₁
Cl suivantes X=0 X=1	A B	B A	

*La sortie –
est forcée à 0*

problème



Machines compatibles


Machine *T*

q \ x	0	1
r	r/-	q ₁ /0
q ₁	q ₂ /1	r/0
q ₂	q ₁ /0	r/0

Machine *S*

q \ x	0	1
c1:{r,q2}	c2/0	c2/0
c2:{r,q1}	c1/1	c2/0

X 0011001



Z_s - 00 - 00
Z_s 01001100

Relation de compatibilité

2 états p et q sont compatibles si et seulement si pour toute séquence d'entrée, la sortie est identique **lorsque celle-ci est déterminée**.

Réflexive

$$\forall x \in E, x \mathcal{R} x$$

Symétrique

$$\forall x, y \in E, x \mathcal{R} y \Rightarrow y \mathcal{R} x$$

Transitive

$$\forall x, y, z \in E, x \mathcal{R} y \text{ et } y \mathcal{R} z \\ \Rightarrow x \mathcal{R} z$$


Illustration

Machine \mathcal{T}


q \ x	0	1
r	r/-	$q_1/0$
q_1	$q_2/1$	r/0
q_2	$q_1/0$	r/0

X

0011001




R compatible avec q_2



q_2 incompatible avec q_1

X

0011001





R compatible avec q_1

Méthode de la table/graphes des implications

$\forall x$

1. $G(p, x) = G(q, x)$ si sortie spécifiée
2. $F(p, x)$ et $F(q, x)$ compatibles si état suivant spécifié

q \ x	00	01	11	10
a	b/-	e/0	e/0	b/-
b	c/0	d/-	-/-	-/-
c	-/-	e/-	a/0	b/0
d	a/-	b/1	-/-	-/-
e	b/1	-/-	-/-	d/1




- Table des implications -

- Graphe des implications

Ensembles des compatibles maximaux

- Graphe des implications -



- Table des implications -

b	b - c d - e			
c	a - e	d - e		
d			a - c b - e	
e	b - d			a - b
	a	b	c	d

d	(d e)
c	(d e)
b	(b c) (b d) (d e)
a	(a e) (a b)(a c)(b c)(b d) (d e)
	(a e) (a b c) (b d) (d e)

- Classes de compatibilités maximaux -

Machine réduite

Machine originale

q \ x	00	01	11	10
a	b/-	e/0	e/0	b/-
b	c/0	d/-	-/-	-/-
c	-/-	e/-	a/0	b/0
d	a/-	b/1	-/-	-/-
e	b/1	-/-	-/-	d/1

(a e)
(a b c)
(b d)
(d e)


q \ x	00	01	11	10
q ₀	q ₁ ,q ₂ /1	q ₃ ,q ₀ /0	q ₀ ,q ₃ /0	q ₂ /1
q ₁	q ₁ /0	q ₃ /0	q ₀ /0	q ₁ ,q ₂ /0
q ₂	q ₁ /0	q ₂ /1	-/-	-/-
q ₃	q ₁ /1	q ₁ ,q ₂ /1	-/-	q ₂ ,q ₃ /1

Machine réduite

00	01	01
a	b	d
-	-	1



00	01	01
ae	abc	de
1	0	1



00	01	01
ae	bd	bd
1	1	1