

A close-up, artistic photograph of a microchip mounted on a blue printed circuit board (PCB). The chip is square with a green surface and a grid of gold pins. It is surrounded by intricate white circuit traces and numerous circular solder pads. The lighting creates a soft glow around the chip, emphasizing its central position.

L'algorithme de Tomasulo

Dépendances

LDR R3, [R6]


ADD R4, R3, R2

ADD R2, R2, #1

ADD R4, R3, R2

STR R4, [R7]

Tomasulo – Structures matérielles



Constitution d'une station de réservation

Op	V s1	V s2	Q s1	Q s2	Occupé
----	------	------	------	------	--------

Op	Opération à effectuer dans l'UF (par exemple, +)
Vs1, Vs2	Valeurs des opérandes sources
Qs1, Qs2	Numéro station produisant Vs1 (resp. Vs2). 0 indique que la valeur est dans Vs1 (resp. Vs2)
Occupé	indique que la station et l'UF sont occupées

Constitution du banc de registres

	data	Qi
D0		
D1		
D2		
D3		
D4		
...		
	Valeurs	Etats

Qi : Indique quelle station est en train de calculer le registre (0 si aucune)

Tomasulo : les étapes de l'algorithme

Etat de l'instruction	Attente jusqu'à	Actions à effectuer
Lancement	Station ou tampon disponible	$SR[r].Qs1 \leftarrow Reg[S1].Qi;$ Si (Reg[S1].Qi == 0) { $SR[r].Vs1 \leftarrow Reg[S1].data;$ } $SR[r].Qs2 \leftarrow Reg[S2].Qi;$ Si (Reg[S2].Qi == 0) { $SR[r].Vs2 \leftarrow Reg[S2].data;$ } $SR[r].occupé \leftarrow \text{oui};$ Registre[D].Qi $\leftarrow r$;
Exécution	(SR[r].Qs1=0) et SR[r].Qs2=0)	Aucune. Les opérandes sont dans Vs1 et Vs2.
Ecriture résultat	Exécution terminée et bus résultat disponible.	$\forall x, (\text{si } Reg[x].Qi = r)$ { $Reg[x].data \leftarrow \text{résultat}; Reg[x].Qi \leftarrow 0;$ } /* maj registre */ $\forall x, (\text{si } SR[x].Qs1 = r)$ { $SR[x].Vs1 \leftarrow \text{résultat}; SR[x].Qs1 \leftarrow 0;$ } /* SR en attente opérande 1 */ $\forall x, (\text{si } SR[x].Qs2 = r)$ { $SR[x].Vs2 \leftarrow \text{résultat}; SR[x].Qs2 \leftarrow 0;$ } /* SR en attente opérande 2 */ $\forall x, (\text{si } Range[x].Qs1 = r)$ { $Range[x].V \leftarrow \text{résultat}; Range[x].Qs1 \leftarrow 0;$ } /* tampon rangement en attente */ $SR[r].occupé \leftarrow \text{non};$ /* libération station */

SR : ensemble des stations
r : numéro de la station
S1 : num reg opérande 1
S2 : num reg opérande 2
D : num reg destination

Tomasulo - Exemple

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction	D	S1	S2			
VLDR.64	D0	32	R2			
VLDR.64	D1	36	R3			
VMUL.F64	D2	D1	D4			
VSUB.F64	D3	D0	D1			
VDIV.F64	D5	D2	D0			
VADD.F64	D0	D3	D1			

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Non		
Load2	Non		
Load3	Non		Qs1 V
Store1	Non		
Store2	Non		
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Non					

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi									

Tomasulo – Cycle 1

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	32	R2	1		
VLDR.64	D1	36	R3			
VMUL.F64	D2	D1	D4			
VSUB.F64	D3	D0	D1			
VDIV.F64	D5	D2	D0			
VADD.F64	D0	D3	D1			

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Oui	R2+32	
Load2	Non		
Load3	Non		Qs1 V
Store1	Non		
Store2	Non		
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Non					

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

1

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Load1								

Tomasulo – Cycle 2

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	32	R2	1		
VLDR.64	D1	36	R3	2		
VMUL.F64	D2	D1	D4			
VSUB.F64	D3	D0	D1			
VDIV.F64	D5	D2	D0			
VADD.F64	D0	D3	D1			

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Oui	R2+32	
Load2	Oui	R3+36	
Load3	Non		Qs1 V
Store1	Non		
Store2	Non		
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Non					

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

2

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Load1	Load2							

Tomasulo – Cycle 3

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	32	R2	1	3	
VLDR.64	D1	36	R3	2		
VMUL.F64	D2	D1	D4	3		
VSUB.F64	D3	D0	D1			
VDIV.F64	D5	D2	D0			
VADD.F64	D0	D3	D1			

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Oui	R2+32	
Load2	Oui	R3+36	
Load3	Non		Qs1 V
Store1	Non		
Store2	Non		
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		(D4)	Load2	
	Mul2	Non					

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

3

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Load1	Load2	Mul1						

Tomasulo – Cycle 4

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	32	R2	1	3	4
VLDR.64	D1	36	R3	2		
VMUL.F64	D2	D1	D4	3		
VSUB.F64	D3	D0	D1	4		
VDIV.F64	D5	D2	D0			
VADD.F64	D0	D3	D1			

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Non	R2+32	Qs1	V
Oui	R3+36		
Non			
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Oui	VSUB.F64	M(R2+32)			Load2
0	Add2	Non					
0	Add3	Non					
0	Mul1	Oui	VMUL.F64		(D4)	Load2	
0	Mul2	Non					

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

4

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Load1	Load2	Mul1	Add1					

Tomasulo – Cycle 5

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDL.64	D0	32	R2	1	3	4	Load1	Non		
VLDL.64	D1	36	R3	2	5		Load2	Oui	R3+36	
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4			Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1				Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Oui	VSUB.F64	M(R2+32)			Load2
0	Add2	Non					
0	Add3	Non					
0	Mul1	Oui	VMUL.F64		(D4)	Load2	
0	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

5

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi		Load2	Mul1	Add1		Mul2			

Tomasulo – Cycle 6

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	32	R2	1	3	4
VLDR.F64	D1	36	R3	2	5	6
VMUL.F64	D2	D1	D4	3		
VSUB.F64	D3	D0	D1	4		
VDIV.F64	D5	D2	D0	5		
VADD.F64	D0	D3	D1	6		

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Non		Qs1	V
Non	R3+36		
Non			
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
2	Add1	Oui	VSUB.F64	M(R2+32)	M(R3+36)		
0	Add2	Oui	VADD.F64		M(R3+36)	Add1	
	Add3	Non					
10	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
0	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

6

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2	Load2	Mul1	Add1		Mul2			

Tomasulo – Cycle 7

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDR.F64	D0	32	R2	1	3	4	Load1	Non		
VLDR.F64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4			Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6			Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
1	Add1	Oui	VSUB.F64	M(R2+32)	M(R3+36)		
0	Add2	Oui	VADD.F64		M(R3+36)	Add1	
	Add3	Non					
9	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
0	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

7

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2		Mul1	Add1		Mul2			

Tomasulo – Cycle 8

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDR.F64	D0	32	R2	1	3	4	Load1	Non		
VLDR.F64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8		Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6			Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Oui	VSUB.F64	M(R2+32)	M(R3+36)		
0	Add2	Oui	VADD.F64		M(R3+36)	Add1	
	Add3	Non					
8	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
0	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

8

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2		Mul1	Add1		Mul2			

Tomasulo – Cycle 9

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDR.F64	D0	32	R2	1	3	4	Load1	Non		
VLDR.F64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6			Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non	VSUB.F64	M(R2+32)	M(R3+36)		
	Add2	Oui	VADD.F64	M(...)-M(...)	M(R3+36)	Add1	
	Add3	Non					
7	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
0	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

9

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2		Mul1	Add1		Mul2			

Tomasulo – Cycle 10

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDR.F64	D0	32	R2	1	3	4	Load1	Non		
VLDR.F64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6			Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
2	Add1	Non					
	Add2	Oui	VADD.F64	M(...)-M(...)	M(R3+36)		
	Add3	Non					
6	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

10

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2		Mul1			Mul2			

Tomasulo – Cycle 11

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLD.R.64	D0	32	R2	1	3	4	Load1	Non		
VLD.R.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6			Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
1	Add1	Non					
	Add2	Oui	VADD.F64	M(...)-M(...)	M(R3+36)		
	Add3	Non					
5	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
0	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

11

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2		Mul1			Mul2			

Tomasulo – Cycle 12

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLD.R.64	D0	32	R2	1	3	4	Load1	Non		
VLD.R.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6	12		Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Oui	VADD.F64	M(...)-M(...)	M(R3+36)		
	Add3	Non					
4	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
0	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

12

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2		Mul1			Mul2			

Tomasulo – Cycle 13

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLD.R.64	D0	32	R2	1	3	4	Load1	Non		
VLD.R.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
3 0	Add1	Non					
	Add2	Non	VADD.F64	M(...)-M(...)	M(R3+36)		
	Add3	Non					
	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

13

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi	Add2		Mul1			Mul2			

Tomasulo – Cycle 14

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDL.64	D0	32	R2	1	3	4	Load1	Non		
VLDL.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
2 0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

14

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi			Mul1			Mul2			

Tomasulo – Cycle 15

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLD.R.64	D0	32	R2	1	3	4	Load1	Non		
VLD.R.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3			Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
1 0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

15

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi			Mul1			Mul2			

Tomasulo – Cycle 16

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDL.64	D0	32	R2	1	3	4	Load1	Non		
VLDL.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3	16		Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	M(R3+36)	(D4)		
	Mul2	Oui	VDIV.F64		M(R2+32)	Mul1	

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

16

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi			Mul1			Mul2			

Tomasulo – Cycle 17

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLD.R.64	D0	32	R2	1	3	4
VLD.R.64	D1	36	R3	2	5	6
VMUL.F64	D2	D1	D4	3	16	17
VSUB.F64	D3	D0	D1	4	8	9
VDIV.F64	D5	D2	D0	5		
VADD.F64	D0	D3	D1	6	12	13

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Non		Qs1	V
Non			
Non			
Non			
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non	VMUL.F64	M(R3+36)	{D4}		
	Mul2	Oui	VDIV.F64	M*D2	M(R2+32)		

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

17

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi			Mul1			Mul2			

Tomasulo – Cycle 18

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDL.64	D0	32	R2	1	3	4	Load1	Non		
VLDL.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3	16	17	Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
40	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Oui	VDIV.F64	M*D2	M(R2+32)		

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

18

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi						Mul2			

Tomasulo – Cycle 57

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLDL.64	D0	32	R2	1	3	4	Load1	Non		
VLDL.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3	16	17	Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5			Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
1	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Oui	VDIV.F64	M*D2	M(R2+32)		

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

57

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi						Mul2			

Tomasulo – Cycle 58

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLD.R.64	D0	32	R2	1	3	4	Load1	Non		
VLD.R.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3	16	17	Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5	58		Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Oui	VDIV.F64	M*D2	M(R2+32)		

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

58

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi						Mul2			

Tomasulo – Cycle 59

Etat instruction				Lancée	Exécution finie	Ecriture résultat	Tampon de chargement et de rangement			
Instruction		S1	S2				Occupé	Adresse		
VLD.R.64	D0	32	R2	1	3	4	Load1	Non		
VLD.R.64	D1	36	R3	2	5	6	Load2	Non		
VMUL.F64	D2	D1	D4	3	16	17	Load3	Non		Qs1 V
VSUB.F64	D3	D0	D1	4	8	9	Store1	Non		
VDIV.F64	D5	D2	D0	5	58	59	Store2	Non		
VADD.F64	D0	D3	D1	6	12	13	Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Non	VDIV.F64	M*D2	M(R2+32)		

Hypothèses:

l'addition dure 2 cycles
la multiplication 10 cycles
la division 40 cycles

Cycle

59

Etat registres

	D0	D1	D2	D3	D4	D5	D6	...	D15
Qi						Mul2			

Tomasulo — Exemple de boucle

```
Loop: VLDR.64      D0,[R1]
      VMUL.F64     D4,D0,D2
      VSTR.F64     D4,[R1]
      SUBS         R1,R1,#8
      BNE          Loop
```

- Hypothèses
 - La multiplication dure 4 cycles
 - Le premier load provoque un échec dans le cache (8 cycles)

Exemple de boucle Cycle 1

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1		
VMUL.F64	D4	D0	D2			
VSTR.F64	D4	0	R1			
VLDR.64	D0	0	R1			
VMUL.F64	D4	D0	D2			
VSTR.F64	D4	0	R1			

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Oui	80	
Load2	Non		
Load3	Non		Qs1 V
Store1	Non		
Store2	Non		
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non					
	Mul2	Non					

Cycle

1

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
80	Qi	Load1								

Exemple de boucle Cycle 2

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1		
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1			
VLDR.64	D0	0	R1			
VMUL.F64	D4	D0	D2			
VSTR.F64	D4	0	R1			

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Oui	80	Qs1	V
Non			
Non			
Non			
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Non					

Cycle

2

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
80	Qi	Load1				Mul1				

Exemple de boucle Cycle 3

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLD.R.64	D0	0	R1	1		
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLD.R.64	D0	0	R1			
VMUL.F64	D4	D0	D2			
VSTR.F64	D4	0	R1			

Tampon de chargement et de rangement

	Occupé	Adresse		
Load1	Oui	80		
Load2	Non			
Load3	Non		Qs1	V
Store1	Oui	80	Mul1	
Store2	Non			
Store3	Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Non					

Cycle

3

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
80	Qi	Load1				Mul1				

Exemple de boucle Cycle 4

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	0	R1	1		
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.F64	D0	0	R1			
VMUL.F64	D4	D0	D2			
VSTR.F64	D4	0	R1			

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Oui	80	Qs1	V
Non			
Non			
Oui	80	Mul1	
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Non					

Cycle

4

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
72	Qi	Load1				Mul1				

Exemple de boucle Cycle 5

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	0	R1	1		
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.F64	D0	0	R1			
VMUL.F64	D4	D0	D2			
VSTR.F64	D4	0	R1			

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Oui	80	Qs1	V
Non			
Non			
Oui	80	Mul1	
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Non					

Cycle

5

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
72	Qi	Load1				Mul1				

Exemple de boucle Cycle 6

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	0	R1	1		
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.F64	D0	0	R1	6		
VMUL.F64	D4	D0	D2			
VSTR.F64	D4	0	R1			

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Oui	80	Qs1	V
Oui	72		
Non			
Oui	80	Mul1	
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Non					

Cycle

6

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
72	Qi	Load2				Mul1				

Exemple de boucle Cycle 7

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1		
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6		
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1			

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Oui	80	Qs1	V
Oui	72		
Non			
Oui	80	Mul1	
Non			
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Oui	VMUL.F64		R(D2)	Load2	

Cycle

7

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
72	Qi	Load2				Mul2				

Exemple de boucle Cycle 8

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	0	R1	1		
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.F64	D0	0	R1	6		
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement			
Occupé		Adresse	
Load1	Oui	80	
Load2	Oui	72	
Load3	Non		Qs1 V
Store1	Oui	80	Mul1
Store2	Oui	72	Mul2
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Oui	VMUL.F64		R(D2)	Load2	

Cycle

8

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
72	Qi	Load2				Mul2				

Exemple de boucle Cycle 9

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	0	R1	1	9	
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.F64	D0	0	R1	6		
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1	8		

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Oui	80	Qs1	V
Oui	72		
Non			
Oui	80	Mul1	
Oui	72	Mul2	
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load1	
	Mul2	Oui	VMUL.F64		R(D2)	Load2	

Cycle

9

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi	Load2				Mul2				

Exemple de boucle Cycle 10

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.F64	D0	0	R1	6	10	
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement			
Occupé	Adresse		
Load1	Non		
Load2	Oui	72	
Load3	Non		Qs1 V
Store1	Oui	80	Mul1
Store2	Oui	72	Mul2
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	Mem(80)	R(D2)	Load1	
	Mul2	Oui	VMUL.F64		R(D2)	Load2	

Cycle

10

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi	Load2				Mul2				

Exemple de boucle Cycle 11

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1	8		

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Non		Qs1	V
Non	72		
Oui	64		
Oui	80	Mul1	
Oui	72	Mul2	
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	Mem(80)	R(D2)		
	Mul2	Oui	VMUL.F64	Mem(72)	R(D2)	Load2	

Cycle

11

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi	Load2				Mul2				

Exemple de boucle Cycle 12

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement			
Occupé		Adresse	
Load1	Non		
Load2	Non		
Load3	Oui	64	Qs1 V
Store1	Oui	80	Mul1
Store2	Oui	72	Mul2
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	Mem(80)	R(D2)		
	Mul2	Oui	VMUL.F64	Mem(72)	R(D2)		

Cycle

12

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi					Mul2				

Exemple de boucle Cycle 13

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2		
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1	8		

Load1
Load2
Load3
Store1
Store2
Store3

Tampon de chargement et de rangement

Occupé	Adresse		
Non		Qs1	V
Non			
Oui	64		
Oui	80	Mul1	
Oui	72	Mul2	
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
1	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	Mem(80)	R(D2)		
	Mul2	Oui	VMUL.F64	Mem(72)	R(D2)		

Cycle

13

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi					Mul2				

Exemple de boucle Cycle 14

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7		
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement			
Occupé	Adresse		
Non		Qs1	V
Non			
Oui	64		
Oui	80	Mul1	
Oui	72	Mul2	
Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64	Mem(80)	R(D2)		
	Mul2	Oui	VMUL.F64	Mem(72)	R(D2)		

Cycle

14

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi					Mul2				

Exemple de boucle Cycle 15

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	15
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7	15	
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Non		
Load2	Non		
Load3	Oui	64	Qs1 V
Store1	Oui	80	Mul1 Mem(80)*D2
Store2	Oui	72	Mul2
Store3	Non		

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Non	VMUL.F64	Mem(80)	R(D2)		
	Mul2	Oui	VMUL.F64	Mem(72)	R(D2)		

Cycle

15

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi					Mul2				

Exemple de boucle Cycle 16

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	15
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7	15	16
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement

	Occupé	Adresse		
Load1	Non		Qs1	V
Load2	Non			
Load3	Oui	64		
Store1	Oui	80	Mul1	Mem(80)*D2
Store2	Oui	72	Mul2	Mem(72)*D2
Store3	Non			

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load3	
	Mul2	Non	VMUL.F64	Mem(72)	R(D2)		

Cycle

16

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi					Mul1				

Exemple de boucle Cycle 17

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	15
VSTR.F64	D4	0	R1	3		
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7	15	16
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Non		
Load2	Non		
Load3	Oui	64	Qs1 V
Store1	Oui	80	Mul1 Mem(80)*D2
Store2	Oui	72	Mul2 Mem(72)*D2
Store3	Non	64	Mul1

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load3	
	Mul2	Non					

Cycle

17

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
64	Qi					Mul1				

Exemple de boucle Cycle 18

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.F64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	15
VSTR.F64	D4	0	R1	3	18	
VLDR.F64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7	15	16
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement

	Occupé	Adresse		
Load1	Non			
Load2	Non			
Load3	Oui	64	Qs1	V
Store1	Oui	80	Mul1	Mem(80)*D2
Store2	Oui	72	Mul2	Mem(72)*D2
Store3	Oui	64	Mul1	

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load3	
	Mul2	Non					

Cycle

18

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
56	Qi					Mul1				

Exemple de boucle Cycle 19

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	15
VSTR.F64	D4	0	R1	3	18	19
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7	15	16
VSTR.F64	D4	0	R1	8		

Tampon de chargement et de rangement

	Occupé	Adresse		
Load1	Non		Qs1	V
Load2	Non			
Load3	Oui	64		
Store1	Non	80	Mul1	Mem(80)*D2
Store2	Oui	72	Mul2	Mem(72)*D2
Store3	Oui	64	Mul1	

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load3	
	Mul2	Non					

Cycle

19

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
56	Qi					Mul1				

Exemple de boucle Cycle 20

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	15
VSTR.F64	D4	0	R1	3	18	19
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7	15	16
VSTR.F64	D4	0	R1	8	20	

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Non		
Load2	Non		
Load3	Oui	64	Qs1 V
Store1	Non		
Store2	Oui	72	Mul2 Mem(72)*D2
Store3	Oui	64	Mul1

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load3	
	Mul2	Non					

Cycle

20

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
56	Qi					Mul1				

Exemple de boucle Cycle 21

Etat instruction				Lancée	Exécution finie	Ecriture résultat
Instruction		S1	S2			
VLDR.64	D0	0	R1	1	9	10
VMUL.F64	D4	D0	D2	2	14	15
VSTR.F64	D4	0	R1	3	18	19
VLDR.64	D0	0	R1	6	10	11
VMUL.F64	D4	D0	D2	7	15	16
VSTR.F64	D4	0	R1	8	20	21

Tampon de chargement et de rangement			
	Occupé	Adresse	
Load1	Non		
Load2	Non		
Load3	Oui	64	Qs1 V
Store1	Non		
Store2	Non	72	Mul2 Mem(72)*D2
Store3	Oui	64	Mul1

Stations de réservation

Temps	Nom	Occupé	Op	Vs1	Vs2	Qs1	Qs2
0	Add1	Non					
	Add2	Non					
	Add3	Non					
	Mul1	Oui	VMUL.F64		R(D2)	Load3	
	Mul2	Non					

Cycle

21

Etat registres

R1		D0	D1	D2	D3	D4	D5	D6	...	D15
56	Qi					Mul1				

Exercice 1 - Tomasulo

- On considère une boucle dont le code est le suivant :

```
bcl:  vldr.64      D1, [R1], #-8 @ D1 <- mem(R1) ; R1 <- R1-8
      vmul.F64    D2, D1, D0
      vadd.F64    D4, D2, D3
      vstr.64     D4, [R2], #-8
      cmp        R1, #0
      bne        bcl
```

1. Déterminer les dépendances entre les instructions
2. Analyser l'exécution de deux itérations successives en ignorant le temps d'exécution des instructions entières

Exercice – Tomasulo

Hypothèses latence

:

Add: 3 cycles,

Mult: 6cycles,

Div: 24 cycles,

load et store: 1 cycle

Etat des instructions

Instruction	Lancée	Exécution	Ecriture résultat
VLDR.64 D1, [R1], #-8	1	2-3	4
VMUL.F64 D2, D1, D0			
VADD.F64 D4, D2, D3			
VSTR.64 D4, [R2], #-8			
VLDR.64 D1, [R1], #-8			
VMUL.F64 D2, D1, D0			
VADD.F64 D4, D2, D3			
VSTR.64 D4, [R2], #-8			

Etat des stations

N°	Nom	Occupée	Op	Valeur S1 / @	Valeur S2 / D	SR S1	SR S2
1	Add1						
2	Add2						
3	Mul1						
4	Mul2						
5	Div						
6	LD1	O ₁ N ₄	VLDR.64	R1	0		
7	LD2						

Etat des registres

	D0	D1	D2	D3	D4	D5	D6
Nom UF		LD1 ₁₋₄					

Solution – Tomasulo

Hypothèses latence

:

Add: 3 cycles,

Mult: 6cycles,

Div: 24 cycles,

load et store: 1 cycle

Etat des instructions

Instruction	Lancée	Exécution	Ecriture résultat
VLD.R.64 D1, [R1], #-8	1	2-3	4
VMUL.F64 D2, D1, D0	2	5-11	12
VADD.F64 D4, D2, D3	3	13-16	17
VSTR.64 D4, [R2], #-8	4	18-19	20
VLD.R.64 D1, [R1], #-8	5	6-7	8
VMUL.F64 D2, D1, D0	6	9-15	16
VADD.F64 D4, D2, D3	7	17-20	21
VSTR.64 D4, [R2], #-8	21	22-23	24

Etat des stations

N°	Nom	Occupée	Op	Valeur S1 / @	Valeur S2 / D	SR S1	SR S2
1	Add1	O ₃ N ₁₇	VADD.F64	D2	D3	Mul1 ₃₋₁₂	
2	Add2	O ₇ N ₂₁	VADD.F64	D2	D3	Mul2 ₆₋₁₆	
3	Mul1	O ₂ N ₁₂	VMUL.F64	D1	D0	LD1 ₂₋₄	
4	Mul2	O ₆ N ₁₆	VMUL.F64	D1	D0	LD1 ₆₋₈	
5	Div						
6	LD1	O ₁ N ₄ O ₅ N ₈	VLD.R.64	R1-8			
7	LD2						
8	ST	O ₄ N ₂₀ O ₂₁ N ₂₄	VSTR.64	R2-8	D4	Add1 ₃₋₁₂ Add2 ₂₁₋₂₄	

Etat des registres

	D0	D1	D2	D3	D4	D5	D6
Nom UF		LD1 ₁₋₄ LD1 ₅₋₈	Mul1 ₂₋₁₂ Mul1 ₆₋₁₆		Add1 ₃₋₁₇ Add1 ₇₋₂₁		


Conclusion Tomasulo

- Empêche les aléas de ressources de registre grâce au renommage
- Evite donc les aléas EAL et EAE
- Bypass automatique des registres
- Réalise un déroulage de boucle dans le matériel
- Non limité aux blocs de base si prédiction de branchement mais problème avec les écritures dans le désordre des registres
 - Une instruction située derrière un branchement prédit peut modifier un registre alors que le branchement a été mal prédit...
- Reste aussi le problème des exceptions précises
 - Une instruction peut modifier un registre alors qu'une instruction ultérieure peut lever une exception

Ordonnancement dynamique et spéculatif

- Comment modifier de manière minimale le schéma de Tomasulo pour
 - prendre en compte la spéculation (prédiction de branchement)
 - rendre les exceptions précises

Ordonnancement dynamique et spéculatif



Les structures

Banc de registres

	occupé ?	Qi	data
R0			
R1			
R2			
...			

Une station

Op	Vs1	Vs2	Qs1	Qs2	occupé

Qi, Qs1, Qs2 : numéro de l'entrée dans le ROB qui contient l'instruction

Une entrée du ROB

occupé	n° registre destination	valeur résultat	V	prédiction branch ^t	exception ?	cause except ^o

dest

valeur

V : résultat prêt

La spéculation matérielle

Les étapes de l'algorithme (non superscalaire)

Etat de l'instruction	Attente jusqu'à	Actions à effectuer
Lancement	Station et ROB disponibles	$\text{Reg}[D].Q_i \leftarrow b$; $\text{ROB}[b].\text{dest} \leftarrow D$; $\text{SR}[r].\text{occupé} \leftarrow \text{oui}$; $\text{SR}[r].\text{dest} \leftarrow b$; si $(\text{Reg}[S1].Q_i == 0)$ alors $\{\text{SR}[r].V_{s1} \leftarrow \text{Reg}[S1].\text{data}$; $\text{SR}[r].Q_{s1} \leftarrow 0\}$ sinon $\text{SR}[r].Q_{s1} \leftarrow b$ } si $(\text{Reg}[S2].Q_i == 0)$ alors $\{\text{SR}[r].V_{s2} \leftarrow \text{Reg}[S2].\text{data}$; $\text{SR}[r].Q_{s2} \leftarrow 0\}$ sinon $\text{SR}[r].Q_{s2} \leftarrow b$ }
Exécution	$(\text{SR}[r].Q_{s1} = 0)$ et $\text{SR}[r].Q_{s2} = 0$	Aucune. Les opérandes sont dans V_{s1} et V_{s2} .
Ecriture résultat	Exécution terminée de r avec numéro du ROB b et bus résultat disponible.	$\forall x, (\text{si } \text{SR}[x].Q_{s1} = b) \text{ alors } \{\text{SR}[x].V_{s1} \leftarrow \text{résultat}$; $\text{SR}[x].Q_{s1} \leftarrow 0$; } $\forall x, (\text{si } \text{SR}[x].Q_{s2} = b) \text{ alors } \{\text{SR}[x].V_{s2} \leftarrow \text{résultat}$; $\text{SR}[x].Q_{s2} \leftarrow 0$; } $\text{SR}[r].\text{occupé} \leftarrow \text{non}$; $\text{ROB}[b].\text{valeur} \leftarrow \text{résultat}$;
Garantie	Instruction en tête du ROB (entrée t) et écriture du résultat effectuée ($V=1$).	si $(\text{ROB}[t].\text{instruction} = \text{branchement})$ et (branchement mal prédit) alors {vider le ROB ; redémarrer la lecture des instructions} sinon { si $\text{ROB}[t].V = \text{oui}$ { si $(\text{ROB}[t].\text{instruction} = \text{rangement})$ alors $\{\text{Mem}(\text{ROB}[t].\text{valeur}) \leftarrow \text{ROB}[t].\text{valeur}$; } sinon $\text{Reg}[\text{ROB}[t].\text{dest}].\text{data} \leftarrow \text{ROB}[t].\text{valeur}$; $\text{Reg}[\text{ROB}[t].\text{dest}].Q_i \leftarrow 0$; } }