

Основы профессиональной деятельности Часть третья (не последняя).

Клименков С.В. 2019-2020 уч. год v.1.45.06 от 09.02.2022




Выполнение вычислений

1





БЭВМ: 32-х разрядные числа



0000 0000 1100 1110

0010 0100 0110 0110

fffe2665 + cffe01 = ce2466 -121243 + 13630977 = 13509734



Суммирование 32-х разрядных чисел

Л прос	Содержимое		Коммонтории	
Адрес	Код	Мнемоника	Комментарии	
010	A017	LD 0x17	Младшее слово 1-го числа	
011	4019	ADD 0x19	Младшее слово 2-го числа	
012	E01B	ST 0x1B	Сохранение младшего слова суммы	
013	A018	LD 0x18	Старшее слово 1-го числа	
014	501A	ADC 0x1A	Старшее слово 2-го числа, перенос между словами	
015	E01C	ST 0x1C	Сохранение старшего слова суммы	
016	0100	HLT	Останов	
017	2665	X	Две ячейки 1-го числа	
018	FFFE	X		
019	FE01	Y	Две ячейки 2-го числа	
01A	00CF	Y		
01B	2466	R	Две ячейки результата	
01C	00CE	R		

fffe2665 + cffe01 = ce2466



Изменение знака 16-ти разрядного числа

Л прос	Сод	цержимое	Комментарии
Адрес	Код	Мнемоника	
010	A015	LD 0x15	Х в аккумуляторе
011	0280	NOT	Вычисление дополнения (инверсия битов числа)
012	0700	INC	Инкремент. NEG == NOT+INC
013	E016	ST 0x16	Сохранение результата
014	0100	HLT	
015	0002	X	X
016	FFFE	R	R

$$R = -X$$



Изменение знака 32-х разрядного числа


Anno	Сод	цержимое	Уомионтории
Адрес	Код	Мнемоника	Комментарии
010	A01B	LD 0x1B	Старшее слово X в аккумуляторе
011	0280	NOT	Вычисление дополнения (инверсия битов числа)
012	E01D	ST 0x1D	Сохранение старшего слова R
013	A01A	LD 0x1A	Младшее слово X в аккумуляторе
014	0780	NEG	Вычисление доп.кода (инверсия битов числа)
015	E01C	ST 0x1C	Сохранение младшего слова
016	0200	CLA	Добавление возможного переноса к старшему слову
017	501D	ADC 0x1D	
018	E01D	ST 0x1D	Сохранение старшего слова
019	0100	HLT	
01A	2665	X	X = -121243
01B	FFFE	X	
01C	D99B	R	R = 121243
01D	0001	R	

$$R = -X$$



Инструкция сравнения СМР: AC + (- operand) → NZVC

• Как сравнить два числа А и В?





Управление вычислительным процессом

Наименование	Мнемон.	Код	Описание
Переход, если равенство	BEQ D	F0XX	IF Z==1 THEN IP+D+1 → IP
Переход, если неравенство	BNE D	F1XX	IF Z==0 THEN IP+D+1 → IP
Переход, если минус	BMI D	F2XX	IF N==1 THEN IP+D+1 → IP
Переход, если плюс	BPL D	F3XX	IF N==0 THEN IP+D+1 → IP
Переход, если выше или равно /перенос	BCS D BHIS D	F4XX	IF C==1 THEN IP+D+1 → IP
Переход, если ниже/нет переноса	BCC D BLO D	F5XX	IF C==0 THEN IP+D+1 → IP
Переход, если переполнение	BVS D	F6XX	IF V==1 THEN IP+D+1 → IP
Переход, если нет переполнения	BVC D	F7XX	IF V==0 THEN IP+D+1 → IP
Переход, если меньше	BLT D	F8XX	IF N⊕V==1 THEN IP+D+1 → IP
Переход, если больше или равно	BGE D	F9XX	IF N⊕V==0 THEN IP+D+1 → IP
Безусловный переход	BR D JUMP D	CEXX	IP+D+1 → IP



Программа вычисления модуля числа

Адрес	Сод	цержимое	l(a
	Код	Мнемоника	Комментарии
010	A016	LD 0x16	Х в аккумуляторе
011	<u>7F00</u>	<u>CMP #0</u>	Если X>=0 то
012	F301	BPL IP+1	переход к адресу 14
013	0780	NEG	Меняем знак
014	E017	ST 0x17	Сохранение результата
015	0100	HLT	
016	FFFE	X	X
017	0002	R	R = X

$$R = |X|$$

MTMO BT

Установка флагов


-«-» - неизм., «*» - по рез., «0»-сб.

Команда	N	Z	٧	С	Операция
NOP	ı	ı	-	-	Нет операции
CLA	*	*	0	-	0 → AC Команды показаны Команды
NOT	*	*	0	-	(^AC) → AC He BCe!
CLC	ı	ı	-	0	$\bigcup_{0 \to c}$
CMC	ı	ı	-	*	$(^{C}) \rightarrow C$
ROL	*	*	*	*	AC и C сдвигается влево. AC15 $ ightarrow$ C, C $ ightarrow$ AC0
ASR	*	*	*	*	AC сдвигается вправо. AC0 $ ightarrow$ C, AC15 $ ightarrow$ AC14
SXTB	*	*	0	-	Расширение знака мл. байта АС7→АС15АС8
SWAB	*	*	0	-	Обмен ст. и мл. байта AC7AC0→AC15AC8
OR M	*	*	0	-	$M \mid AC \rightarrow AC$
ADD M	*	*	*	*	$M + AC \rightarrow AC$
SUB M	*	*	*	*	$AC - M \rightarrow AC$
CMP M	*	*	*	*	Установить флаги по результату AC – M
LOOP M	ı	-	_	-	M - 1 → M; Если M <= 0, то IP + 1 → IP
LD M	*	*	0	-	$M \rightarrow AC$
JUMP M	-	_	_	-	$M \rightarrow IP$



Отступление: Циклические программы

• for, foreach, while, do-while





R=50Y (Bap 1)

ОД3!

Л прос	Содержимое		Va
Адрес	Код	Мнемоника	Комментарии
010	0042	Y	Множимое
011	0000	Z	Ячейка для накопления и хранения результата
012	0032	M	Множитель 50=(32) ₁₆
013	0000	С	Счетчик циклов
014	A011	LD 0x11	К промежуточному результату, находящемуся
015	4010	ADD 0x10	в ячейке 0x11, добавляется ещё одно значение
016	E011	ST 0x11	множимого Ү
017	A013	LD 0x13	Содержимое счетчика циклов С увеличивается на 1, а
018	0700	INC	его копия сохраняется в аккумулятор
019	E013	ST 0x13	
01A	7012	CMP 0x12	Если С != M, то продолжаем добавление Y к R
01B	F1F8	BNE IP-8	Переход со смещением на адрес 0х14
01C	0100	HLT	Останов, когда все 50 операций выполнены



R=50Y (LOOP)

Декремент и	LOOP M	8XXX	М - 1 → М; Если М <= 0, то
пропуск			IP + 1 → IP

Не использует аккумулятор (А) и регистр переноса (С)!

Адрес	Сод	цержимое	V
	Код	Мнемоника	Комментарии
010	0042	Y	Множимое
011	0000	R	Ячейка для накопления и хранения результата
012	0032	M	Множитель 50=(32) ₁₆
013	0200	CLA	К содержимому аккумулятора добавляется Ү
014	4010	ADD 0x10	М уменьшается на 1, в случае если М>0 выполняется
015	8012	LOOP 0x12	переход на 14 адрес. Если М становится ==0 (или <0),
016	C014	JMP 0x14	то BR пропускается.
017	E011	ST 0x11	Сохранение результата
018	0100	HLT	



Цикл исполнения LOOP

DR после м.ц. ОF содержит значение операнда

AR адрес операнда

- ~0 + DR → DR ; 0x0 = 0xFFFF = -1; Вычитание единицы из DR
- ~0 + DR → BR, DR → MEM (AR) ; Записываем значение операнда в память. Вычитание еще единицы (ЗАЧЕМ?!!)
- if BR(15) = 0 then GOTO INT; Проверка на положительный (DR-1) и если да, то завершение цикла
- IP + 1 → IP ; Перескок через команду, если BR=DR-1 отрицательное
- **GOTO INT** ; Завершение цикла



R=50Y («китайский», правильный)

Л прос	Содержимое		Гоммонтарии
Адрес	Код	Мнемоника	Комментарии
010	0042	Y	Множимое
011	0000	R	Ячейка для накопления и хранения результата
012	0000	R'	Промежуточный результат Ү*16
013	A010	LD 0x10	Υ
014	0500	ASL	Y*2
015	E011	ST 0x11	Сохраним в ячейке R
016	0500	ASL	Y^{*4}
017	0500	ASL	$50_{10} = 32_{16} = 00110010_{2}$
018	0500	ASL	Y*16
019	E012	ST 0x12	Сохраним в ячейке R'
01A	0500	ASL	Y*32
01B	4012	ADD 0x12	Добавим к аккумулятору R и R', таким образом, что
01C	4011	ADD 0x11	R=32Y+16Y+2Y=(32+16+2)Y
01D	E011	ST 0x11	Сохраняем результат
01E	0100	HLT	



Представление одномерных массивов данных

1. Элемент масс	сива заним	иает ровно с	лово
Элемент 0	Элемент 1		Элемент n
слово 0	слово 1	•••	слово n
2. Элемент мень	ьше слова		
Элемент 0	Элемент 1		Элемент п
слово 0	слово 1	***	слово n
Элемент 0 Элем	ент 1 Элемент	2нт	· n-1 Элемент n
слово 0	слово 1		слово k
3. Элемент боль	ьше слова		•
Элемент 0	Элем	иент 1	Элемент п
слово 0	слово 1		слово р
Элеме	нт 0	Эг	іемент n
слово 0	слово 1	слово р-1	слово р



Суммирование элементов массива (переадресация)


A = noo	Сод	ержимое	Комментарии		
Адрес	Код	Мнемоника	комментарии		
005	0000	S	Ячейка, отведенная для накопления результата.		
006	0020	С	Число элементов массива 32		
010					
			Элементы массива		
02F					
030	A005	LD 0x5	Предыдущий результат (S) складывается с ячейкой,		
031	<u>4010</u>	ADD ?	указанной в коде команды по адресу 31 и		
032	E005	ST 0x5	записывается в S		
033	A031	LD 0x31	Взять код команды по адресу 31		
034	0700	INC	Увеличить его на 1		
035	E031	ST 0x31	Записать в ячейку 31.		
036	8006	LOOP 0x6	Элементы закончились?		
037	CEF8	BR IP-8	Нет – переход на 30 адрес		
038	0100	HLT	Да - останов		



Режимы адресации: Прямая абсолютная, режим 0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	K(ЭΠ		0					A	дре	С				

ADD 0x10




- Адрес полностью кодируется в младших 11 битах
- Непосредственно загружается в AR из кода команды




Режимы адресации: прямая относительная, 1-110

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	K	ЭΠ		1	Р	ежи	M			С	мещ	ени	ie		

LD IP-3 (код 0xAEFD)



• В битах 0-7 закодировано смещение относительно адреса следующей команды





Косвенная адресация: Режимы: 1-000,1-010,1-011

 Массив:
 030
 04F
 050


 Адрес начала = 0x30
 CAFE
 DOB1
 0BAD
 0000

1. Косвенная относительная




010 LD (IP-3)

2. Косвенная (относительная) автоинкрементная



3. Косвенная (...) автодекрементная



010 LD (IP-3)+





Режимы адресации: со смещением относительно SP

- Будет рассмотрена в дальнейшем
- Но там никакой магии все тоже самое, что и в относительной, только базовый регистр не IP a SP
- Нужна для выборки параметров со стека



Режимы адресации: Прямая загрузка, режим 111

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	K(ЭΠ		1	1	1	1				Чис	СЛО			

LD #0x80 (LD #-128, код 0xAF80)



- Значение в битах 0-7 непосредственно загружается в аккумулятор
- Происходит *расширение знака*: бит 7 АС копируется в биты 8-15 АС коммутатор (нужно для, например, СМР #-5)



Режимы адресации: Сводная таблица

	KC	Д		Мнемоника	Описание	Реализация машинных циклов AF, <i>OF</i>
11	10	9	8	МПСМОНИКа	Описание	т сализация машинных циклов Аг, Ог
0	М	М	М	ADD 0ADDR ADD \$L	Прямая абсолютная	$AF- HET!$ $DR \rightarrow AR; MEM(AR) \rightarrow DR$
1	0	0	0	ADD (L)	Косвенная относительная	SXT_CR(07) \rightarrow BR, BR + IP \rightarrow AR, MEM(AR) \rightarrow DR, DR \rightarrow AR; MEM(AR) \rightarrow DR
1	0	0	1		Резерв	
1	0	1	0	ADD (L)+	Косвенная автоинкрементная (постинкремент)	$\begin{array}{l} \textbf{SXT_CR(07)} \rightarrow \textbf{BR,} \\ \textbf{BR + IP} \rightarrow \textbf{AR, MEM(AR)} \rightarrow \textbf{DR, DR + 1} \rightarrow \textbf{DR,} \\ \textbf{DR} \rightarrow \textbf{MEM(AR), DR - 1} \rightarrow \textbf{DR,} \\ \textbf{DR} \rightarrow \textbf{AR; MEM(AR)} \rightarrow \textbf{DR} \end{array}$
1	0	1	1	ADD -(L)	Косвенная автодекрементная (предекремент)	$\begin{array}{l} \textbf{SXT_CR(07)} \rightarrow \textbf{BR,} \\ \textbf{BR + IP} \rightarrow \textbf{AR, MEM(AR)} \rightarrow \textbf{DR, DR - 1} \rightarrow \textbf{DR,} \\ \textbf{DR} \rightarrow \textbf{MEM(AR),} \\ \textbf{DR} \rightarrow \textbf{AR; MEM(AR)} \rightarrow \textbf{DR} \end{array}$
1	1	0	0	ADD &N ADD (SP+N)	Косвенная относительная, со смещением (SP)	$SXT_CR(07) \rightarrow BR,$ $BR + SP \rightarrow DR,$ $DR \rightarrow AR; MEM(AR) \rightarrow DR$
1	1	0	1		Резерв	Где здесь
1	1	1	0	ADD L ADD (IP+N)	Прямая относительная	SXT_CR(07) \rightarrow BR, BR + IP \rightarrow DR, DR \rightarrow AR; MEM(AR) \rightarrow DR
1	1	1	1	ADD #N	Прямая загрузка	$SXT_CR(07) \rightarrow BR, BR \rightarrow DR$



Суммирование, адресация косвенная автоинкрементная

A = 0.00	С	одержимое	Уоммонтории				
Адрес	Код	Мнемоника	Комментарии				
005 006 007	0000 0010 0010	S C I	Ячейка, отведенная для накопления результата. Длина массива (0x10) Текущий элемент массива				
010 011 012 013 014 015	0200 4AF5 8006 CEFD E005 0100	CLA ADD (IP-B)+ LOOP 0x6 BR IP-3 ST 0x5 HLT	Очистить результат 0x12-0xB = 7; AC + следующий элемент массива Мы сложили все элементы? 0x14-3 = 0x11; Нет – продолжим складывать Результат в ячейке 5				
030 04F			Элементы массива				



Суммирование (косвенная автодекрементная адресация)

Что нужно изменить по сравнению с предыдущей программой?







Подпрограммы


2





Мотвивация


• Зачем?



- Когда выгодно создавать подпрограмму?
 - Размер кода
 - Передача и обработка параметров;
 возвращение результатов
- Инлайнинг процесс, обратный выделению кода в подпрограмму



БЭВМ: Вызов программы и возврат из нее





Передача параметров и получение результатов

- Аккумулятор (Регистры Общего Назначения)
 - Сколько параметров можно передать в БЭВМ?
- Адресуемые ячейки памяти
 - Необходимо организовать
- Стек
- Регистровые окна



Комплекс программ: передача параметров через аккумулятор

Комплекс программ для вычисления функции R=4|X|+1 для чисел в ячейках 58,63,71 с размещением результатов в ячейках 74,77,82

Основная программа

Л прос	Co	держимое	Коммонтории
Адрес	Код	Мнемоника	Комментарии
010	A058	LD 0x58	Первое число в 58
011	D030	CALL 0x30	Вызов п/п
012	E074	ST 0x74	Результат в 74
013	A063	LD 0x63	Второе число в 63
014	D030	CALL 0x30	Вызов п/п
015	E077	ST 0x77	Результат в 77
016	A071	LD 0x71	Третье число в 71
017	D030	CALL 0x30	Вызов п/п
018	E082	ST 0x82	Результат в 82
019	0100	HLT	

Подпрограмма вычисления R=4|X|+1

Л прос	Содержимое					
Адрес	Код	Мнемоника				
030	F301	BPL IP+1				
031	0780	NEG				
032	0500	ASL				
033	0500	ASL				
034	0700	INC				
035	0A00	RET				



Комплекс программ: передача через адреса ячеек памяти

Подпрограмма вычисления R=4|X|+1


Основная программа

Л прос	Содержимое			
Адрес	Код	Мнемоника		
010	D030	CALL 0x30		
011	0058	Адрес Х1		
012	0074	Адрес R1		
013	D030	CALL 0x30		
014	0063	Адрес Х2		
015	0077	Адрес R2		
016	D030	CALL 0x30		
017	0071	Адрес ХЗ		
018	0082	Адрес R3		
019	0100	HLT		

A =	Co	держимое	16
Адрес	Код	Мнемоника	Комментарии
030	AC00	LD (SP+0)	Загрузить вершину
031	EE10	ST MSP	стека в ячейку 042
032	AA0F	LD (MSP)+	Адрес X в 043; Сохр.
	EE0F	ST ADDR	SP=SP+1
034 035 036 037 038 039 03A	A80E F301 0500 0500 0500 0700	LD (ADDR) BPL IP+1 NEG ASL ASL INC PUSH	Загрузить X Вычисление подпрограммы 4 X +1 Результат временно в стек
03B	AA06	LD (MSP)+ ST ADDR POP ST (ADDR)	Адрес R в 043
03C	EE06		Coxp. SP=SP+1
03D	0800		Результат из стека
03E	E804		Сохранить в памяти
03F	AE02	LD MSP	Взять увелич. SP и сохр. на вершине Возврат.
040	EC00	ST (SP+0)	
041	0A00	RET	
042	0000	;MSP	Ячека для ук. стека
043		;ADDR	Ячейка для адресов



Стек






Передача параметров с использованием <u>стека R=2X+Y</u>

Основная программа

	1						
A = noo	Co	Содержимое					
Адрес	Код	Мнемоника					
010	A019	LD 0x19 ;X					
011	0C00	PUSH					
012	A01A	LD 0x1A ;Y					
013	0C00	PUSH					
014	D030	CALL 0x30					
015	0800	POP					
016	0800	POP					
017	E01B	ST 0x1B ;R					
018	0100	HLT					
019	0030	x					
01A	0005	Y					
01B	0065	R					

Подпрограмма R=2X+Y

Л прос	Co	одержимое	Комментарии		
Адрес	Код	Мнемоника	Комментарии		
030	AC02	LD &2	Х из 2 эл-та		
031	0500	ASL	X*2		
032	4C01	ADD &1	X*2+Y из 1 эл-та		
033	EC02	ST &2	R в 2-й элемент 🔹		
034	0A00	RET	возврат		



Адрес возврата

SP до вызова подпрограммы



Цикл исполнения CALL

- CALL: DR после м.ц. OF содержит адрес перехода
 - DR → BR ; Адрес перехода записать в BR
 - IP → DR ; Подготовить адрес возврата для записи в стек
 - BR → IP ; Переход на подпрограмму
 - ~0 + SP → SP, AR ; Уменьшить стек на 1
 - DR → MEM (AR) ; Записать адрес возврата
 - **GOTO INT** ; Завершение цикла




Цикл исполнения RET

- SP → AR ; Вершину стека поместить в AR
- мем (AR) → DR ; Прочитать адрес возврата
- DR → IP ; Вернуться из подпрограммы
- **SP** + 1 → **SP** ; Увеличить стек на 1
- **GOTO INT** ; Завершение цикла



Рекурсивность сумма чисел от 1 до N

• Рекурсивность — способность подпрограммы





Реентерабельность R=50Y


• Реентерабельность — способность программы быть запущенной несколько раз

Апрос	Содержимое		Vолдонтории			
Адрес	Код	Мнемоника	Комментарии			
005 006 007 008	0042 0000 0000 0032	Y R M Mhay	Множимое Ячейка для накопления и хранения результата Текущее (цикловое) значение множетеля Начальное количество умножений			
000 00C 00D 00E 00F	0200 E006 A008 E007	CLA ST 0x6 LD 0x8 ST 0x7	Очистка ячейки для накопления результата Инициализация текущего множителя начальным значением			
010 011 012 013	0200 4005 8007 CEFD	CLA ADD 0x5 LOOP 0x7 BR IP-3	К содержимому аккумулятора добавляется Y M уменьшается на 1, в случае если M>0 выполняется переход на 11 адрес. Если M=0, то BR пропускается.			
014 015	3006 F000	ST 0x06 HLT				



PIC - Position Independent Code (перемещаемый код)

• Код, который работает относительно того адреса на который загружен



- Необходим для, например, модулей ядра (даже при наличии виртуальной памяти!)
- Внутри программы только относительные адреса (смещения)
- Внешние ссылки только абсолютные
- В БЭВМ есть оба вида адресации!

Длина перемещаемой программы в БЭВМ?



Загрузчик и динамический линковщик программ

- Любая ОС имеет соответствующую программу или часть ядра
 - Загрузка по выбранному ОС адресу (даже в виртуальной памяти)
 - Изменение константных частей адресов в программе
 - Загрузка базовых значений регистров
 - Динамическая загрузка разделяемых библиотек
 - Связывание адресов основной программы с вызываемыми библиотеками



Библиотеки

- Набор стандартных библиотечных функций
- Разделяемые (динамически линкуемые) и архивные (статически линкуемые)
 - # find /lib /usr/lib -name "*.so" |wc -l
 3510
 - Статические связывают вызовы функций с телом функции в процессе компиляции
 - Динамические в момент загрузки
- Если вам нужна функция см. в библиотеки




Ввод-вывод

3





Подключение устройств





Драйверы

- Организуют совместную работу с устройством
- «Знают» о принципах работы устройства, адресах регистров, поддерживаемых режимах работы
- Управляются единообразным программным интерфейсом



Ввод-вывод

Программно-управляемый

Управляемый-аппаратурой ПДП (DMA)

- Инициация обмена
 - Синхронная
 - Асинхронная
 - Управляемая прерываниями
- Передача данных
 - Синхронная/Асинхронная
- Завершение обмена и получение драйвером (программой) результата обмена
 - Синхронное/асинхронное





БЭВМ: Команды, связанные с вводом-выводом


Команда ввода-вывода

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1		При	каз			Рег	ист	ру	стр	ойс	ства	L

Наименование	Мнемон.	Код	Описание
Запрет прерываний	DI	1000	
Разрешение прерываний	EI	1100	
Ввод	IN REG	12XX	REG → AC
Вывод	OUT REG	13XX	AC → REG
Прерывание	INT NUM	18XX	Програмное прерывание с векторм NUM
Возврат из прерывания	IRET	0B00	(SP)+ → PS, (SP)+ → IP




Отступление: Дешифратор



	Адре		Строка								
A ₂	A ₁	A ₀		L ₇	L ₆	L ₅	L ₄	L ₃	L ₂	L ₁	L _o
0	0	0		0	0	0	0	0	0	0	1
0	0	1		0	0	0	0	0	0	1	0
0	1	0		0	0	0	0	0	1	0	0
0	1	1		0	0	0	0	1	0	0	0
1	0	0		0	0	0	1	0	0	0	0
1	0	1		0	0	1	0	0	0	0	0
1	1	0		0	1	0	0	0	0	0	0
1	1	1		1	0	0	0	0	0	0	0




Шина БЭВМ-NG и внешние устройства






Контроллер и устройство вывода ВУ-1






Диаграммы ввода-вывода





Контроллер и устройство ввода ВУ-2





Ассемблер БЭВМ

Назначение	Синтаксис	Пример использования		
Размещение в памяти	ORG адрес	ORG 0x10		
Адресная команда	[метка:] МНЕМОНИКА АРГУМЕНТ	LD X ;прямая относительная ST \$Y ;прямая абсолютная LD -(X) JUMP (VALUES) SWAM (ARRAY)+		
Безадресная команда	[метка:] МНЕМОНИКА	START: CLA		
Команда ввода-вывода	[метка:] МНЕМОНИКА АДРЕСВУ	OUT 0x3		
Константы	[метка:] WORD знач. [,знач] [метка:] WORD кол. DUP (знач.)			



Ассемблер БЭВМ

	Подс	чет	отр	оицательных элементов массива
ORG	0x10			
ADDR:	WORD	\$X	;	Адрес первого элемента массива
I:	WORD	0	;	Адрес текущего элемента
N:	WORD	6	;	Количество элементов массива
R:	WORD	0	;	Результат
START:	CLA		;	Первая команда программы
	ST	R		
	LD	ADD	R	
	ST	I		
next:	LD	(I)	+	
	\mathtt{BPL}	SKI	P	
	OR	(R)	<u>+</u>	; важна не команда, а адресация
SKIP:	LOOP	N		
	BR	NEX	T	
	HLT			
ORG	0x030			
X:	WORD	6 D	UP	(?) ; Элементы массива




Цикл ожидания ввода

```
Ввод двух символов с устройства ввода ВУ-2 (DR#4, SR#5)
        ORG
                0x10
START:
        CLA
S1:
        IN
                       ; Ожидание ввода первого символа
        AND \#0x40; Eut 6 SR == 0 («Готов» нажата?)
              S1 ; Нет - "Спин-луп"
        BEQ
        IN
                       ; Ввод первого символа
        SWAB
                       ; Сдвиг первого символа
        ST
                RES
                       ; Сохранение его в ячейке RES
S2:
                5
        ΙN
                     ; Ожидание ввода второго символа
                #0x40 ; Бит 6 SR == 0 («Готов» нажата?)
        AND
        BEO
                S2____ ; Нет - "Спин-луп"
        LD
                RES
        IN
                4
                       ; Ввод второго в младшие 8 разрядов А
        ST
                RES
        HLT
                             Сколько циклов команд БЭВМ будет
                               ждать ввода второго символа?
RES:
        WORD
                         ; Ячейка для записи слова "ДА"
```



Контроллер и устройство ввода-вывода ВУ-3





БЭВМ: у-во ввода-вывода ВУ-4 (регистры 0x8 - 0xB)

- По функционалу похоже на ВУ-3
- Адресуется 4-мя регистрами
- Отдельные регистры для входных (0х8 и выходных (0х9) данных
- Регистр состояния по адресу (0хА)
 - Бит #6 все также отвечает за готовность вводавывода
- Регистр управления по адресу (0xB)
- Все регистры доступны для чтения записи
- Позволяет реализовать сложные конфигурации подключения




БЭВМ: ВУ-0 Таймер (регистры 0х0, 0х1)

- Устанавливает готовность (и вызывает прерывание) раз в 100*DR миллисекунд
 - Смещенная десятичная фиксированная точка
- Если DR==0 готовность не устанавливается
- Можно использовать для организации синхронного обмена (Как?)



БЭВМ: ВУ-5 Текстовый принтер (регистры 0xC - 0xF)


- Печатает символы из РДВУ в заданной кодировке
- Регулируемая задержка (время печати) от 100 мс до 10 с
- Перевод строки по символу CR (0A₁₆)
- NUL (0) очистка
 листа
- Остальные неопределенное поведение





БЭВМ: ВУ-6 Бегущая строка (регистры 0х10 - 0х13)


- Размер матрицы: 32х8
- Сдвиг при записи нового значения в РДВУ
- Новое значение справа
- Младший бит нижний






БЭВМ: ВУ-7 8-ми разрядный 7-сегм. индикатор (0х14 - 0х17)

• Формат РДВУ:




- Симв==(A₁₆) установка в разряде знака «-»
- Симв==(B₁₆-F₁₆) сброс разряда





БЭВМ: ВУ-8 клавиатура (регистры 0х18-0х1С)

- Код нажатой клавиши в выбранной кодировке устанавливается в РДВУ
- Автоматически устанавливается готовность






БЭВМ: ВУ-9 Цифровая клавиатура (0x1C-0x1F)

- При нажатии клавиши ее код помещается в РДВУ
- Клавиша 0-9 код 0-9
- Клавиша «-» код А
- «+» код В
- «/» код С
- «*» код D
- «.» код E
- «=» код F

7	8	9	1
4	5	6	*
1	2	3	-
0		=	+




Временные издержки






Инициация обмена по прерыванию





Логика обработки и приоритет: одно прерывание, много ВУ.






Вектор прерывания

- Совокупность адреса программы обработки прерывания и регистра состояния (PS)
- Необходимо инициализировать перед началом обработки прерывания
 - Хотя бы установить на подпрограмму, которая ничего не делает
 - Ответственность OS и БИОС
- В БЭВМ-NG ячейки с 0х000 по 0х10
 - Всего 8 векторов, по два слова на вектор
 - На одном векторе может быть несколько прерываний

Адр.	Сод	
0x0	Адр	0
0x1	PS	0
0 x 2	Адр	1
0 x 3	PS	1
0x4	Адр	2
0 x 5	PS	2
0 x 6	Адр	3
0 x 7	PS	3
0 x 8	Адр	4
0 x 9	PS	4
0xA	Адр	5
0 x B	PS	5
0xC	Адр	6
0xD	PS	6
0xE	Адр	7
0xF	PS	767




Организация прерываний БЭВМ NG



ПРП (IntSC) — ПРедоставление Прерывания (Interupt supply chain). Может быть входной и выходной.



Контроллер и устройство ввода-вывода ВУ-3, прерывания





Шпаргалка сигналов шины

Сигнал (ы)	Направление CPUCNTRL	Описание
Addr07	CR → Деш.адреса	Шина адреса контроллеров внешних устройств
Addr02	CR ← MR контр.	Шина номера вектора прерывания (НВП)
IntV	СРU ← л/у контр.	Сигнал подтверждения передачи в CR НВП
Input	Деш.команд → л/у	Сигнал управления "Ввод"
Output	Деш.команд → л/у	Сигнал управления "Вывод"
Rdy	CPU ← π/y	Сигнал подтверждения готовности
IntRq	PS (IRQ) ← SR контр.	Запрос прерывания
IntSCi IntSCo	CPU IRQSC → IntSCi0 IntSCo0 → IntSCi1	Цепочка сигналов предоставления прерывания.
	IntSCo1 → IntSCi2	Передается далее в случае отсутствия требования прерывания в контроллере.
SYN	Такт.ген → л/у	Синхросигнал тактового генератора
Data07	АС ↔ рег. контр.	Двунаправленная шина данных связи АС с регистрами контроллера



Регистр состояния и команды

Бит	Мнем.	Содержимое
0	С	Перенос
1	v	Переполнение
2	Z	Нуль
3	N	Знак
4	0	0 - используется для организации безусловных переходов в МПУ
5	EI	Разрешение прерываний
6	IRQ	Требование прерывания (логическое "И" шины запроса на прерывание и бита 5 РС — "разрешение прерываний")
7	W	Состояние тумблеров РАБОТА/ОСТАНОВ (1 - РАБОТА)
8	P	Программа



Цикл прерывания

- if PS(W) = 0 then GOTO STOP; Проверка тумблера работа-останов, стоп если останов
- if PS(IRQ) = 0 then GOTO INFETCH; Если нет прерывания, то на выборку след. команды
- IRQSC ; Сформировать сигнал предоставление прерывания

```
    ~0 + SP → SP, AR
    IP → DR
    DR → MEM(AR)
```



Цикл прерывания (2)

```
    ~0 + SP → SP, AR
    PS → DR
    DR → MEM(AR);
    LTOL(CR) → BR; младшие 8 разрядов CR (номер вектора прерывания) записать в BR
```

• SHL (BR) → BR, AR; Вычисляем адрес ячейки с переходом на подпрограмму обработки прерывания, как номер вектора * 2



Цикл прерывания (3)

- **MEM (AR)** → **DR**; адрес обработчика прерывания записать в DR ...
- DR → IP ; ... a затем в IP
- LTOL (BR + 1) → AR ; ... выбрать адрес следующей ячейки вектора прерывания, ограничивая результат 8-ю разрядами
- **MEM (AR)** → **DR**; содержимое PS обработчика прерывания записать в DR ...
- DR \rightarrow PS ; ... a затем установить его в регистр



После каких команд нет цикла прерывания?





Обработка прерываний: Основная программа

```
Готовность ВУ1: 2*А→РДВУ1, Готовность ВУ3: РДВУ3→ яч.3F
       ORG 0x0 ; Инициализация векторов прерывания
       WORD $DEFAULT,0x180; Вектор прерывания #0
V0:
V1: WORD $INT1,0x180 ; Вектор прерывания #1
V2: WORD $DEFAULT,0x180; Вектор прерывания #2
V3: WORD $INT3,0х180 ; Вектор прерывания #3
V7: WORD $DEFAULT,0x180; Вектор прерывания #7
DEFAULT: IRET
                          ; Просто возврат
       ORG 0x020 ; Заргузка начальных векторов прерывания
START:
      DI
       CLA
       OUT 1 ; MR КВУ-0 на вектор 0
       OUT 5 ; MR КВУ-2 на вектор 0
       LD #9 ; разрешить прерывания и вектор №1
       OUT 3
                ; (1000|0001=1001) в MR КВУ-1
       LD #0xB ; разрешить прерывания и вектор №3
       OUT 7
                 ; (1000|0011=1011) в MR КВУ-3
       BR $PROG
```



Обработка прерываний: Программа и прерыание 1

```
Готовность ВУ1: 2*А→РДВУ1, Готовность ВУ3: РДВУ3→ яч.3F
PROG:
        EI
              ; Установка состояния разр. прерывания
        CLA
                  ; Первоначальная очистка аккумулятора
      INC ; Цикл для наращивания
INCLP:
       BR INCLP ; содержимого аккумулятора
        ORG 0 \times 0.3F
        ; Ячейка для хранения кодов, поступающих с ВУ-3
IO3:
        WORD
        ORG 0 \times 040
INT1:
                   ; Прерывание сохранило содержимое PS
       NOP
                   ; отладочная точка останова (NOP/HLT)
        PUSH
                   ; Сохранили АС
        ASL
                   ; Умножили АС на 2
              2 ; Записали в РДВУ-1 (DR#2)
        OUT
        POP
                   ; Вернули АС назад
        NOP
                   ; отладочная точка останова (NOP/HLT)
                   ; Возврат из обработки прерывания
        IRET
```



Обработка прерываний: Прерывание 3

```
Готовность ВУ1: 2*А→РДВУ1, Готовность ВУ3: РДВУ3→ яч.3F
              0 \times 040
        ORG
INT3:
                   ; Прерывание сохранило содержимое PS
        NOP
                   ; отладочная точка останова (NOP/HLT)
        PUSH
                   ; АС кладем в стек
        CLA
        IN 6 ; РДВУ-3
        ST
              $103 ; сохранение
        NOP
                   ; отладочная точка останова (NOP/HLT)
        POP
                   ; АС вынимаем из стека
        IRET
                   ; Возврат из обработки прерывания
```



Ввод-вывод






Микропрограммное устройство управления

4






Многоуровневая ЭВМ






МПУ






Горизонтальные микрокоманды

Операционная микрокоманда






Блок регистров






АЛУ, коммутатор, блок признаков результата






АЛУ: Обратный код, сумматор и логическое «И»






Коммутатор: Прямая передача






Коммутатор: обмен байтов, расширение знака



Блок проверки и установки признаков результата




Коммутатор: ROL, ASL






Коммутатор: ROR, ASR






Блок проверки и установки признака результата






Устройство управления





Регистр состояния





Бит	Мнемоника	Назначение				
	Чтение регистров					
00	RDDR	DR(РД) → правый вход АЛУ				
01	RDCR	CR(PK) → правый вход АЛУ				
02	RDIP	IP(CK) → правый вход АЛУ				
03	RDSP	SP(УС) → правый вход АЛУ				
04	RDAC	АС(A) → левый вход АЛУ				
05	RDBR	BR(БР) → левый вход АЛУ				
06	RDPS	PS(PC) → левый вход АЛУ				
07	RDIR	KR(KP) → левый вход АЛУ				
	АЛУ					
08	COMR	Обратный код правого входа АЛУ				
09	COML	Обратный код левого входа АЛУ				
10	PLS1	Операция A + B + 1 (PLuS 1)				
11	SORA	Операция И (Sum OR And) 94				



Бит	Мнемоника	Назначение			
		Управление коммутатором			
12	LTOL	Прямая передача младшего байта			
13	LTOH	Передача младшего байта в старший			
14	HTOL	Передача старшего байта в младший			
15	нтон	Прямая передача старшего байта			
16	SEXT	Расширение знака младшего байта (sign extend)			
17	SHLT	Сдвиг влево (арифметический)(SHift LefT)			
18	SHL0	Передача старого значения С в младший бит (для циклического сдвига влево)			
19	SHRT	Сдвиг вправо (арифметический)(SHift RighT)			
20	SHRF	Переключатель сдвига вправо (для циклического сдвига 15 разряд)			
21	SETC	Установка С			
22	SETV	Установка V			
23	STNZ	Установка N и Z 95			



Бит	Мнемоника	Назначение				
Чтение регистров						
24	WRDR	АЛУ → DR (РД)				
25	WRCR	АЛУ → CR (PK)				
26	WRIP	АЛУ → IP(CK)				
27	WRSP	АЛУ → SP (УС)				
28	WRAC	АЛУ → AC (A)				
29	WRBR	АЛУ \rightarrow BR (БР)				
30	WRPS	АЛУ → PS (PC)				
31	WRAR	АЛУ → AR (PA)				
Работа с памятью						
32	LOAD	Ячейка памяти → DR (РД)				
33	STOR	DR(РД) → Ячейка памяти				



Бит	Мнемоника	Назначение					
Организация ввода-вывода							
34	IO	Передача адреса и приказа на ВУ					
35	IRQS	Предоставление прерывания					
Резервные сигналы							
36		Зарезервирован					
37		Зарезервирован					
Останов БЭВМ							
38	HALT	Останов					
Работа с памятью							
39	TYPE	Бит выбора ОМК/УМК					



Интерпретатор БЭВМ

- 256 ячеек для хранения микрокоманд, включая резерв
- Содержит горизонтальные микрокоманды
- Оформлено в виде таблицы (см. <u>Методу!</u>), а лучше java -Dmode=decoder -jar bcomp-ng.jar

Ад- pec	Горизонтальная	Коментарии		
	микрокоманда	Метка	Действие	
01	00 A000 9004	INFETCH	IP → BR, AR	
02	01 0400 9420		$BR + 1 \rightarrow IP; MEM(AR) \rightarrow DR$	
03	00 0200 9001		DR → CR	
04	81 0980 4002		if $CR(15) = 1$ then GOTO CHKBR @ 09	




Интерпретатор БЭВМ

- Цикл выборки команд
- Цикл выборки адреса операнда и обработки режимов адресации
- Цикл выборки операнда
- Цикл исполнения
 - Декодирование и исполнение адресных команд
 - Декодирование и исполнение ветвлений
 - Декодирование и исполнение безадресных команд
- Декодирование и исполнение команд ввода-вывода
- Цикл прерывания
- Пультовые операции
- Свободные ячейки для:
 - Арифметической команды
 - Команды перехода
 - Безадресной команды



Вертикальные микрокоманды

 Задача — Сократить место в памяти микрокоманд. В БЭВМ-NG — HET! (пока)





С БЭВМ — все!!!!

