1. 计算机的硬件组成和工作原理（程序存储与程序控制）
   （1） 计算机硬件系统由**控制器、运算器、存储器、输入设备**和**输出设备**组成。
      i. 控制器：从存储器中取得所需要的指令，并对其分析，根据指令功能的不同要求分时地发出时序信息控制计算机各部件协同完成任务
      ii. 运算器：执行各种算数运算和逻辑运算
      iii. 存储器：存储源程序和各类数据
      iv. 输入设备：获得外部信息如鼠标键盘，将外部数据以一定形式输入到系统
      v. 输出设备：将计算机的处理结果提供给外部世界。
   （2） CPU 由 ALU（算术逻辑运算单元）和 CU（控制单元）构成。
   （3） **冯•诺伊曼体系结构**：内存、CPU、I/O 通过总线进行通讯，内存负责存储数据和程序，CPU 负责完成指令产生的算术运算和逻辑运算，I/O 负责与外界通讯。
   （4） 8086CPU 可包括 **EU** 和 **BIU** 两部分。EU 只负责分析执行指令，不与外部总线打交道，EU 执行的指令从 BIU 的指令队列中获得。
   （5） 8086 的 CPU 包括总线接口单元（BIU）和指令执行单元（EU）构成，BIU 是 CPU 与外部存储器以及 IO 端口之间交换数据的接口电路，其负责从内存指定单元取出指令，送到 6 字节的指令队列中排队，等待执行。执行指令所需要的操作数，也有 BIU 从指定的内存单元中获取。EU 负责执行指令，从 BIU 的指令队列中取出指令送到 EU 控制器。
   （6） BIU 包括：**段寄存器、IP 寄存器、指令队列、地址加法器、总线控制逻辑**
   （7） EU 包括：**通用寄存器、标志寄存器、ALU、EU 控制器**
2. 进制的转换。原码、反码、补码的含义。BCD 码和 ASCII 码（压缩与非压缩）
   （1） 原码、反码、补码只针对负数，正数不会变化，并且在负数中，符号位不改变。
   （2） 非压缩 BCD 码，四位二进制数表示一位 BCD 码，一个字节表示两位 BCD 码，即一个字节存放两个十进制数，如 12H=0001 0010B，表示十进制数 12。
   （3） 压缩 BCD 码：一个字节存放一个一位十进制数，高四位不做规定（无效），低四位表示该二进制数。

（4） ASCII 码占 7 位二进制位（扩展的占 8 个二进制位），选择四类国际上使用最多的字符，共 128 种。

3. 计算机的字长、微处理器内部的结构（EU、BIU、指令队列、标志寄存器）。

（1） CPU 的位数：即处理器的字长。如 16 位处理器，是指**数据总线条数**和内部寄存器位数均为 16 位

（2） 一个字节有 8 个 bit 位，一个字有两个字节，16 个 bit 位

（3） 8 位的微处理器地址总线有 16 条；16 位的处理器地址总线有 20 条；32 位的处理器地址总线有 32 条。能访问的地址空间是$2^n bit$（n 为地址总线条数）

（4） 8086 的指令队列为 6 字节，8088 为 4 字节

（5） 8086 的外部数据总线为 16 位，8088 为 8 位

（6） 8086 有 20 条地址总线，能寻址的空间是 1MB。

4. 微处理器内部寄存器的功能，通用寄存器。段寄存器

（1） 通用寄存器：AX，BX，CX，DX

通用寄存器	专门用途
AX	累加器，乘除法中有专门用途
BX	基址寄存器，用于存放偏移地址
CX	计数寄存器
DX	数据寄存器，乘除法以及 I/O 端口操作用

（2） 专用寄存器：IP，SP，FLAGS。IP 是用户程序不可以进行存取操作的，只能用 BIU 自动修改。

（3） 段寄存器：CS（代码段）；DS（数据段）；SS（堆栈段）；ES（附加段）

（4） **DS:SI** 配合可以指向**源**串首地址，**ES:DI** 可以指向**目的**串首地址。

（5） 通过 SI、DI、BX、BP 可以灵活在存储器中寻找操作数，并且只有 BP、BX、SI、DI 可以用在[ ]内进行单元寻址，且只有 BX+SI、BP+SI、BX+DI、BP+DI 的组合是合法的，SI+DI 等是不允许的。

（6） 标志寄存器的 **9** 个标志：OF、DF、IF、TF、SF、ZF、AF、PF、CF。分为 **6** 个状态标志：CF,PF,AF,ZF,SF,OF 和 **3** 个控制标志：IF,TF,DF。

CF	进位标志，无符号加减运算以及移位操作有意义，当最高位产生进位时，置为 1
PF	奇偶校验。运算结果低 8 位有偶数个 1，则置为 1
AF	辅助进位标志。8 位加减运算时，低 4 位向高 4 位进位或借位时，其置为 1。仅在 BCD 数运算时有意义

ZF	零标志位。运算结果为 0 的时候置为 1
SF	符号标志。运算结果位负，置为 1
OF	溢出标志。仅带符号数运算有意义。最高位进位（借位） ⊕次高位进位（借位）
TF	单步标志。若为 1，CPU 处于单步工作方式，每执行完一条指令产生一次单步中断
IF	中断标志，若为 1，则允许 CPU 响应可屏蔽中断
DF	方向标志。DF=0：数据从低地址到高地址方向，SI、DI 递增；DF=1:数据从高地址到低地址方向，SI、DI 递减。

5. 时钟周期、总线周期（时序），逻辑地址：段地址*10H+偏移地址=物理地址。
   （1） 时钟周期，CPU 中最小的周期，是 CPU 最基本的时间单位，由主频决定。（T=1/f）
   （2） 总线周期：CPU 访问（读或写）一次存储器或 IO 所花的时间称一个总线周期，**一个总线周期通常包括四个时钟周期** T_1 ,T_2 ,T_3 ,T_4
   （3） T_1 周期内，CPU 将要访问的存储单元或 IO 的**地址**送到地址总线上。
   （4） T_2～T_3时，CPU 与**数据总线**进行读/写操作。T_3之后，若外设速度跟不上 CPU，即外设还未准备就绪，外设通过 READY 控制线告诉 CPU，CPU 则在T_3 之后插入一个等待周期T_w，若外设就绪，则通过使 READY 信号有效使 CPU 自动脱离等待状态而进入T_4。
   （5） T_4：从总线上撤销数据，各个控制信号和状态信号无效，禁止收发数据。
   （6） T_x：若一个总线周期之后不立即进入下一个周期则执行空闲周期。
   （7） 指令周期由若干个机器周期组成，机器周期时间包含若干个时钟周期。
6. 堆栈的概念；SP 的指向，每次操作是 2 个字节，SS/SP 的内容变化规律。
   （1） PUSH：SP 先**减** 2 腾出空间然后数据入栈
   （2） POP：SP 先**加** 2，然后数据出栈
7. 8086 最大工作方式和最小工作方式的基本特点 8086 的存储器管理方式（BHE 和 A0）。最大工作方式和最小工作方式。最大工作方式中，地址锁存器 8283，收发器 8286，总线控制器 8288 和 8259A 的作用。
   （1）最小工作模式下，存储器和所有的 IO 口的信号均有 CPU 产生，总线控制逻辑电路被减到最小。当最大工作模式的时候，构成较大规模的应用系统，包含两个或者两个以上的处理器。他们的控制信号必须由外部产生，需要加一个 8288 总线控制器共同形成系统总线信

号。

（2）地址锁存器 8283

（3）总线控制器 8288，提供控制信号

（4）收发器 8286 为必选器件，用于数据驱动

8. 8086 的管脚如 READY，RESET，INTR，NMI，HOLD 等。

（1）8086 与 8088 引脚的区别：8086 是 M/$\overline{IO}$，而 8088 是$\overline{M}$/IO；在 8086 中，有高 8 位总线允许信号$\overline{BHE}/S_7$，8088 中有最小模式信号$\overline{SS_0}$。

（2）8086 的$\overline{BHE}$和A_0使得 8086 存在基地址库和偶地址库。

（3） 8086 的地址/数据复用线是 16 位AD_{15}～AD_0；8088 有AD_7～AD_0复用，A_8～A_{15}仅作为地址线使用。

（4）**NMI**：非屏蔽中断请求信号，输入，上升沿触发。

（5）**INTR**：可屏蔽中断请求信号，输入，高电平有效。

（6）**$\overline{INTA}$**：可屏蔽中断响应信号

（7）**HOLD**：总线保持请求信号，输入，高电平有效。所有三态引脚处于高阻态，CPU 放弃对总线控制权。

（8）HLDA：总线保持响应信号，输出，高电平有效。

（9）CLK：系统时钟，输入，占空比为 1/3。

（10）**RESET**：复位信号，输入，高电平有效。复位脉冲至少持续 **4 个时钟**周期。复位后，CS 设置为 0FFFFH，IP、DS、SS 等清零，重启 CPU。

（11）READY：数据“准备好”信号线，输入，高电平有效。

（12）$\overline{TEST}$：等待测试信号，输入。与 WAIT 指令结合使用，执行 WAIT 指令时，每 5 个时钟周期测试一次 TEST。

（13）ALE：地址锁存允许信号，输出，高电平有效。是 8086/8088 给地址锁存器的控制信号。

（14）***$\overline{DEN}$***：数据允许信号，输出低电平有效。该信号决定数据总线上的数据是否有效。在 DMA 的时候，被设置为浮空

（15）DT/$\bar{R}$：数据发送/接收信号，输出。该信号用来控制数据的传送方向。

（16）IO/$\overline{M}$存储器 I/O 端口控制信号，输出。该信号用来区分 CPU 是进行存储器访问还是 I/O 端口访问（对 8086，电平定义不同）。

（17）$\overline{WR}$:写信号，输出，低电平有效。

（18）$\overline{RD}$：读控制信号，输出，低电平有效。当=0 时，表示 CPU 正对存储器或 I/O 端口的读操作。

（19）**MN/$\overline{MX}$**：最小/最大方式控制信号，输入。

（20）$\overline{SS0}$：系统状态信号输出。与 IO/M 信号和 DT/R 信号一起用来决定最小模式下当前总线周期的状态。

9. 寻址方式（数据，堆栈，程序），要求会判断与地址转移有关的寻址方式及物理地址计算。

（1） **立即寻址**：立即数作为操作数。如：MOV AL,26H

（2） **寄存器寻址**：操作数包含在寄存器里面。如：MOV CL,AH。值得注意的是前后数据长度要匹配。可以操作的寄存器有：AX,BX,CX,DX

（3） 直接寻址方式：操作数在内存中，通过物理地址直接访问数据。如：MOV AX,[20000H]。这里有个默认的段，一般来说，没有指定段前缀的话都默认使用数据段寄存器 DS。同时，有个段超越的概念，就是指定段寄存器，如：MOV AX,ES:[500H]

（4） **寄存器间接寻址**，指令中的寄存器中的值不是操作数本身，而是操作数的有效地址，如：MOV BX,[SI]。这类指令允许的寄存器是 BX,BP,SI,DI。其中，指令若是用到了 BP 寄存器，则默认的段寄存器为堆栈段寄存器 SS，否则是 DS。

（5） **寄存器相对寻址**：操作数的有效地址是一个基址或变址寄存器的内容与指令中指定的 8 位或 16 位位移量之和。如：MOV BX,[SI+100H]

（6） **基址变址寻址方式**：例如：MOV AX,[BX+SI]

（7） **相对基址加变址**： MOV AX,[AX+SI+200H]

（8） 段内转移与段间转移

类型	方式	寻址目标	指令举例
段内转移	直接	立即短转移（8 位）	JMP SHORT 标号
		立即近转移（16 位）	JMP NEAR PTR 标号
	间接	寄存器（16 位）	JMP BX
		存储器（16 位）	JMP WORD PTR [BX+500H]
段间转移	直接	立即转移(32 位)	JMP FAR PTR 标号
	间接	存储器(32 位)	JMP DWORD PTR [DI]

10. 常用指令；MOV、PUSH、POP、加法/减法/比较运算、串操作、逻辑运算、移位、循环（如 LOOP、LOOPNE、LOOPE、REP 等）、条件转移指令（如 JG/JAE 等），CALL 和 INT。对标志位的影响（如 INC、DEC、MOV、加法指令等）。

（1） MOV: CS 不能做目的操作数，IP 不能做源操作数和目的操作数，目的操作数不能是寄存器，不能从段寄存器到段寄存器，不能从内存到内

存。

（2） OFFSET：取偏移地址

（3） PUSH、POP：进栈和出栈，堆栈的最大容量为 **64KB**

（4） 堆栈初始化的时候，SP 在栈顶位置，处于堆栈**地址最高**的位置。

（5） XCHG：交换目的操作数和源操作数。段寄存器不能是操作数，**不能直接交换两个内存。**

（6） XLAT：转换表：将转换表的起始地址放在 **BX** 里面，将需要访问表的对应数据的位置（位移量）放在 AL 里，执行该指令后，根据位移量将对应表中结果放在 AL 里面。相当于 $AL \leftarrow [BX + AL]$

如一个表 TABLE 存放了 2，4，8，16，若我要查表找到 3 的平方，则 MOV AL,3，然后取表的地址，MOV BX,OFFSET TABLE，然后执行 XLAT TABLE 后，AL=8

（7） IN,OUT 端口地址，读取或输出端口地址，端口地址可以是立即数，也可以存放在 DX 寄存器里面

（8） LEA：取有效地址。LEA BX,TABLE = MOV BX,OFFSET TABLE，但有些情况必须用 LEA。LEA 要求**源操作数必须是内存**，**目的操作数必须是一个除了段寄存器以外的一个 16 位寄存器**。

（9） LDS：将双子指针送到寄存器和 DS，通常用 SI 做目的操作数寄存器。如 DS=1200H,(12450)=F346H,(12452)=0A90H,则 LDS SI,[450H]后，SI=F346H,DS=0A90H。

（10） LES：与 LDS 一样，不过高位部分给了 ES，通常用 DI 做目的操作数寄存器。

（11） LAHF：标志传送指令，将标志寄存器的标志送到 AH

（12） SAHF：与 LAHF 相反，将 AH 存的值送到标志寄存器

（13） PUSHF: 标志寄存器内容入栈，对标志寄存器无影响，同时修改堆栈指针 SP=SP-2

（14） POPF：标志寄存器出栈，改变标志寄存器内容，同时修改堆栈指针 SP=SP+2

（15） 算数运算指令：

类型	指令	功能	要求
加法	ADD	加法	不能同为内存，目的操作数不能为立即数，类型必须一致，影响 CF、OF、PF、SF、ZF、AF，（INC 不影响 CF）对于无符号数只关心
	ADC	带进位加法	
	INC	增量	
	AAA	加法的 ASCII 调整	

	DAA	加法的十进制调整	ZF 和 CF，有符号数只关注 OF,SF,ZF
减法	SUB	减法	目的操作数不能为立即数，影响 CF、OF、PF、SF、ZF、AF，如果内存是操作数，那么必须说明类型是字还是字节
	SBB	带借位减法	
	NEG	取负	
	CMP	比较	
	AAS	减法的 ASCII 调整	
	DAS	减法的十进制调整	
	DEC	减量	不影响 CF
乘法	MUL	无符号乘法	格式：MUL 源操作数（不能为立即数） 与 AL 相乘存在 AX 与 AX 相乘存在 DX,AX 如果内存是操作数，那么必须说明类型是字还是字节
	IMUL	整数乘法	
	AAM	乘法的 ASCII 调整	
除法	DIV	无符号除法	格式： DIV 源 16 位被除数放在 AX 源可以是寄存器也可以是立即数和内存 AL 是商，AH 是余数
	IDIV	整数除法	
	AAD	除法的 ASCII 调整	
	CBW	字节扩展为字	AL 字节的符号扩充到 AH
	CWD	字扩展为双字	把 AX 扩充到 DX

（16） 逻辑和移位

类型	指令	功能
逻辑运算	NOT	取反
	AND	与
	OR	或
	XOR	异或

	TEST	测试
算数 逻辑 移位	SHL/SAL	逻辑/算术左移 （最高位进 CF）
	SHR	逻辑右移 （最低位进 CF）
	SAR	算术右移 （最高位不变，最低位进 CF）
循环 移位	ROL	循环左移
	ROR	循环右移
	RCL	带进位的循环左移
	RCR	带进位的循环右移
循环指令次数大于 1 时，应将次数放入 CL 寄存器中		

（17） 字符串处理指令：源串位于当前数据段中，由 DS 寻址，SI 做指针，允许源串使用段超越前缀修改段地址；目的串必须位于当前附加段中，不允许断超越前缀修改短地址，使用 ES：DI。标志位 DF 决定数据传送方向。DF=0 为递增方向，即每次串操作 SI 和 DI 增加，当 DF=1 时为递减方向，每次串操作 SI，DI 递减。

指令名称	字节/字操作	字节操作	字操作
传送	MOVS 目的串，源串	MOVSB	MOVSW
比较	CMPS 目的串，源串	CMPSB	CMFLAGS
扫描	SCAS 目的串	SCASB	SCASW

转入	LODS 源串	LODSB	LODSW
存储	STOS 目的串	STOSB	STOSW

（18）重复条件指令：REP：无条件重复；REPE/REPZ：相等/结果为零则重复；REPNE/REPNZ:不相等/不为零则重复。

（19）循环条件控制：LOOP、LOOPE/LOOPZ、LOOPNE/LOOPNZ、JCXZ（CX=0 则转移）。

（20） 跳转指令 JMP

指令助记符	测试条件	指令功能
JC	CF=1	有进位 转移
JNC	CF=0	无进位 转移
JZ/JE	ZF=1	结果为零/相等 转移
JNZ/JNE	ZF=0	不为零/相等
JS	SF=1	符号为负
JNS	SF=0	符号为正
JO	OF=1	溢出
JNO	OF=0	无溢出
JP/JPE	PF=1	奇偶位为 1/为偶
JNP/JPO	PF=0	奇偶位为 0/为奇

（21）间接标志条件转移指令

类别	指令助记符	测试条件	指令功能
无符号数比较测试	JA/JNBE	CF or ZF = 0	>
	JAE/JNB	CF = 0	≥
	JB/JNAR	CF= 1	<
	JBE/JNA	CF or ZF =1	≤
要符号数比较测试	JG/JNLE	(SF⊕OF) or ZF=0	>
	JGE/JNL	(SF⊕OF)=0	≥
	JL/JNGE	(SF⊕OF)=1	<
	JLE/JNG	(SF⊕OF) or ZF=1	≤

（22）中断指令、CALL 指令、转移指令的差异:

JMP 是无条件转移指令，CALL 是子程序调用指令。指令 JMP、CALL 的区别在于，JMP 指令控制程序直接跳转到目标地址执行程序，程序总是顺序执行，指令本身无堆栈操作过程。CALL 指令跳转到指定目标地址执行子程序，执行完子程序后，会返回 CALL 指令的下一条指令处执行程序，执行 CALL 指令有堆栈操作过程。INT 虽然也是一种远调用，但一般只用于调用中断例行程序（又称中断服务程序）。执行中断指令时，首先要入栈保存调用程序执行的现场，即当时的标志寄存器的值和断点的地址，然后，根据中断类型号（n×4）到中断向量表中取得中断例行程序的入口地址，分别送给 IP 和 CS，以实现调用中断例行程序的功能。并且 INT 指令执行后，把 IF 和 TF 置 0，但不影响其它标志位。

11. 内存分类及特点，引脚模型，规格表示方式？存储器扩展，线选法、全译码、部分译码的特点。8088 内存接口电路分析及设计。

(一) 存储器的分类：存储器分为内部存储器和外部存储器。其中外部存储器包括磁带、磁盘、光盘、闪存卡等。内存存储器分为随机存储器（RAM）和只读存储器（ROM），其中 RAM 断电丢失信息，ROM 断电不丢失，RAM 分为动态 RAM（DRAM）和静态 RAM（SRAM）。DRAM 需要不

断刷新数据保持数据。

(二) 规格表示方式：单位是 bit，如 64K×4 的规格是$2^6 * 2^{10} * 2^2 = 2^{18}$字节，表示内存的位数是 4，字节宽度是 64K。其代表的含义是这一个地址线访问半个字节，所以该内存所需的地址线是$\log_2 64 + 10 = 16$根地址线，由于位数是 4，则数据线是 4 根。

(三) 存储器的扩展包括字扩展和位扩展，其中字扩展的含义是 8K*8 扩展为 16K*8，位扩展的含义是 8K*16。

(四) 线选法:直接用高位的某一位做片选信号，电路简单，地址空间浪费大，部分地址线未参与译码会出现地址重叠现象，芯片较多的时候会出现可用地址空间不连续的情况。

(五) **全译码法:**全部高位地址参与译码，每个存储单元的地址都是唯一的，不存在地址重叠，译码电路复杂。

(六) **部分译码法:**只对高位地址线的某几位进行译码，生成片选信号。部分译码可以简化译码电路，但也存在地址重叠，浪费地址空间，对小系统影响较小。

（七） 需要掌握 8088 结合 74LS138 的全译码方式，线选法和部分译码只需了解特点。

12. I/O 端口地址（固定，可变），译码电路设计（要求能根据 38 译码电路得到地址范围），指令 IN 和 OUT。数据的传送方式及特点（程序控制（要求掌握查询方式）、中断、DMA。

(一) I/O 寻址方式包括**独立编址**和**内存映像**

(二) 独立编址：内存地址空间与 I/O 地址空间相互分离，并且用地址线的低 16 位寻址 IO 端口，其中系统较小的时候（I/O 设备少于 256 个），可以只用低 8 位（固定）。

(三) 内存映像：I/O 地址占用部分内存地址，I/O 地址生成方式与内存完全一样：由 20 条总线生成。所以，访问 I/O 设备与访问内存无区别，并且不能使用 IN/OUT 指令，而是内存传送指令。

(四) I/O 端口的译码电路，利用 74LS138 设计译码电路。同内存译码电路类似。

(五) IN/OUT 指令的用法

13. CPU 与外设间的数据传送方式：主要有程序控制方式（无条件传送和条件（查询）传送）、中断方式和 DMA（存储器直接存取）方式三种，前两种是软件实现，DMA 是硬件实现。中断和 DMA 需要了解概念，不考编程。重点掌握查询方式。

1. 当输入设备准备好数据通过选通信号$\overline{STB}$将数据传入数据端口时，该选通信号同时使状态口置为 1，表示数据就绪

2. 当 CPU 访问端口，首先查询状态口：若D_0=1，说明数据已经就绪，CPU 可以从数据端口获得输入设备提供的数据，并通过读信号将状态端口复位为 0（表示数据已经取走）；若D_0=0，说明数据未准备好，由程序控制继续查询。

```
        MOV DX,4000H   ;   DX 指向状态端口
AGAIN:  IN AL,DX       ;   读状态数据
        TEST AL,01H    ;   测试 D0 位
        JZ AGAIN       ;   D0=0，则继续查询
        INC DX         ;   D0=1,则 DX 指向数据端口
        IN AL,DX       ;   从数据端口获得输入数据
```

(一) 8259A 的工作原理

(二) 一个 I/O 地址称为端口。

(三) I/O 端口寻址分为直接寻址和间接寻址。直接寻址的目的操作数是 8 位立即数，访问的端口范围是 00~FFH，共 256 个。间接寻址的目的操作数由 DX 提供，能访问 64K 个 I/O 端口。

14. 中断的基本概念（申请（每条指令结束时都会检测 INTR）、响应（入栈）、返回过程（出栈）各完成了哪些动作？）。8086CPU 对中断请求响应优先级和过程，中断类型码（0~4 号中断的作用）？中断类型号物理地址计算。

（1） 中断向量表位于存储器的前 1024 字节中，地址为 00000H~003FFH

（2） 包含 256 个不同的 4 字节中断向量（高两个字节存放段地址，低两个字节存放偏移地址）

（3） 中断向量与中断向量表：中断服务程序的入口地址成为中断向量，存储各个中断服务程序的连续地址空间成为中断向量表。

（4） 中断向量用 0~255 的中断类型号表示。8086/8088 规定了前 5 个中断向量：**INT 0：除法错**；类型 1：单步或陷阱（TF=1）；**类型 2**：非屏蔽硬件中断；**类型 3：**断点中断；**类型 4：**溢出中断。

（5） 中断优先级：**除法错误、INT n、INTO –> NMI –> INTR -> 单步中断**（优先级从高到低）

（6） 硬件中断：

1. INTR 可屏蔽中断（优先级较低），只有 IF=1 的时候才 允许响应此引脚的中断请求，CPU 执行周期中，在最后一个周期会

对 INTR 采样，若有中断请求则在下一个总线周期立即进入中断总线周期。

2. NMI 不可屏蔽中断（优先级较高），边沿脉冲触发，不受中断标志位 IF 的影响，自动产生类型号为 2 的中断（用来应对紧急情况如 I/O 出错，掉电、协处理器异常等）

（7） 中断响应过程：标志寄存器入栈 ->清除中断标志位 IF 和陷阱标志 TF ->代码段寄存器 CS 压入堆栈 ->指令指针 IP 压入堆栈 ->取出中断向量内容，然后送入 CS，IP，使下一条指令进入中断服务程序。

（8） IRET：中断返回。中断结束后，执行 IRET，之后会恢复断点的 CS，IP 出栈，然后标志寄存器出栈，最后返回主程序。

15. 8259 的基本概念，内部寄存器及其功能（ISR, IMR, IRR）；级联、屏蔽方式、优先级工作方式（优先级自动循环方式原理？）。初始化命令字与操作命令字，初始化流程？（不考编程）(不出大题)

（1） 8259A 可以接受 8 级中断，通过级联（最多 8 片）可以组成主从中断控制系统，可管理最多 64 级中断。

（2） **中断请求寄存器 IRR**：用来存放从外部IR_7~IR_0引脚上引入的所有中断信号，如果某个 IR 端产生了中断请求信号，就在 IRR 寄存器相应的位置 1，并允许多个中断信号同时进入。

（3） **中断屏蔽寄存器ＩＭＲ**：用来存放中断屏蔽信息，当某个屏蔽寄存器的某位置置为 1 的时候，禁止对应位置的中断请求信号进入系统。

（4） **中断服务寄存器ＩＳＲ**：用来保存当前正在处理的中断信号，当任意一级的信号被系统响应的时候，ＣＰＵ正在执行它的中断服务程序的时候，该寄存器相应位置的ＩＳ$_n$就会置为 1，在多重中断的情况下，ＩＳＲ也会出现多位置 1 的情况。

（5） 优先级判决器ＰＲ：用于判断ＩＲＲ寄存器中的中断优先级，选择优先级最高的中断请求到中断服务寄存器中ＩＳＲ去。

（6） 优先级工作方式：全嵌套方式、特殊全嵌方式、优先级自动循环方式、优先级特殊循环方式。

i. 全嵌套方式：最基本的工作方式，８２５９Ａ初始化后便自动进入这种方式，每个引脚有固定的优先级，ＩＲ$_0$最高，ＩＲ$_7$最低，允许高级中断打断低级中断，禁止低级或者同级中断进入。

ii. 特殊全嵌方式：有全嵌套方式基本相同，但允许同级中断进入

iii. 优先级自动循环：这种工作方式下各中断请求信号有同等优先级，ＩＲ$_i$服务完之后，ＩＲ$_i$变为最低级，ＩＲ$_{i+1}$变为最高级，

但初始状态下，ＩＲ$_0$默认最高。

iv. 优先级特殊循环方式：原理同优先级自动一样，但是可以设定最开始的优先级，指定初始化后ＩＲ$_i$为最高级别。

（7） 中断屏蔽方式：分为普通屏蔽和特殊屏蔽，普通模式下，将ＩＭＲ中的某一位或者某几位置为 1 就可以屏蔽相应的端口。特殊屏蔽方式下仅屏蔽本级自身，高级和低级都允许进入。

（8） 初始化命令字：初始化命令字包括ＩＣＷ$_1$～ＩＣＷ$_4$四个命令字。其中１，２，４都是必要的，３只有在级联的时候需要。A_0表示ＩＣＷ１要求写入偶地址口。

（9） 8259A 有三种工作方式，其中方式 2（双向总线方式）只有口可以使用。

ＩＣＷ１（芯片控制）



ＩＣＷ２（中断类型）



ＩＣＷ４（方式控制）



（10） 初始化流程：先写入ＩＣＷ$_1$，D_4＝1 为标志位；接着写入ＩＣＷ$_2$. 确定中断类型码 n 的高五位；如果ＳＮＧＬ为 0，表示需要级联，需要写入ＩＣＷ$_3$，Ａ$_0$＝1，如果ＳＧＮＬ为 1，表示不需要级联，接着若是ＩＣ４为 1，表示需要写入ＩＣＷ$_4$，否则不需要，初始化完成。

（11） 操作命令字 OCW1：中断屏蔽操作字

（12） OCW2：优先循环方式和中断结束方式

（13） OCW3：特殊屏蔽方式和查询方式

16. 8253 的端口特性、每种工作方式及其特点；要求会编程。(方式 2 和方式 3 结合使用)

（1） 8253 的主要功能

1． 具有三个独立的 16 位计数通道；

2． 每个计数通道可按二进制或二－十进制计数；

3． 每个计数通道的计数速率可达 2MHz；

4． 每个计数通道有六种工作方式；

5． 全部输入输出都与 TTL 电平兼容。

（2） **方式 0——计数到零产生中断请求**（特点：1. 一次写入，不再重复；2. 在计数过程中，可由 GATE 信号控制暂停计数；3. 在计数过程中也可改变计数值。）

（3） **方式 1—硬件可重复触发的单稳态触发器**（特点：1. 在 CPU 写入计数初值后，计数器并不开始计数，直至门控信号 GATE 上升沿(即门控触发信号)出现，并在其下一个 CLK 脉冲的下降沿，CR 的内容送入 CE，同时使 OUT 输出变为低电平，然后开始对随后的 CLK 脉冲进行减 1 计数；2. 由于 GATE 上升沿的触发，使 OUT 输出端产生一个宽度为 N 个

CLK 周期的负脉冲。此后，若再次由 GATE 上升沿触发，则输出再次产生一个同样宽度的负脉冲。）

（4） **方式 2——分频器**（特点：1. 不用重新设置计数值，通道能连续工作，输出固定频率的脉冲。2. 如果计数初值为 N，则每输入 N 个 CLK 脉冲，输出一个负脉冲。负脉冲宽度为 1 个 CLK 周期，重复周期为 N 倍的 CLK 周期。3. 如果在计数过程中，CPU 重新写入计数值，则对于正在进行的计数无影响，而是从下一个计数操作周期开始按新的计数值改变输出脉冲的频率。）

（5） **方式 3——方波发生器**（特点：1. 若计数初值 N 为偶数，则输出波形是周期为 N 个 CLK 周期的对称方波；若计数初值 N 为奇数，则输出波形是周期为 N 个 CLK 周期的基本对称矩形波，其高电平持续时间比低电平持续时间多一个 CLK 周期。2. 如果在计数过程中，GATE 信号变低，则暂停现行计数过程，直到 GATE 再次有效，将从计数初值开始重新计数。3. 如果要求改变输出方波的频率，则 CPU 可在任何时候重新写入新的计数初值，并从下一个计数操作周期开始改变输出方波的频率。）

（6） **方式 4——软件触发选通**（特点：1. 当写入控制字后，OUT 输出为高。当写入计数初值后计数器即开始计数(相当于软件触发启动)，当计数到 0 后，输出变低，经过 1 个 CLK 周期，输出又变高。2. 方式 4 不能自动重复计数，即这种方式计数是一次性的。3. 每次启动计数都要靠重新写入计数值，所以称为“软件触发选通”。）

（7） **方式 5—硬件触发选通**（特点：1. 设置了控制字后，输出为高。2. 在设置了计数初值后，计数器并不立即开始计数，而是由门控信号 GATE 的上升沿触发启动。3. 当计数到 0 时，输出变低，经过一个 CLK 周期，输出恢复为高，并停止计数。4. 要等到下次门控 GATE 信号的触发才能再计数，即方式 5 的计数是一次性的。）

（8） 方式 2(分频器)、方式 4(软件触发选通)和方式 5(硬件触发选通)，它们的输出波形相同，<u>都是宽度为 1 个 CLK 周期的负脉冲</u>。区别是，方式 2 是自动重复工作的，而方式 4 需由软件(设置计数值)触发启动，方式 5 需由门控 GATE 信号触发启动。

（9） 方式 5(硬件触发选通)与方式 1(硬件触发单稳)，<u>触发信号相同</u>，但输出波形不同。方式 1 输出为宽度是 N 个 CLK 周期的负脉冲(计数过程中输出为低);方式 5 输出为宽度是 1 个 CLK 周期的负脉冲(计数过程中输出为高)。

（10） 在 6 种工作方式中，只有方式 0 在写入控制字后输出为低；其余 5 种方式，都是在写入控制字后输出为高。

（11） 6 种工作方式中的任一种方式，只有在写入计数初值后才能开始计数。方式 0、2、3、4 都是写入计数初值后，计数过程就开始了。方式 1、5 在写入计数初值后，需由外部 GATE 信号的触发启动，才能开始计数过程。

（12） 6 种工作方式中，只有方式 2(分频器)和方式 3(方波发生器)为自动重复工作方式，其他 4 种方式都是一次性计数，要继续工作需要重新启动。

（13） 当采用二进制计数时，如果是 8 位二进制计数（计数值≤256），则在 8253 初始化编程的传送指令“MOV AL, n”中，n 可以写成任何进制数（二进制、十进制或十六进制）的形式；

（14） 如果是 16 位二进制计数（计数值≤65536），一种方法是先把计算得到的十进制计数初值 n 转换成 4 位十六进制数（即 16 位二进制），然后分两次写入 8253 的指定端口



方式 0 计数到零产生中断请求



方式 1 硬件可重复触发的单稳态触发器



方式 2 分频器



方式 3 方波发生器



方式 4 软件触发选通



方式 5 硬件触发选通



例题：8253 用作脉冲信号发生器。可用 8253 产生如图 23.2(a)所示的周期性脉冲信号，其重复周期为 5μs，脉冲宽度为 1μs。设 CLK 信号频率为 2MHz。



(a) 信号波形图



(b) 连接图

- MOV AL，00010010B ； 设置计数器0为方式1(单稳)，只写低8位，二进制计数
- OUT 86H，AL
- MOV AL，02H ；设置计数器0的计数初值为2
- OUT 80H AL
- MOV AL，01010100B ； 设置计数器1为方式2(分频器)，只写低8位，二进制计数
- OUT 86H，AL
- MOV AL，0AH ；设置计数器1的计数初值为10
- OUT 82H，AL

例题 2：用 8253 实现生产流水线上的工件计数，每通过 100 个工件，扬声器便发出频率为 1000Hz 的音响信号，持续时间为 5 秒。设 8253 的端口地址为 40H～43H, 8255A 的端口地 60H～63H。

```
主程序：
MOV AL, 00010001B ；8253 计数通道 0 初始化：方式 0，只写低 8 位，BCD 计数.
OUT 43H, AL
MOV AL, 99H ；写计数通道 0 的计数初值
OUT 40H, AL
MOV AL, 10000000B ；8255A 初始化：A 口方式 0 输出
OUT 63H, AL
```

```
STI ；CPU 开中断
HERE：JMP HERE ；等待中断
MOV AL, 01H ; 8255A 的 PA0 输出高电平，启动 8253 计数通道 1 工作
OUT 60H, AL
MOV AL, 01110111B ; 8253 计数通道 1 初始化：先写低 8 位，后写高 8 位
OUT 43H, AL ；方式 3，BCD 计数
MOV AL, 00H
OUT 41H, AL ；写计数初值低 8 位
MOV AL, 20H
OUT 41H, AL ；写计数初值高 8 位
Call DELAY5S ；延迟 5 秒
MOV AL, 00H ; 8255A 的 PA0 输出低电平，停止 8253 计数通道 1 工作
OUT 60H, AL
MOV AL, 99H ;写 8253 计数通道 0 的计数初值（为下次工作做准备）
OUT 40H, AL
IRET
```

17. 8255 的端口特性、工作方式；要求会编程（方式 0），其他方式掌握特点。

1	D_6	D_5	D_4	D_3	D_2	D_1	D_0
标识位	A口： 00－方式0； 01－方式1； 1×－方式2		A口： 0 －出 1 －入	C上半口 0 －出 1 －入	B口： 0－方式 0 1－方式 1	B口： 0 －出 1 －入	C下半口： 0 －出 1 －入

例题：

已知 8255 的方式选择字格式说明如下：





如上图所示，某系统中有 1 片 8255A 芯片，由 74LS138 译码器产生片选信号。要求：8255A 的 A 口工作在方式 0 输出，B 口工作在方式 0 输入，C 口高 4 位为输出，低 4 位为输入。

（1） 试分析 8255A 芯片的端口地址（假设未连接地址引脚均为 0），请给出分析过程。74LS138 真值表如下：

地址输入			控制输入			输出
C	B	A	G_1	$\overline{G_{2A}}$	$\overline{G_{2B}}$	$\overline{Y_7}$ ~ $\overline{Y_0}$
0	0	0	1	0	0	11111110（$\overline{Y_0}$ 有效）
0	0	1	1	0	0	11111101（$\overline{Y_1}$ 有效）
0	1	0	1	0	0	11111011（$\overline{Y_2}$ 有效）
0	1	1	1	0	0	11110111（$\overline{Y_3}$ 有效）
1	0	0	1	0	0	11101111（$\overline{Y_4}$ 有效）
1	0	1	1	0	0	11011111（$\overline{Y_5}$ 有效）
1	1	0	1	0	0	10111111（$\overline{Y_6}$ 有效）
1	1	1	1	0	0	01111111（$\overline{Y_7}$ 有效）
×	×	×	其它输入			11111111（全无效）

（2） 试分析 8255A 芯片的方式控制字，请给出分析过程

（3） 试编写 8255A 芯片的初始化子程序 INIT8255。

解：

（1）从图中可以看出，当 A8=1，M/IO=0，A9=0，A5=1，A4=1，A3=1 时，Y7 有效，而其他位为 0，则对应的地址为 0138H~013EH，其中 A 口为 0138H，B 口为 013AH，C 口为 013CH，控制端口为 013EH。

（2）由于 A 口工作在方式 0 输出，C 口高 4 位为输出，所以控制字的 D6D5=00，D4=0，D3=0；B 口为方式 0 输入，低 4 位为输入，所以控制字的 D2=1，D1=1，D0=1。完整控制字为 10000111B（87H）。

（3）
```
INIT8255 PROC
        MOV AL, 87H
        MOV DX, 013EH
        OUT DX, AL
        RET
INIT8255 ENDP
```

18. 常用的伪指令，如 DB、DW。