Національний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського» Факультет інформатики та обчислювальної техніки Кафедра обчислювальної техніки

Лабораторна робота № 6

з дисципліни «Комп'ютерна схемотехніка» «ПРИСТРОЇ ДЛЯ ПЕРЕТВОРЕННЯ ЧИСЕЛ. ТИПОВІ ВУЗЛИ КОМП'ЮТЕРА»

Виконав:

студент групи ІО-32

Душко Р.В.

Номер залікової книжки: 3206

Перевірив:

Викладач Нікольський С.С.

Лабораторна робота № 6

Тема: Пристрої для перетворення чисел. Типові вузли комп'ютера.

Мета роботи: Ознайомитись з методами побудови арифметичних комбінаційних пристроїв, зокрема багаторозрядних суматорів. Реалізувати 6-розрядний суматор двома способами — структурно, через каскадування однорозрядних суматорів, та поведінково — з використанням оператора додавання.

Хід роботи

Варіант:

 $3206_{10} - 110010100110_2$, звідси :

0	1	1	0	0	1
h1	h2	h3	h4	h5	h6


h3 h2 h1	Розрядність суматора
1 1 0	7

Створюємо проект, а також файли на мові Verilog відповідно методички. Прописуємо код та проводимо компіляцію.

```
△ Status Type Order Modified
                                                                              Ln#
       my_sum.v
ref_sum.v
                                  Verilog 0
                                              04/30/25 05:03:57 PM
                                                                             20
                                                                                       Ain_r = 1;
#50 Ain_r = 5;
                                 Verilog 1
                                              04/30/25 04:50:32 PM
                                                                             21
                                                                             22
                                                                             23
                                                                                      #50 Ain_r = 1;
#50 Ain_r = 5;
                                                                             25
                                                                             26
27
                                                                                       #50 Ain_r = 1;
                                                                                       #50 Ain_r = 5;
#50 Ain_r = 1;
                                                                             28
                                                                                       #50 Ain_r = 5;
                                                                             30
                                                                             31
                                                                                       end
                                                                             32
                                                                             33
                                                                                       initial
                                                                                       begin
Bin_r = 2;
                                                                             35
                                                                                       #100 Bin_r = 10;
#100 Bin_r = 2;
#100 Bin_r = 10;
                                                                             36
                                                                             37
                                                                             38
                                                                             39
                                                                             40
                                                                             41
                                                                                       initial
                                                                             42
                                                                                      begin
Ci_r = 1'b0;
                                                                              43
                                                                             44
                                                                                       #200 Ci_r = 1'b1;
                                                                             45
                                                                                       end
                                                                             46
                                                                                      assign Ain = Ain_r;
assign Bin = Bin_r;
                                                                             47
                                                                              48
                                                                             49
                                                                                       assign Ci = Ci_r;
                                                                             50
                                                                             51
                                                                                      endmodule
 Library × E Project ×
                                                                       4 ≽
                                                                                      4
# Compile of test_sum.v was successful.
# 3 compiles, 0 failed with no errors.
```

Компіляція пройшла успішно

Перейдемо у режим моделювання:



Результати з консолі:

```
VSIM 4> run -all
                  Time Ain Bin Ci res my cm res ref cr
                                  2
                                              3
                      0
                            1
                                        0
                                                       0
                                                               3
                                                                       0
                     50
                            5
                                  2
                                        0
                                                       0
                                                                       0
                    100
                            1
                                 10
                                        0
                                             11
                                                       0
                                                              11
                                                                       0
                            5
                                 10
                                             15
                    150
                                        0
                                                       0
                                                              15
                    200
                            1
                                  2
                                        1
                                             4
                    250
                            5
                                  2
                                              8
                                        1
                                                       0
                                                               8
                                                                       0
                    300
                            1
                                 10
                                        1
                                             12
                                                       0
                                                              12
                                                                       0
                    350
                            5
                                 10
                                        1
                                              0
                                                       1
                                                               0
 ** Note: $finish
                     : C:/Users/User/Desktop/KC/6/Lab_6/test_sum.v(15)
     Time: 400 ps Iteration: 0 Instance: /test_sum
# Break in Module test_sum at C:/Users/User/Desktop/KC/6/Lab_6/test_sum.v line 15
```

Ми бачимо, що на входи суматора подаються операнди Ain, Bin та сигнал переносу Ci. Результат додавання виводиться на res_my — це результат нашого суматора, і cm — сигнал переносу з нього. Також паралельно працює модуль ref_sum, який реалізований на поведінковому рівні, і виводить res_ref та cr.Під час симуляції бачимо, що для кожної комбінації входів результати res_my і res_ref повністю збігаються, як і сигнали переносу cm і cr. Це підтверджує, що реалізація мого суматора my_sum працює правильно. Симуляція виконана коректно.

Створимо новий проєкт та створимо там файл на мові Verilog та напишемо там код для 7-ти розрядного суматора. За основу візьмемо код, який використовувався у прикладі вище . У результаті маємо отакий код:

```
In#

1
2    module sum_lr (A, B, Cin, S, Cout);
3    input A, B, Cin;
4    output S, Cout;
5
6    wire Res, cl, c2;
7
8    xor (Res, A, B);
9    and (cl, A, B);
10    xor (S, Cin, Res);
11    and (c2, Cin, Res);
12    or (Cout, cl, c2);
13    endmodule
```

У цьому модулі реалізовано логіку повного однорозрядного суматора з урахуванням вхідного переносу. Сума обчислюється через два XOR, а перенос — через два AND і один OR. Цей модуль є базовим елементом для побудови багаторозрядного суматора.

```
module sum 7r (Ain, Bin, Ci, Sout, Co);
 2
          input [6:0] Ain, Bin;
 3
           input Ci;
           output [6:0] Sout;
 4
 5
            output
 6
 7
           wire [6:0] C;
8
           sum_lr suml (Ain[0], Bin[0], Ci, Sout[0], C[0]);
sum_lr sum2 (Ain[1], Bin[1], C[0], Sout[1], C[1]);
9
10
11
           sum lr sum3 (Ain[2], Bin[2], C[1], Sout[2], C[2]);
12
           sum 1r sum4 (Ain[3], Bin[3], C[2], Sout[3], C[3]);
           sum lr sum5 (Ain[4], Bin[4], C[3], Sout[4], C[4]);
sum lr sum6 (Ain[5], Bin[5], C[4], Sout[5], C[5]);
sum lr sum7 (Ain[6], Bin[6], C[5], Sout[6], C[6]);
13
14
15
16
            assign Co = C[6];
17
18
       endmodule
```


У цьому модулі реалізовано 7-розрядний суматор на основі послідовного з'єднання 7 повних однорозрядних суматорів (sum_1r). Кожен розряд враховує перенос із попереднього, що дозволяє точно передавати перенесення по всьому розряду. Структурна побудова дозволяє краще уявити внутрішню логіку додавання.

У даному модулі використовується поведінковий опис суматора, де результат обчислюється за допомогою оператора +. Це дозволяє швидко і просто реалізувати додавання з урахуванням переносу, без логічної деталізації. Такий модуль зручно використовувати як еталон для перевірки.


```
module test 7r sum;
   wire C1, C2;
   wire [6:0] Ain, Bin;
   reg [6:0] Ain_r, Bin_r;
   reg Ci_r;
   wire [6:0] res my, res ref;
            my_block (Ain, Bin, Ci_r, res_my, C1);
   ref 7r sum ref block (Ain, Bin, Ci r, res ref, C2);
   initial begin
       $display("\tTime\tAin\tBin\tCi\tres my\tC1\tres ref\tC2");
       $monitor("%t\t%b\t%b\t%b\t%b\t%b\t%b\t%b\t%b",
       $time, Ain, Bin, Ci r, res my, C1, res ref, C2);
       #500 $finish;
   end
   initial begin
      Ain r = 7'd5;
       #50 Ain r = 7'd10;
       #50 \text{ Ain } r = 7'd20;
       #50 Ain_r = 7'd33;
       #50 \text{ Ain } r = 7'd15;
   initial begin
      Bin_r = 7'd3;
       \#100 Bin r = 7'd12;
       #100 Bin_r = 7'd20;
   end
   initial begin
     Ci r = 1'b0;
       #200 Ci_r = 1'b1;
   assign Ain = Ain r;
   assign Bin = Bin r;
endmodule
```

У модулі тестбенча реалізовано перевірку роботи суматора шляхом подачі різних комбінацій вхідних значень Аіп, Віп та Сі. Результати виводяться в консоль через \$monitor. Порівняння результатів структурної та поведінкової реалізацій дозволяє впевнено перевірити правильність роботи власного суматора.

Тепер скомпілюємо всі ці файли.



Перейдемо у режим модулювання та перевіримо чи правильні результати:



```
0 1 2 0 3
50 5 2 0 7
100 1 10 0 11
150 5 10 0 15
2 1 4
       Time Ain Bin Ci res my cm res ref cr
                0 1 2 0 3
50 5 2 0 7
ŧ
                                                    11
#
                                              0
                                              0
                                                     15
#
                                              0
                                              0
#
                                                      8
                                                             0
#
                                                      12
                       1 10 1 12
                                              0
                                                             0
                 300
                       5 10 1
                                                      0
 ** Note: $finish : C:/Users/User/Desktop/KC/6/Lab 6/test sum.v(15)
    Time: 570 ps Iteration: 0 Instance: /test sum
# Break in Module test_sum at C:/Users/User/Desktop/KC/6/Lab_6/test_sum.v line 15
# WARNING: No extended dataflow license exists
```

Все виконано вірно, відповідно до теоретичних даних (вимог).

Висновки: У даній лабораторній роботі було реалізовано 7-розрядний суматор двома способами: структурно та поведінково. Структурна модель (sum_7r) була побудована з семи однорозрядних повних суматорів (sum_1r), з'єднаних послідовно. Поведінкова реалізація (ref_7r_sum) виконувала додавання за допомогою оператора "+". Для перевірки обох підходів було створено тестовий модуль (test_7r_sum), який подавав різні вхідні дані та порівнював результати. Симуляція у ModelSim показала повний збіг результатів, що підтверджує правильність роботи структурної моделі.

Посилання на git hub репозиторій:

https://github.com/Romchik235/Circuit-Design/tree/main/Lab-6