



Del Algoritmo al Hardware:

Aprendizaje Automático en Sistemas Embebidos

### Core ComBlock






### ¿Qué es el ComBlock?

El ComBlock es un bloque de comunicación que abstrae al usuario del protocolo AXI, simplificando así el diseño e integración de sistemas digitales.

- Interconexión con AXI: Compatible con interfaces comunes, como registros, memorias RAM y FIFOs.
- Recursos configurables: Permite ajustar parámetros según las necesidades del proyecto.
- Cruce de dominios de reloj: Incluye mecanismos integrados para el cruce de dominios de reloj utilizando FIFOs y memoria RAM de doble puerto.
- ☐ Driver: Se proporciona un driver en lenguaje C que facilita la integración completa del bloque.








### Características del ComBlock

#### **Interfaces de Entrada/Salida:**

- ☐ Registros de I/O
- ☐ FIFOs de I/O
- ☐ Memoria TDPRAM (True Dual Port RAM)

#### **Compatibilidad con AXI:**

- AXI Lite: Soporta acceso a registros y FIFOs mediante esta interfaz ligera y de bajo ancho de banda.
- AXI Full: Utilizado para acceder a TDPRAM, ideal para transferencias de datos más grandes y de mayor rendimiento.








### Registros I/O

- ☐ 16 registros de entrada: Comunicación de la FPGA hacia el procesador.
- ☐ 16 registros de salida: Comunicación del procesador hacia la FPGA.

#### **Configuración flexible:**

- Ancho de datos configurable por el usuario: de 1 a 32 bits, según los requerimientos de la aplicación.
- Habilitación independiente de registros de entrada y salida: permitiendo un diseño más optimizado y adaptado a diferentes necesidades de comunicación.










### **FIFOs**


**FIFOs de Entrada y Salida:** Entrada (FPGA → Procesador), Salida (Procesador → FPGA)

**Ancho y profundidad personalizables:** Se puede configurar tanto el ancho de datos como la profundidad de las FIFOs.

**Funcionamiento asíncrono:** Las FIFOs permiten el cruce seguro entre dominios de reloj diferentes, facilitando la integración en sistemas heterogéneos.

Registros de control del lado del procesador: Lectura de nivel de ocupación, Reseteo o limpieza de las colas.










### TDPRAM (True Dual Port RAM)

**Acceso bidireccional simultáneo:** FPGA y procesador pueden realizar operaciones de lectura y escritura de forma independiente y concurrente.

Cruce de dominios de reloj (Clock Domain Crossing): Diseñada para funcionar en sistemas con distintos relojes, permitiendo una transferencia de datos segura y sin pérdida.

**Parámetros configurables por el usuario:** Ancho de datos, Ancho de dirección, Profundidad.

Ejemplo: ancho de dirección es de 10 bits, la profundidad por defecto será de  $2^{10}$  = 1024.







### Bare Metal, C Driver

Información del dispositivo xparameters.h.

Register mappings en comblock.h.

Read and write functions single memory position:

void cbWrite(UINTPTR baseaddr, u32 reg, u32 value)

u32 cbRead(UINTPTR baseaddr, u32 reg)

Read and write several contiguous memory positions:

void cbWriteBulk(UINTPTR baseaddr, int \*buffer, u32 depth)

void cbReadBulk(int \*buffer, UINTPTR baseaddr, u32 depth)





### **UDMA**

UDMA es una interfaz remota entre una PC y lógica personalizada en un SoC-FPGA, probada sobre FreeRTOS y LwIP, Libreria de Python - TCP socket wrapper.

set\_ip(ip)

set\_port(port)

connect()

read\_reg(reg)

write\_reg(reg, data)

read\_fifo(N)

write\_fifo(N, data)

read\_ram(addr, length, inc)

write\_ram( addr, length, inc, data)

read\_mem(addr, length, inc)

write\_mem(addr, length, inc, data)










HyperFPGA: Computación heterogénea y distribuida en MPSoC-FPGA Cluster







### ¿Qué es computación Heterogénea?




El uso coordinado de diferentes tipos de núcleos de procesamiento dentro de un mismo sistema para maximizar el rendimiento y la eficiencia energética.





### Evolución de la computación heterogénea








### Computación Distribuida

Un modelo en el que múltiples nodos trabajan juntos de manera coordinada para resolver un problema, compartiendo recursos para mejorar el rendimiento, la escalabilidad y la tolerancia a fallos.

La computación distribuida en clusters es un enfoque de procesamiento de datos que utiliza un conjunto de nodos, interconectados entre sí, para trabajar de manera conjunta como si fueran una sola máquina.







### La taxonomía de Flynn


Clasifica las arquitecturas de computadoras según el número de flujos de instrucciones y flujos de datos.

SISD: Instrucción única, dato único - CPU convencional


SIMD: Instrucción única, múltiples datos - GPUS, extensiones de instrucciones en CPU


MISD: Múltiples instrucciones, único dato - Procesamiento en paralelo, detección errores

MIMD: Múltiples instrucciones, múltiples datos - Multiprocesador, supercomputadoras














### El HyperFPGA Cluster

- ☐ HyperFPGA Cluster
  - 16 Nodos de MPSoC SOM with AMD Zyng UltraScale+
  - Network: Ethernet connection TCP/IP, HP, HD GTH.
  - Debian Linux OS
- ☐ System-on-Module (Zynq UltraScale+ MPSoC-FPGA)
  - CPU: Quad Arm Cortex, Dual Arm Cortex
  - GPU: ARM Mali 400 MP2
  - FPGA: ZU4EG
- ☐ Carrier board
  - x4 PCle expansion port, Jtag, USB-UART
  - microSD card
  - 4 High-speed connectors for FPGA direct Interconnection










### Cluster Management


- •Infrastructure as Code (IaC).
- Jupyter Hub & Microservices for multi-user access.







### Remote Access to the Cluster








### Remote Access to the Cluster

https://hyperfpga.sti.ictp.it









### Development Workflow

Hardware definition: Vivado Board support package ComBlock as abstraction layer between CPU and user logic

Middleware: XSA2Bit

Generate device tree overlay from

an XSA and compile sources


Management: JupyterHub

Authentication
Organized storage

Organized storage

**Programming:** JupyterLab

User programmable context







#### **Default Part**

Choose a default AMD part or board for your project.

1 To fetch the latest available board	is from git repository, click on 'ke	rresn button.	Dismiss					
Reset All Filters								
/endor: All	∨ Name: All				~	Board Rev:	Latest	
Q 😤 💠 📲 🕶								
Search: Q-	~							
	Preview	Status	Vendor	File Version	Part		I/O Pin Count	Boar
Search: Q- Display Name HyperFPGA 3be11		Status Installed		File Version	Part xczu3eg-sfvc784-1-e		I/O Pin Count	Boar

# Files Enter the name of your hardware platform file, and the directory where the XSA file will be stored. -4ge21 XSA file name: mnist-4ge21

#### **Export Hardware Platform**

#### Files


Enter the name of your hardware platform file, and the directory where the XSA file will be stored.

-3be11

XSA file name: mnist-3be11

























### Development Workflow - Python

Central server (Local): import hyperfpga\_cluster as hfc Node (Remoto): from comblock import Comblock - cb = Comblock()

- IPython Parallel es una extensión de IPython que permite ejecutar código en paralelo en múltiples núcleos o incluso en varios nodos de una red.
- Objetivo: Mejorar el rendimiento de las tareas que requieren gran capacidad computacional mediante la paralelización.
- Características principales:
  - Ejecución concurrente de código en múltiples procesos.
  - Soporte para la distribución de tareas en diferentes máquinas (clusters).
  - Control centralizado de tareas y monitoreo de procesos.





### Development Workflow - Python

#### **Controlador (Controller):**

- Administra los recursos y distribuye las tareas a los "engines".
- Centraliza la comunicación entre los usuarios y los engines.

#### **Engines:**

- Procesos que ejecutan las tareas distribuidas.
- Pueden correr en una máquina local o remota.

#### **Cliente:**

- Herramienta que permite a los usuarios interactuar con el controlador y enviar tareas.
- Se puede usar desde un notebook de Jupyter.

#### Flujo de trabajo:

- El cliente envía comandos al controlador.
- El controlador distribuye los comandos a los engines.
- Los engines ejecutan el código en paralelo y devuelven los resultados.





### Development Workflow - Python

#### **Direct View (DirectView)**

Un Direct View en ipyparallel es una forma de ejecutar comandos en todos los trabajadores al mismo tiempo.

remote\_client[:] o remote\_client.direct\_view(), se crea un objeto DirectView que representa todos los nodos del cluster.

Cualquier código que ejecutes con este objeto se enviará simultáneamente a todos los trabajadores.

#### Load-Balanced View (LoadBalancedView)

Un Load-Balanced View distribuye automáticamente las tareas entre los trabajadores, asegurándose de que la carga de trabajo esté equilibrada.

rc.load\_balanced\_view(), se crea un objeto LoadBalancedView. En lugar de enviar el mismo código a todos los trabajadores, LoadBalancedView distribuye tareas de manera eficiente.





## Conclusión: ¿Por qué es necesaria la computación heterogénea?

- Optimización del rendimiento: Las GPU son superiores en procesamiento paralelo masivo, mientras que las CPU son mejores en tareas secuenciales complejas y de control. Las FPGA permiten una personalización específica de tareas críticas y optimizaciones en tiempo real.
- Eficiencia energética: Algunos aceleradores, como las FPGA, son más eficientes energéticamente que las CPU o GPU, lo que es crucial en simulaciones que requieren gran cantidad de recursos computacionales durante largos períodos de tiempo.
- Escalabilidad: Los aceleradores permiten que las simulaciones se ejecuten de manera eficiente en escalas más grandes. Sin computación heterogénea, algunas simulaciones que requieren el procesamiento de datos en tiempo real, o en escalas masivas, serían inviables.
- **Reducción de latencia**: En ciertos problemas, como los que requieren simulaciones en tiempo real o feedback inmediato, las FPGA y otros aceleradores pueden reducir significativamente la latencia del sistema.











### Muchas Gracias

Q&A

maynorgiovanni.ballinaescobar@phd.units.it

mballina@ictp.it