

Processador BIP 2

Alunos: Lucas Diniz Santos Henrique, Ronald Soares Lopes, Sara da Cunha Monteiro de Souza

SUMÁRIO

- Processadores BIP....3
- Bipide....4
- Quartus....7
- Processador BIP II....9
- Metodologia de Teste....16
- Referências....21

PROCESSADORES BIP

- Desenvolvida por pesquisadores do Grupo de Sistemas Embarcados e Distribuídos da Universidade do Vale do Itajaí (UNIVALI);
- Tem por objetivo contribuir para o ensino de conceitos sobre programação e funcionamento de sistemas computacionais;
- Utiliza-se de um modelo simplificado de processador especificado segundo uma abordagem multidisciplinar e focado na facilitação do aprendizado.



- IDE para a família de processadores BIP;
- Possibilita a criação de algoritmos em Portugol e sua execução passo a passo ou de forma contínua;
- Apresenta de forma visual o código correspondente ao programa em linguagem assembly e o estado dos componentes da organização do processador através de animações que ilustram o funcionamento interno do mesmo.

BIPIDE



Seleção de idioma e tema

Programas de exemplo

Exportação em diferentes formatos

Opções de compilação e simulação

Tamanho do texto

Destaque da sintaxe

Identificação de erros

```
1 //eleva um numero inteiro ao quadrado
2 inteiro multiplica(inteiro a, inteiro c)
3 declaracoes
4 inteiro i, result
5 inicio
6 result <- 0
7 para i <- 1 ate c passo 1
8 result<-result+a
9 fimpara
10 retornar result
11 fim
12
13 inteiro quadrado(inteiro n)
14 inicio
15 retornar multiplica(n,n)
16 fim
17
18
19 procedimento principal()
20 declaracoes
21 inteiro k
22 inicio
23 escreve(quadrado(5))
24 fim
25
```

Linha	Mensagem
15	valor esperado ';' valor encontrado 'inicio'
24	Procedimento.função não declarada: escreve

BIPIDE



Controle da simulação

Opções de visualização

Seleção do processador

Velocidade da simulação

Tamanho do texto

Estatísticas da simulação

Código em Portugal

```
Portugal
início
retornar multiplica(n,n)
fim
procedimento principal()
declarações
inteiro k
início
escreva(quadrado(5))
fim
```

Código em Assembly

```
Assembly
STO MULTIPlica_a
LD QUADRADO_n
STO MULTIPlica_c
CALL MULTIPlica
RETURN 0
PRINCIPAL:
LDI 5
STO QUADRADO_n
CALL _QUADRADO
STO Sout_port
HLT 0
```

Organização do processador

Conteúdo dos registradores

Descrição das instruções

Interfaces de entrada e saída

BIP IV

Controle

Controle de Dados

PC 28

Acumulador 5

StatusZ 0

StatusN 0

SP 0

INDR 0

LDI Carregando o valor de um operando imediato para o registrador Acumulador

Endereço	Valor	Variável
0	0	MULTIPlica_c
1	0	MULTIPlica_n
2	0	MULTIPlica_a


Sout_port 0

Sin_port 0



- Software de design de dispositivos lógicos programáveis produzido pela Altera;
- Permite a análise e a síntese de projetos de **linguagens de descrição de hardware** (HDL);
- O usuário pode compilar seus projetos, executar análises de tempo, examinar diagramas RTL, simular a reação de um projeto a diferentes estímulos e configurar o dispositivo de destino com o programador.

QUARTUS



PROCESSADOR BIP II

O BIP II utiliza uma arquitetura baseada na arquitetura RISC do microcontrolador PIC (Programmable Intelligent Computer). Esta versão do BIP possui de três a quatro registradores:

- PC (Program Counter) - O contador de programa aponta para o endereço da próxima instrução a ser executada
- IR (IR - Instruction Register) - O registrador de instrução armazena a instrução que está em execução
- ACC (Accumulator) - O acumulador é utilizado para armazenamento de dados durante uma operação.
- STATUS - Registrador de estado com dois flags, que são utilizados em instruções de desvio.

PROCESSADOR BIP II

Tamanho da palavra de dados	16 bits																																
Tipo de dados	Inteiro de 16 bits com sinal: -32768 a $+32767$																																
Tamanho da palavra de instrução	16 bits																																
Formato de instrução	<table><tr><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td></tr><tr><td colspan="6">Cód. Operação</td><td colspan="10">Operando</td></tr></table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Cód. Operação						Operando									
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																		
Cód. Operação						Operando																											
Modos de endereçamento	<u>Direto</u> : o operando é um endereço da memória <u>Imediato</u> : o operando é uma constante																																
Registadores	<u>ACC</u> : acumulador <u>IR</u> : registrador de instrução <u>PC</u> : contador de programa <u>STATUS</u> : registrador de estado com dois <i>flags</i> (Z e N)																																
Classes de instrução	<u>Transferência (acesso à memória)</u> : STO, LD, LDI <u>Aritmética</u> : ADD, ADDI, SUB e SUBI <u>Controle</u> : HLT <u>Desvio</u> : BEQ, BNE, BGT, BGE, BLT, BLE e JMP																																

Fonte: Adaptado de Morandi, Raabe e Zeferino (2006).

PROCESSADOR BIP II

Código da operação	Instrução	Operação e atualização do PC	
00000	HLT	Paralisa a execução	$PC \leftarrow PC$
00001	STO operand	$Memory[operand] \leftarrow ACC$	$PC \leftarrow PC + 1$
00010	LD operand	$ACC \leftarrow Memory[operand]$	$PC \leftarrow PC + 1$
00011	LDI operand	$ACC \leftarrow operand$	$PC \leftarrow PC + 1$
00100	ADD operand	$ACC \leftarrow ACC + Memory[operand]$	$PC \leftarrow PC + 1$
00101	ADDI operand	$ACC \leftarrow ACC + operand$	$PC \leftarrow PC + 1$
00110	SUB operand	$ACC \leftarrow ACC - Memory[operand]$	$PC \leftarrow PC + 1$
00111	SUBI operand	$ACC \leftarrow ACC - operand$	$PC \leftarrow PC + 1$
01000	BEQ operand		Se (STATUS.Z=1) então $PC \leftarrow \text{endereço}$ Senão $PC \leftarrow PC + 1$
01001	BNE operand		Se (STATUS.Z=0) então $PC \leftarrow \text{endereço}$ Senão $PC \leftarrow PC + 1$
01010	BGT operand		Se (STATUS.Z=0) e (STATUS.N=0) então $PC \leftarrow \text{endereço}$ Senão $PC \leftarrow PC + 1$

PROCESSADOR BIP II

01011	BGE operand	Se (STATUS.N=0) então PC ← endereço Senão PC ← PC + 1
01100	BLT operand	Se (STATUS.N=1) então PC ← endereço Senão PC ← PC + 1
01101	BLE operand	Se (STATUS.Z=1) ou (STATUS.N=1) então PC ← endereço Senão PC ← PC + 1
01110	JMP operand	PC ← endereço
01111-11111	Reservado para as futuras gerações	

Fonte: Adaptado de Zeferino (2007).

PROCESSADOR BIP II





Figura 4. Organização do Processador BIP II

Fonte: Pereira (2008)


PROCESSADOR BIP II

→ Control



PROCESSADOR BIP II

→ Datapath



PROCESSADOR BIP II

→ Integração de módulos: processor_bip2.v

```
module processor_bip2
#(
    parameter MSB_DATA = 16,
    parameter MSB_ROM = 11,
    parameter MSB_OPERAND = 11,
    parameter MSB_SELA = 2,
    parameter LSB = 0
)
// INTERFACE SISTEMA
CLOCK_i, //Clock do sistema
// INTERFACE MEMÓRIA DE INSTRUÇÃO (Memória ROM)
ADDR_im_o, //Endereço
DATA_im_i, //Valor
//INTERFACE MEMÓRIA DE DADOS (Memória RAM)
WRRAM_o,
ADDR_dm_o,
IN_DATA_o,
OUT_DATA_i
);
```

```
input wire CLOCK_i;
input wire [(MSB_DATA-1):LSB] DATA_im_i;
input wire [(MSB_OPERAND-1):LSB] OUT_DATA_i;

output wire [(MSB_ROM-1):LSB] ADDR_im_o;
output wire WRRAM_o;
output wire [(MSB_ROM-1):LSB] ADDR_dm_o;
output wire [(MSB_OPERAND-1):LSB] IN_DATA_o;

wire [(MSB_OPERAND-1):LSB] wExt_Mux2x1;
wire wN;
wire wZ;
wire wOp;
wire [(MSB_SELA - 1):LSB] wSela;
wire wSelB;
wire wWrAcc;
wire [(MSB_OPERAND-1):LSB] wOperand;
```


PROCESSADOR BIP II

→ Integração de módulos: processor_bip2.v


```
controle
Controle0
(
    .Addr_ext_i(wExt_Mux2x1),
    .z_i(wZ),
    .n_i(wN),
    .selA_o(wSelA),
    .selB_o(wSelB),
    .WrAcc_o(wWrAcc),
    .Op_o(wOp),
    .WrRam_o(WRRAM_o),
    .Clock_i(CLOCK_i),
    .DATA_im_i(DATA_im_i),
    .DATA_im_o(wOperand),
    .ADDR_im_o(ADDR_im_o)
);
```

```
datapath
Datapath0
(
    .clock_i(CLOCK_i),
    .selA_i(wSelA),
    .selB_i(wSelB),
    .WRACC_i(wWrAcc),
    .operand_i(wOperand),
    .op_i(wOp),
    .dm_out_data(OUT_DATA_i),
    .dm_in_data(IN_DATA_o),
    .dm_addr(ADDR_dm_o),
    .flagZ_o(wZ),
    .flagN_o(wN),
    .ext_o(wExt_Mux2x1)
);

endmodule
```


METODOLOGIA DE TESTES

- Separar a estrutura do processador em módulos;
- Testar as funcionalidades desses módulos separadamente;
- Agregar os módulos de forma a criarem uma nova entidade hierárquica;
- Testar a funcionalidade dessa entidade maior, que caracteriza o teste dos módulos.



- Módulos
- Entidade Hierárquica Maior

METODOLOGIA DE TESTES



METODOLOGIA DE TESTES

- Teste realizados com **ModelSim** ;
- Trata-se de um ambiente de simulação HDL multi-linguagem da Mentor Graphics;
- Usado para simulação de linguagens de descrição de hardware;
- Suporta VHDL, Verilog e SystemC, e inclui um depurador C embutido.

METODOLOGIA DE TESTES

ModelSim - INTEL FPGA STARTER EDITION 10.5b

File Edit View Compile Simulate Add Project Tools Layout Bookmarks Window Help

ColumnLayout AllColumns

Layout NoDesign

Project - C:/Users/Lucas/Desktop/Sistemas Embarcados/decoder

Name	Status	Type	Order	Modified
ACC.v	✓	Verilog	0	08/28/2018 07:09:00 am
ACC_Test.v	✓	Verilog	1	08/28/2018 07:09:00 am
datapath.v	✓	Verilog	2	08/28/2018 07:37:36 pm
datapathTest.v	✓	Verilog	3	08/30/2018 06:48:50 pm
decoder.v	✓	Verilog	4	08/28/2018 07:09:00 am
decoderTest.v	✓	Verilog	5	08/28/2018 07:09:00 am
extensor.v	✓	Verilog	6	08/28/2018 07:09:06 am
extensorTest.v	✓	Verilog	7	08/28/2018 07:09:04 am
FLAGS.v	✓	Verilog	17	08/30/2018 07:15:09 pm
FLAGS_Test.v	✓	Verilog	8	08/30/2018 06:59:01 pm
incrementer.v	✓	Verilog	9	08/28/2018 07:09:08 am
incrementerTest.v	✓	Verilog	10	08/28/2018 07:09:08 am
mux_2x1.v	✓	Verilog	11	08/28/2018 07:09:12 am
mux_2x1_Test.v	✓	Verilog	12	08/28/2018 07:09:12 am
mux_3x2.v	✓	Verilog	13	08/28/2018 07:09:12 am
mux_3x2_Test.v	✓	Verilog	14	08/28/2018 07:09:12 am
PC.v	✓	Verilog	15	08/28/2018 07:09:10 am
PC_Test.v	✓	Verilog	16	08/28/2018 07:09:14 am
Ula.v	✓	Verilog	18	09/03/2018 10:23:34 am
UlaTest.v	✓	Verilog	19	09/03/2018 10:23:34 am

Library Project

Transcript

```
# Compile of Ula.v was successful.  
# Compile of UlaTest.v was successful.  
# 21 compiles, 0 failed with no errors.
```

ModelSim>


Project : decoder <No Design Loaded> <No Context>

METODOLOGIA DE TESTES

```
2 module mux_3x2
3   #(
4     parameter MSB_ROM = 11,
5     parameter SELA = 2,
6     parameter LSB = 0
7   )
8   (
9     out_data_i, //Saída do incrementador
10    ext_i, //Selecionador
11    ula_i,
12    selA_i,
13
14    mux_3x2_o //Saída do mux
15  );
16  input wire [(MSB_ROM-1):LSB] out_data_i;
17  input wire [(MSB_ROM-1):LSB] ext_i;
18  input wire [(MSB_ROM-1):LSB] ula_i;
19  input wire [(SELA-1):LSB] selA_i;
20
21  output reg [(MSB_ROM-1):LSB] mux_3x2_o;
22
23  always @(out_data_i or ext_i or ula_i or selA_i)
24  begin
25    case(selA_i)
26      2'b0: mux_3x2_o = out_data_i;
27      2'b1: mux_3x2_o = ext_i;
28      2'b10: mux_3x2_o = ula_i;
29    endcase
30  end
31 endmodule
```

```
1 timescale 10 ns / 10 ns
2
3 module mux_3x2_Testes;
4
5 //Inputs
6 reg [10:0] out_data_i;
7 reg [10:0] ext_i;
8 reg [10:0] ula_i;
9 reg [1:0] selA_i;
10
11 //Outputs
12 wire [10:0] mux_3x2_o; //Saída do mux
13
14 mux_3x2 DUT(out_data_i,ext_i, ula_i, selA_i, mux_3x2_o);
15 initial
16 begin
17   out_data_i = 11'b1;
18   ext_i = 11'b10;
19   ula_i = 11'b11;
20   selA_i = 2'b0;
21
22   #10 selA_i = 2'b1;
23
24   #10 selA_i = 2'b10;
25
26   #10 ext_i = 11'b111;
27
28   #10 ext_i = 11'b111;
29
30 end
31 endmodule
```


METODOLOGIA DE TESTES



MEMÓRIAS - ROM E RAM

```
2  module RAM
3  # (
4      parameter MEM_SIZE = 1024,
5      //parameter MEM_SIZE = 4,
6      parameter WORD_WIDTH = 11,
7      parameter MSB_RAM = 11,
8      parameter LSB = 0,
9      parameter MSB = 0
10 )
11 # (
12     WR_i,
13     ADDR_dm_i, //Endereço
14     IN_DATA_i,
15     OUT_DATA_o
16 );
17 input wire WR_i;
18 input wire [(MSB_RAM-1):LSB] ADDR_dm_i;
19 input wire [(WORD_WIDTH-1):LSB] IN_DATA_i;
20
21 output reg [(WORD_WIDTH-1):LSB] OUT_DATA_o;
22
23 reg [(WORD_WIDTH)-1:LSB] RAM_mem[MSB:(MEM_SIZE-1)];
24
25 initial
26 begin
27     $readmemb("c:/intelFPGA_lite/17.1/Aulas/BIP2v1/dataMemory.list", RAM_mem);
28 end
29 //BLOCO DE ESCRITA = escreve na memória em uma borda de subida de WR
30 always @(posedge WR_i)
31 begin
32     RAM_mem[ADDR_dm_i] = IN_DATA_i;
33 end
34 //BLOCO DE LEITURA = atualiza a saída sempre que um endereço muda
35 always @(ADDR_dm_i)
36 begin
37     OUT_DATA_o = RAM_mem[ADDR_dm_i];
38 end
39 endmodule
40
41 initial
42 begin
43     $readmemb("c:/intelFPGA_lite/17.1/Aulas/BIP2v1/programMemory.list", ROM_mem);
44 end
45 always @(ADDR_im_i)
46 begin
47     DATA_im_o = ROM_mem[ADDR_im_i];
48 end
49 endmodule
```


Gerador de código binário



REFERÊNCIAS

- [1] <http://bipide.com.br/bipide/>
- [2] <https://www.altera.com/products/design-software/fpga-design/quartus-prime/overview.html>
- [3] <https://www.embarcados.com.br/processador-em-verilog-3/>

