### Processador BIP 2

Alunos: Lucas Diniz Santos Henrique, Ronald Soares Lopes, Sara da Cunha Monteiro de Souza



Engenharia da Computação, Disciplina de Sistemas Embarcados Prof<sup>o</sup> David Vasconcelos

# **SUMÁRIO**

- → Processadores BIP....3
- → Bipide....4
- → Quartus....7
- → Processador BIP II....9
- → Metodologia de Teste....16
- → Referências....21




#### PROCESSADORES BIP

- → Desenvolvida por pesquisadores do Grupo de Sistemas Embarcados e Distribuídos da Universidade do Vale do Itajaí (UNIVALI);
- → Tem por objetivo contribuir para o ensino de conceitos sobre programação e funcionamento de sistemas computacionais;
- → Utiliza-se de um modelo simplificado de processador especificado segundo uma abordagem multidisciplinar e focado na facilitação do aprendizado.




- → IDE para a família de processadores BIP;
- → Possibilita a criação de algoritmos em Portugol e sua execução passo a passo ou de forma contínua;
- → Apresenta de forma visual o código correspondente ao programa em linguagem assembly e o estado dos componentes da organização do processador através de animações que ilustram o funcionamento interno do mesmo.












- → Software de design de dispositivos lógicos programáveis produzido pela Altera;
- → Permite a análise e a síntese de projetos de linguagens de descrição de hardware (HDL);
- → O usuário pode compilar seus projetos, executar análises de tempo, examinar diagramas RTL, simular a reação de um projeto a diferentes estímulos e configurar o dispositivo de destino com o programador.

# QUARTUS 🕥



O BIP II utiliza uma arquitetura baseada na arquitetura RISC do microcontrolador PIC (Programmable Intelligent Computer). Esta versão do BIP possui de três a quatro registradores:

- → PC (Program Counter) O contador de programa aponta para o endereço da próxima instrução a ser executada
- → IR (IR Instruction Register) O registrador de instrução armazena a instrução que está em execução
- → ACC (Accumulator) O acumulador é utilizado para armazenamento de dados durante uma operação.
- → STATUS Registrador de estado com dois flags, que são utilizados em instruções de desvio.

Tamanho da palavra de dados	16 bits			
Tipo de dados	Inteiro de 16 bits com sinal: -32768 a +32767			
Tamanho da palavra de instrução	16 bits			
Formato de instrução	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0			
	Cód. Operação Operando			
Modos de endereçamento	<u>Direto</u> : o operando é um endereço da memória Imediato: o operando é uma constante			
Registradores	ACC: acumulador			
	IR: registrador de instrução			
	PC: contador de programa			
	STATUS: registrador de estado com dois flags (Z e N)			
Classes de instrução	Transferência (acesso à memória): STO, LD, LDI			
	Aritmética: ADD, ADDI, SUB e SUBI			
	Controle: HLT			
	Desvio: BEQ, BNE, BGT, BGE, BLT, BLE e JMP			

Fonte: Adaptado de Morandi, Raabe e Zeferino (2006).

Código da operação 00000	Instrução	Operação e atualização do PC	
	HLT	Paralisa a execução	PC ← PC
00001	STO operand	Memory[operand] ← ACC	PC ← PC + 1
00010	LD operand	ACC ← Memory[operand]	PC ← PC + 1
00011	LDI operand	ACC ← operand	PC ← PC + 1
00100	ADD operand	ACC ← ACC + Memory[operand]	PC ← PC + 1
00101	ADDI operand	ACC ← ACC + operand	PC ← PC + 1
00110	SUB operand	ACC ← ACC - Memory[operand]	PC ← PC + 1
00111	SUBI operand	ACC ← ACC - operand	PC ← PC + 1
01000	BEQ operand		Se (STATUS.Z=1) então PC ← endereço Senão PC ← PC + 1
01001	BNE operand		Se (STATUS.Z=0) então PC ← endereço Senão PC ← PC + 1
01010	BGT operand		Se (STATUS.Z=0) e (STATUS.N=0) então PC ← endereço Senão PC ← PC + 1

01110 01111-11111	JMP operand  Reservado para as futuras gerações	PC ← endereço
01101	BLE operand	Se (STATUS.Z=1) ou (STATUS.N=1) então PC ← endereço Senão PC ← PC + 1
01100	BLT operand	Se (STATUS.N=1) então PC ← endereço Senão PC ← PC + 1
01011	BGE operand	Se (STATUS.N=0) então PC ← endereço Senão PC ← PC + 1

Fonte: Adaptado de Zeferino (2007).






Figura 4. Organização do Processador BIP II

Fonte: Pereira (2008)

#### → Control



#### → Datapath



→ Integração de módulos: processor\_bip2.v

```
module processor_bip2
□#(
    parameter MSB_DATA = 16,
    parameter MSB_ROM = 11,
    parameter MSB_OPERAND = 11,
    parameter MSB\_SELA = 2,
    parameter LSB = 0
INTERFACE SISTEMA
    CLOCK_i, //Clock do sistema
    INTERFACE MEMÓRIA DE INSTRUÇÃO (Memória ROM)
    ADDR_im_o, //Endereço
    DATA_im_i, //valor
  //INTERFACE MEMÓRIA DE DADOS (Memória RAM)
    WRRAM_o.
    ADDR_dm_o.
    IN_DATA_o.
    OUT_DATA_i
```

```
input wire CLOCK_i;
input wire [(MSB_DATA-1):LSB] DATA_im_i;
input wire [(MSB_OPERAND-1): LSB] OUT_DATA_i;
output wire [(MSB_ROM-1):LSB]ADDR_im_o;
output wire WRRAM_o;
output wire [(MSB_ROM-1):LSB] ADDR_dm_o;
output wire [(MSB_OPERAND-1):LSB]IN_DATA_o;
wire [(MSB_OPERAND-1):LSB] wExt_Mux2x1;
wire wN:
wire wz:
wire wOp:
wire [(MSB_SELA - 1):LSB] wSelA;
wire wSelB;
wire wWrAcc;
wire [(MSB_OPERAND-1):LSB] wOperand;
```


→ Integração de módulos: processor\_bip2.v

```
controle
 Controle0
⊟(
    .Addr_ext_i (wExt_Mux2x1),
    .z_i(wz),
    .n_i (wN)
    .SellA_o(wSelA),
    .SellB_o(wSelB),
    .WrAcc_o(wWrAcc).
    .Op_o(wOp),
    .WrRam_o(WRRAM_o),
    .clock_i(CLOCK_i)
    .DATA_im_i(DATA_im_i),
    .DATA_im_o(wOperand),
    .ADDR_im_o(ADDR_im_o)
```


```
datapath
 Datapath0
⊟(
    .clock_i(CLOCK_i),
    .selA_i(wSelA),
    .selB_i(wSelB),
    .WRACC_i (wWrAcc),
    .operand_i (woperand),
    .op_i (wOp),
    .dm_out_data(OUT_DATA_i),
    .dm_in_data(IN_DATA_o),
    .dm_addr(ADDR_dm_o),
    .flagZ_o(wZ),
    .flagN_o(wN),
    .ext_o(wExt_Mux2x1)
 endmodule
```

- → Separar a estrutura do processador em módulos;
- → Testar as funcionalidades desses módulos separadamente;
- → Agregar os módulos de forma a criarem uma nova entidade hierárquica;


→ Testar a funcionalidade dessa entidade maior, que caracteriza o teste do funcion dos módulos.



- Módulos
- Entidade Hierárquica Maior




- → Teste realizados com Model Sim.
- → Trata-se de um ambiente de simulação HDL multi-linguagem da Mentor Graphics;
- → Usado para simulação de linguagens de descrição de hardware;
- → Suporta VHDL, Verilog e SystemC, e inclui um depurador C embutido.



```
module mux_3x2
 3
      FI#(
           parameter MSB_ROM = 11,
           parameter SELA = 2,
 6
           parameter LSB = 0
 7
 8
      □(
 9
           out_data_i, //Saída do incrementador
10
           ext_i, //selecionador
11
           ula_i,
12
           selA_i,
13
14
           mux_3x2_o//Saída do mux
15
       input wire [(MSB_ROM-1):LSB] out_dat
input wire [(MSB_ROM-1):LSB] ext_i;
input wire [(MSB_ROM-1):LSB] ula_i;
input wire [(SELA-1):LSB] SelA_i;
16
                                            out_data_i;
17
18
19
20
21
       output reg [(MSB_ROM-1):LSB] mux_3x2_o;
22
23
       always @(out_data_i or ext_i or ula_i or SelA_i)
24
      ⊟beain
25
           case(SelA_i)
26
           2'b0: mux_3x2_o = out_data_i;
           2'b1: mux_3x2_o = ext_i;
27
           2'b10: mux_3x2_o = ula_i:
28
           endcase
29
      Lend
30
        endmodule.
```


```
timescale 10 ns / 10 ns
       module mux_3x2_Teste;
       //Inputs
       req [10:0] out_data_i;
       reg [10:0] ext_i;
       reg [10:0] ula_i;
       red [1:0] SelA_i;
11
       //outputs
       wire [10:0] mux_3x2_o;//Saida do mux
       mux_3x2 DUT(out_data_i,ext_i, ula_i, SelA_i, mux_3x2_o);
15
       initial
16
          beain
17
              out_data_i = 11'b1;
18
              ext_{i} = 11'b10:
19
             ula_i = 11'b11:
20
              SelA_i = 2'b0;
21
22
             #10 \text{ SelA_i} = 2'b1;
23
24
             #10 \text{ SelA_i} = 2'b10;
25
26
             #10 ext_i = 11'b111:
27
28
             #10 \text{ ext_i} = 11'b111;
29
          end
       andmodula
```



### MEMÓRIAS - ROM E RAM

```
initial
                                            ⊟begin
                                              $readmemb("C:/intelFPGA_lite/17.1/Aulas/BIP2v1/dataMemory.list", RAM_mem);
     module RAM
                                         28
    □#(
                                              //BLOCO DE ESCRITA = escreve na memória em uma borda de subida de WR
        parameter MEM_SIZE = 1024,
                                         30
                                              always @(posedge WR_i)
         //parameter MEM_SIZE = 4,
                                         31
                                             ⊟begin
6
        parameter WORD_WIDTH = 11,
                                         32
                                                    RAM_mem[ADDR_dm_i] = IN_DATA_i;
        parameter MSB_RAM = 11,
                                         33
                                              Lend
        parameter LSB = 0,
                                             //BLOCO DE LEITURA = atualiza a saída sempre que um endereco muda
9
                                              always @(ADDR_dm_i)
        parameter MSB = 0
10
                                             ⊟begin
                                         37
                                               OUT DATA o = RAM mem[ADDR dm i]:
11
   ⊟(
                                              end
12
        WR_i.
                                         39
                                              endmodule
13
        ADDR_dm_i, //Endereço
14
        IN_DATA_i,
                                                           Initial
                                                         23 ⊟begin
15
        OUT DATA o
                                                               $readmemb("C:/intelFPGA_lite/17.1/Aulas/BIP2v1/programMemory.list", ROM_mem);
16
17
     input wire WR_i;
                                                             always @(ADDR_im_i)
18
     input wire [(MSB_RAM-1):LSB] ADDR_dm_i;
                                                            ⊟begin
                                                               DATA_im_o = ROM_mem[ADDR_im_i];
19
     input wire [(WORD_WIDTH-1):LSB] IN_DATA_i:
20
                                                             endmodule
21
22
     output reg [(WORD_WIDTH-1):LSB] OUT_DATA_o;
23
     reg [(WORD_WIDTH)-1:LSB] RAM_mem[MSB:(MEM_SIZE-1)];
```

# Gerador de código binário





### REFERÊNCIAS

- [1] http://bipide.com.br/bipide/
- [2] https://www.altera.com/products/design-software/fpga-design/quartus-prime/overview.html
- [3] https://www.embarcados.com.br/processador-em-verilog-3/







