Logic Sim v1.20.22: handoff para sa bagong Claude session

2026-10-13 · repo Ronanski/icms-master-tool · branch claude/adoring-carson-aylw3j (latest eed966c). Basahin ito muna, tapos HANDOFF.md at PROJECT_RULES.md ng repo.

1. Mga rule na dapat sundin (galing sa user)

Pinakamahalaga — Huwag lalabagin

Isang repo lang
ICMS-MASTER-TOOL LANG. Huwag galawin, basahin, kopyahin o patakbuhin ang kahit anong tool ng ibang repo (lalo na ang Ronanski/dcs-logic-sim). Nasa PROJECT_RULES 5b. Dalawang commit na napush doon nang pagkakamali (9c18f57, 3492cbf) at ang branch claude/v1.20.22-abc-audit: iniwan; ang user ang magpapasya.

Estilo ng user
Taglish, maikli, tapat. Galit siya sa paulit-ulit na tanong at sa paulit-ulit na test. Huwag magtanong ng bagay na masasagot ng repo. Diagram at mga reference file sa repo ang batayan, hindi ang "karaniwang DCS".

Test
Ang user ay ayaw na ng dagdag na test run. Mag-test lang kapag may nag-ayos at para lang sa bagay na iyon. Walang listahan ng test sa chat.

Release
Walang Stable (merge sa main) nang walang malinaw na utos ng user. Beta ay galing sa branch. Ang PDF report: Taglish, portrait, dark, card layout (PROJECT_RULES 5a).

Safety check
Hinaharang ng auto-mode classifier ang pag-commit ng keystore/credential at ang paglilipat ng file sa pagitan ng repo. Huwag itong iwasan; sabihin sa user.

2. Estado ngayon

Ano ang nasa repo — Gumagana ang build

HTML
logic-sim-v1.20.22.html sa root (isang file lang; tools/version.js ang nagbabasa ng version mula sa pangalan; checks.yml ang nagche-check ng title at version label).

Site (Pages)
Stable = html ng main sa https://ronanski.github.io/icms-master-tool/ (v1.20.21 pa). Beta = html ng na-push na branch sa .../beta/ (v1.20.22). Workflow: checks.yml, site.yml (workflow_run, kaya nasa main).

Apk at exe
Release v1.20.22 sa GitHub (4 file: stable at beta na apk, stable at beta na portable exe). Naglo-load sila ng site, kaya auto-update. Gawa ng release.yml (go = eksaktong "GO v1.20.22", dry_run). Apk signing key: signing/logic-sim.jks (self-signed, ginawa ng make-key.yml sa runner; huwag i-regenerate). Bagong install ang kailangan; hindi nito pinapalitan ang luma.

Hindi pa na-test
Apk at exe sa totoong device (na-build at na-sign lang). Ang Beta site ay hindi ko nabuksan mula sa sandbox.

3. Lahat ng test na ginawa at ang resulta

A. Gabi ng audit (RUN engine, headless, lahat ng 54 sheet)

Pass

Mga switch
327 T switch, 56 COS A/M, 19 HI/LO: tamang leg ang napili sa totoong input, tama ang output at ang leg overlay.

Mga block
Timer 159, LAG 12, ALM 104, SUMA 7, PID 66 ng 68 (2 ay velocity form).

Takbo ng planta
P-1: design points 60 hanggang 150 MW (coal, PA, O2, TAF tugma sa DATA sheet; LN5 FF mas mataas hanggang 19 T/H; SA consistent). P-2: ABC-005 auto, SOx 362 hanggang 207 ppm. P-3: hold. P-4: 45 ng 54 PID loop ang sumasara; 9 ay kailangan ng setup ng operator.

Range audit
2 diperensiya lang (ABC-010 LICBR1001A, ABC-020 HICHR1002A); iniwan ayon sa workbook.

B. Regression ngayong araw sa final na HTML

May 3 bukas

Pumasa (rc 0)
blocks, comparators, cos, switch, switch-return, reset-rate, loops, verify-ab/sel/range, legend, links, pid, pid-all, math, rate, fixes, force-all, xsheet-flag, path, xref.

plant
rc 1; pareho sa v1.20.21 (hindi bago).

links-all
nag-time out (280 s); pareho sa v1.20.21.

pidsign
7 PROBLEM na wala sa v1.20.21. Sanhi: F-31 (PV filter TF) kaya nahuhuli ang P term sa maikling 0.5 s test. Hindi mali ang sign. Hindi pa napapatunayan ng formula.

C. Force at release sa 51 sheet (501 digital input)

22 hindi bumabalik

Resulta
22 block ang iba pa rin pagkatapos ng force at release (28 sa v1.20.21). Halos lahat ay nasa likod ng FF ng drawing (SET/RESET), kaya by design.

Dalawang pagkakaiba
ABC-008 SW #27: ibang leg ang pinipili dahil sa pagbasa ng "1:a" label (F-19). ABC-020 AMT #40: nananatili hanggang itakda ng operator ang auto (force-to-manual pulse ng COS).

4. Mga naayos

Audit F-1 hanggang F-31 (buod)

Nasa HTML

Mga basa ng diagram
stacked fraction at A/B ng divider, "1:a" selector label, LAG analog-first, set point na malayo sa box (">0.1 %"), connector-link chain, ABC-007 PV tags, AI range text, divider by constant, MAN set value, BU-CMD interlock tracking (legend ng ABC-000).

Ayon sa workbook / reference
Scaling ng ABC-005, MCR set points, 18.7 % ng SA flow, 5 % ng drum level, ABC-001A 0.2 MW, ABC-011/012 x6, SCALE CONVERT x1 (confirmed ng user sa scale convert: divide, 2.58).

RUN logic
Force-to-manual pulse latch sa COS (ABC-003A AO0209 = 25 %), PID TF/CUT/dMVH (Needs Verification).

UI
Dim ng hindi napiling leg sa View/Trace; bawat input na may wire ay may lit/grey na leg.

Mga ayos ngayong araw — Na-push

Tinanggal
SIG.AB mid-wire tag (F-24): ibinaba ang cross-sheet flag links mula 42 hanggang 21 (nahuli ng test-xsheet-flag).

Idinagdag
T switch walang memory (ABC-017, ABC-029 bumabalik sa A pagkatapos ng force 0 / release). Reset ng RATE / RAMP: hindi na nagko-compound ang percent rate sa bawat reset.

5. Bukas na item

Kailangan pa — Hindi pa tapos

PID TF, CUT, dMVH (F-31)
Walang formula sa repo; ang ipinatupad ay ang karaniwang depinisyon (TF = first-order filter ng PV, CUT = low input cut, dMVH = limit ng pagbabago ng MV bawat DTI). Kailangan ng depinisyon mula sa manual; kung walang ebidensya, pwedeng alisin.

9 PID loop
Kailangan ng setup ng operator: CCS / boiler master (SV ng PIC-COBM at HIC-BM sa auto), O2 trim, fans. Hindi ito bug.

11 cross-sheet input
Operator input (FICFA1043B/C/D.REM, M.008C/D, M.3405 at iba). Hindi mali ang link.

ABC-036 hanggang 039
NO.2 HFH level control: 2 PID, 2/3 level selection, ALM; 1 loop bawat sheet ang pumasa. AO ay walang range sa drawing (default 0 hanggang 100 %). Hindi pa nababasa nang detalyado ang 037 hanggang 039.

Apk / exe
Subukan ng user sa device. Kung may mali sa RUN mode: sheet at inaasahan, tapos isang test lang para doon.

Test tools
Walang sariling regression tools ang repo na ito (ginamit ko ang sa ibang repo, bawal na). Kung kailangan, isulat dito.

6. Mga file

Saan hahanapin — Nasa repo

Mga ulat
docs/abc-audit/ABC-AUDIT.md (F-1 hanggang F-31), docs/versions/v1.20.21/FINDINGS.md, UPDATE_REPORT.md, HANDOFF.md, PROJECT_RULES.md.

Reference
document-references/ (analog-logic-abc.zip na may PDF ng bawat ABC sheet, memory-list-101 hanggang 105, dcs-io-list.xls, linear-curves-fx.xls, summary-of-pid-pidv-suma-man-parameters.xlsx, textbook at legend).

Workflows
.github/workflows/: checks.yml, site.yml, release.yml, make-key.yml.