# ELO212: Laboratorio de Sistemas Digitales Guía de Actividades 4 (Evaluada)

23 al 26 de abril de 2024

## Requisitos de entrada.

Para las actividades de esta sesión debe cumplir con los siguientes requerimientos:

- Haber **completado y entendido** las actividades de las sesiones anteriores, y manejar todos los conceptos fundamentales asociados.
- Manejar los conceptos básicos de aritmética binaria con número finito de bits y representaciones de números sin signo y con signo.
- Haber revisado previo a la sesión el video *capsula\_sesion\_4.mp4*, disponible en el repositorio de clases. Este video contiene información crítica para la correcta entrega de su diseño.

## 2. Objetivos.

Los objetivos para esta sesión son:

- Consolidar el trabajo realizado en sesiones anteriores para la descripción y síntesis de circuitos y sistemas digitales, considerando especificaciones y requerimientos técnicos concretos, tanto funcionales como no funcionales.
- Experimentar con la implementación de circuitos aritméticos y las consideraciones necesarias al trabajar con operandos enteros con representación limitada por el número de bits.

## 3. Indicaciones generales.

Las actividades planteadas en esta guía serán revisadas durante la sesión de laboratorio correspondiente a su paralelo. Se recomienda encarecidamente que adelante su trabajo y llegue al menos con las partes fundamentales probadas. La estadística histórica indica que no alcanzará a terminar el trabajo si no llega con algo avanzado a la sesión.

Recuerden que todo diseño debe empezar con un plan y una descripción sobre qué es lo que deben implementar. En el contexto de la asignatura, esto implica realizar un diagrama de alto nivel de los módulos que necesitarán (cajitas), y como se conectarán entre ellos (flechitas que conectan

las cajitas). Una vez tengan eso, su problema está en gran parte resuelto. No toque la herramienta de diseño ni escriba una línea de código sin haber realizado este paso previo. Se recuerda que las actividades no se revisarán y tampoco se responderán consultas si no tiene un diagrama de bloques de su diseño sobre el que se pueda discutir. El pensar que "tengo todo en mi cabeza, solo necesito unos minutos para escribirlo", es un salto directo al fracaso.

#### 3.1. Sobre el proceso de revisión de actividades.

La revisión y evaluación de cada una de las actividades consta de tres etapas:

- i) Validación básica de requerimientos funcionales mínimos durante la sesión.
- ii) Entrega de los archivos de diseño de cada actividad mediante Aula USM.
- iii) Verificación exhaustiva de requerimientos funcionales y no funcionales en base a los archivos entregados.

Para cada una de las etapas de revisión se consideran los siguientes procedimientos.

#### 3.1.1. Revisión e interrogación durante la sesión.

- Durante la sesión, avise al staff cuando complete una o varias actividades para que muestre y explique sus resultados, y responda las preguntas que se le realizarán sobre sus diseños y conceptos asociados. Recuerde que no se atenderán consultas ni se revisará la actividad si no cuenta con un diagrama de alto nivel del sistema que está describiendo.
- Como parte de las preguntas se le puede solicitar que muestre los reportes del proceso de síntesis lógica. Debe entender y poder explicar los mensajes entregados por la herramienta para estas etapas. Procure contar con la síntesis actualizada antes de llamar a alguien del staff.
- Cualquier integrante del grupo debe ser capaz de responder las preguntas. Si las respuestas no son satisfactorias, no se marcará la actividad como completada.
- Las actividades serán revisadas en el orden en que están planteadas. No se responderán consultas o revisará una actividad si no ha completado la actividad anterior.
- El staff solo responderá consultas técnicas específicas en base a lo que Ud. está mostrando para asegurarse que cumpla con requisitos mínimos para ser evaluado. No se les corregirán sus diseños ni responderán preguntas del tipo ¿me pueden decir si está bien lo que hice para poder entregarlo? Ustedes deciden cuando su código esté listo para ser entregado, y es su responsabilidad verificar que su entrega cumple con todas las especificaciones indicadas en la guía.
- Durante la sesión, el staff priorizará la revisión de actividades e interrogaciones por sobre la atención de consultas generales. Para hacer un uso eficiente del tiempo durante la sesión, prefiera agrupar las dudas y tenga el material asociado listo al momento de llamar al staff.

- Durante la sesión, el staff marcará en una planilla cuando Ud. considere una actividad terminada y haya pasado la interrogación. El tener la actividad marcada como revisada en la sesión no entrega puntaje, y solo asegura que cumple con requerimientos mínimos para que entregue sus archivos de diseño y pasar a la siguiente etapa de revisión mediante tests exhaustivos posterior a la sesión. El formato de entrega de sus archivos se indica en la Sección 3.1.2.
- Las interrogaciones se realizarán hasta las 17:45 horas del día de su sesión. Si no se ha marcado la actividad como completada en ese horario, cuenta como fuera de plazo.
- Las actividades se revisan en forma secuencial y cada actividad tiene puntaje independiente. Es importante que trabajen en forma ordenada y se aseguren de entregar lo que hayan completado en el plazo correspondiente.

#### 3.1.2. Entrega de archivos de diseño a través de AULA.

Luego de tener la actividad como completada durante la sesión, debe entregar los archivos de diseño a través de Aula USM para su posterior revisión offline. Las entregas de los archivos de diseño para las actividades que fueron marcadas como completadas durante la sesión se puede realizar hasta las 18:30 del día de la sesión correspondiente.

Las entregas deben seguir estrictamente las especificaciones que se indican a continuación:

- Debe crear una carpeta con el nombre *GPPXX\_Sesion4\_2024*, donde *PP* indica el paralelo (MA, MI, JU, VI) y *XX* el número de grupo en decimal con dos dígitos (01, 02, 03, etc.). Por ejemplo, la carpeta para el grupo 5 del paralelo del Martes se llamaría GMA05\_Sesion4\_2024.
- Dentro de dicha carpeta debe crear una subcarpeta para cada actividad con el nombre *ActividadY*, donde *Y* indica el número de la actividad (por ejemplo, *Actividad1*, *Actividad2*, etc.).
- Cada subcarpeta debe contener únicamente los archivos denominados "Design Sources"
   (Archivos de Diseño) asociados a cada una de las actividades. Para esta sesión, esto solo considera archivos con extensión .sv. Notar que NO debe incluir archivos de simulación, constraints, o archivos temporales generados por Vivado. Se descontará puntaje por formato de entrega si agrega archivos innecesarios.
- Cada una de las actividades debe contar con un módulo principal (top module) con el nombre S4\_actividadY, donde Y es el número de la actividad correspondiente. Recordar que los nombres de las entradas y salidas deben ser exactamente los mismos que se indican en la presente guía (tener en cuenta que SystemVerilog es sensible a las letras mayúsculas, por ende P ≠ p).

En el repositorio de clases encontrarán una cápsula que expone de manera práctica cada uno de los pasos mencionados anteriormente. Para facilitar su trabajo, en Aula quedará disponible una carpeta base con la estructura y snippets de módulo top para cada actividad. Puede usar esta carpeta para agregar sus archivos fuente y hacer la entrega. Recordar que **será responsabilidad del grupo entregar de manera correcta los archivos**. Ante cualquier duda sobre las indicaciones de entrega, contacte al staff o consulte por Aula **antes de su sesión**.

#### 3.1.3. Revisión de archivos de diseño entregados

- La verificación exhaustiva se revisará en base al comportamiento de entrada-salida del módulo principal (top module) de cada actividad. Siga cuidadosamente las especificaciones para el módulo principal, usando exactamente los mismos nombres de entrada y salida para los pines especificados. Si la guía especifica que la entrada es P, no entregue su diseño con entrada A o p. Si considera que hay requerimientos que no están explícitamente definidos en la guía, puede tomar las decisiones que estime conveniente. Estas decisiones deben quedar documentadas como comentarios en el código, y deben ser consecuentes con ellas. Notar que una decisión de diseño, como su nombre lo indica, es una decisión, y como tal debe considerar sus efectos y consecuencias. Notar que esto es distinto a dejar cosas inespecificadas en el diseño para esperar que la herramienta lo interprete como estime conveniente.
- El test exhaustivo se realizará mediante testbenches avanzados que verifican el correcto comportamiento de su diseño en forma automatizada. Para que esto funcione, su diseño debe estar correcto en términos de funcionalidad lógica, apegarse a las especificaciones, y tener las salidas con las polaridades correctas en base a lo indicado en la guía. El procedimiento de revisión incluyen un paso por herramientas de detección de similaridad y plagio en códigos.
- La salida del test exhaustivo es una señal de PASS o FAIL. Una salida PASS indica que cumple con las especificaciones, y la actividad estará correcta y recibirá el puntaje correspondiente. Una salida FAIL indica que no se cumple alguna de las especificaciones funcionales o no funcionales (nombre de puertos y señales distintos a los indicados, lógica opuesta a los requerimientos eléctricos, inferencia de latches, error en la entrega de códigos, etc.), y su actividad estará incorrecta. Se reitera que la revisión preliminar realizada por el staff durante la sesión es solo para comprobar funcionalidad mínima y verificar que entiende los conceptos fundamentales, y es su responsabilidad verificar que se cumplen las especificaciones en su entrega final.
- La revisión exhaustiva se realizará sobre los archivos que entregó dentro de la sesión. Es su responsabilidad asegurarse de que se enviaron todos los archivos necesarios en sus versiones correctas. No se aceptan reclamos del tipo "me equivoqué en los archivos que subí, pero ahora puedo enviar los correctos", o "el profesor/ayudante me habían dicho durante la sesión que estaba bueno".
- Utilizando los archivos entregados para las actividades marcadas como completadas se realizará una primera ronda de revisión con el test exhaustivo, con derecho a obtener 100 % del puntaje de cada actividad marcada como PASS. Los resultados y comentarios de esta primera revisión estarán disponibles dentro de dos días posteriores a la sesión correspondiente, entregándose comentarios en el caso de las actividades marcadas como FAIL.
- Se realizará una segunda ronda de revisión entre semanas para aquellos grupos que, habiendo pasado la interrogación y obtenido FAIL en alguna actividad luego de la primera ronda de revisión, actualicen la entrega de sus archivos dentro de los dos días posteriores a la entrega de resultados de la primera ronda de revisión. Al obtener PASS en la segunda ronda, obtendrán el 80 % del puntaje de la actividad correspondiente.
- Las actividades que no hayan tenido PASS en las dos primeras rondas de revisión se revisarán al inicio de la sesión siguiente, optando a un máximo del 50 % del puntaje de cada actividad

pendiente. Esto también aplica para quienes no hayan hecho entrega en la sesión previa por no haber aprobado la interrogación. En este último caso, solo podrán optar al 50 % del puntaje de cada actividad pendiente, y deberán aprobar la interrogación antes de la revisión.

- Los grupos contarán siempre con un máximo de tres oportunidades de revisión exhaustiva en total con derecho a puntaje. De no obtener un PASS luego de tres revisiones, su actividad será calificada con cero puntos, pero de acuerdo con lo establecido en el reglamento, aún deberá hacer entrega de ella (todas las actividades del curso deben ser completadas). Organice su trabajo para evitar generar un efecto bola de nieve.
- No se realizarán rondas de revisión exhaustiva fuera de las instancias mencionadas en los puntos previos. Sin embargo, pueden realizar consultas para ayudar en la corrección de errores en todo momento utilizando los medios establecidos.

### 4. Actividades evaluadas.

#### Bitácora de trabajo (5 puntos)

Para cada una de las actividades planteadas, registre el *tiempo de trabajo efectivo* aproximado en horas invertido por su grupo para cada actividad. Esto considera actividades como búsqueda de información, discusión grupal sobre aspectos de diseño, descripción de código, simulaciones, intentos fallidos, iteraciones del diseño, etc. Tiempos de ocio o distracciones en el medio de sesiones de trabajo, si bien son necesarias, no cuentan como tiempo efectivo de trabajo.

Dentro de la carpeta con archivos finales debe incluir un archivo pdf con una bitácora simple de trabajo, que incluya descricpión de actividades y el total de trabajo efectivo en horas, además de un breve comentario sobre cuales fueron los aspectos más demandantes. Puede usar como ejemplo la Tabla para la bitácora 1.

#### 4.1. Actividad 1: Multiplexación temporal para múltiples displays. (25 puntos)

Considere un módulo que permita controlar ocho displays de 7 segmentos para mostrar el valor en hexadecimal de un número de 32 bits. La Figura 1 muestra un diagrama de entrada-salida de alto nivel para el controlador a diseñar. Diseñe, describa, sintetice, y verifique mediante simulación la funcionalidad de dicho módulo para controlar los ocho displays incluidos en la tarjeta Nexys4DDR/NexysA7. Las salidas del módulo corresponden a las señales necesarias para mostrar el valor hexadecimal del número de entrada en los ocho displays disponibles en la tarjeta, la cual se obtiene agrupando los bits de entrada en grupos de 4 bits, desde el menos significativo al más significativo, y generando un símbolo hexadecimal por cada grupo que se mapea a uno de los displays. Para esto, extienda la representación estándar BCD 8421 para mostrar los símbolos hexadecimales A, b, C, d, E, F (notar que los símbolos b y d están en minúscula, mientras que el resto está en mayúscula).

Para que los números se muestren correctamente en el display múltiple con entradas compartidas, debe utilizar el concepto de *Time Division Multiplexing* (TDM), ya revisado en sesiones anteriores.

Su módulo para esta actividad debe contener las señales de entrada y salida indicadas en la Figura 1, utilizando exactamente los mismos nombres de señales y el mismo orden en la declaración

Hora Actividades Término		Inicio	Día
21:00 Búsqueda de información, estudio y discusión so bre aritmética binaria. Revisión de ejemplos.	21:00	17:00	16 de abril
12:00 Preparación y revisión de diagramas de alto nive para módulos principales.	12:00	10:00	17 de abril
19:00 Codificación HDL y simulación de algunos móulos. Tuvimos problemas con el funcionamie de Vivado y varios errores de síntesis. Corregimo los errores de síntesis, pero ahora las simulacion no tienen sentido. Vivado está malo así que proc demos a instalarlo de nuevo.	19:00	16:00	17 de abril
19:00 Luego de reinstalar Vivado seguimos con los mis mos problemas. Al observar mejor, nos damos cuenta que era un problema de diseño y descripción, así que repetimos el proceso poniendo más atención a los detalles.	19:00	17:00	18 de abril
19:00 Luego de reinstalar Vivado seguimos mos problemas. Al observar mejor, recuenta que era un problema de diseñ ción, así que repetimos el proceso por cuenta que repetimo el proceso por cuenta que que que que	19:00		18 de abril  HEX_in[31:0]

Tabla 1: Ejemplo de tabla bitácora.

segments[6:0] = {CA, CB, CC, CD, CE, CF, CG}

clock
reset

Eight-digit
7-seg controller

anodes = {AN7, AN6, AN5, AN4, AN3, AN2, AN1, AN0}

Figura 1: Diagrama de alto nivel para el controlador de display de 7 segmentos incluido en la tarjeta Nexys4DDR/NexysA7. Las señales de salida concuerdan con las señales descritas en el datasheet de la tarjeta.

de las señales multibit. Si considera necesario agregar señales adicionales, agréguelas y explíquelas en su código. La señal de reset es una señal sincrónica global que al activarse lleva la salida de todas las componentes reseteables a un valor por defecto, que en este caso será 0. Notar que el reset no se usa solo al "encenderse" el sistema, y puede activarse en cualquier momento. Asuma que el reloj de entrada clock viene ajustado a la frecuencia necesaria para que el número se vea estático en los displays al iterar la activación de los ánodos en cada ciclo de reloj.

Revise cuidadosamente el datasheet para determinar la polaridad necesaria en las señales para encender los displays (notar que no siempre un 1 significará que algo está encendido).

#### 4.2. Actividad 2: Contador de N-bits. (25 puntos)

Describa un módulo parametrizado para un contador de N-bits (por defecto N=32), donde N es un parámetro que es posible especificar al momento de instanciar el módulo en un módulo de más

alto nivel. La idea es que utilizando el mismo código, sea posible instanciar contadores con distinto ancho de bits.

El contador debe cumplir con las siguientes especificaciones:

- Contar con pines de entrada para las señales clock (reloj) y reset, y pines de salida para la señal counterN que contiene la cuenta. El reset del contador es sincrónico, activo en alto, y lleva el valor del contador a 0.
- Contar con un pin de entrada para la señal dec de un bit, la cual especifica el modo de operación del contador. Si la entrada dec está en alto al momento de llegar un canto de reloj, entonces el contador opera en forma decremental (restando una unidad al valor actual). Si la entrada dec está en bajo al momento de llegar un canto de reloj, entonces el contador opera en forma incremental.
- Contar con un pin de entrada llamado enable de un bit. Si enable está en alto al momento de llegar un canto positivo de reloj, entonces el contador opera incrementando/decrementando el valor de la cuenta; en caso contrario, el contador mantiene el valor anterior.
- Contar con pines de entrada para la señal load\_ref\_value de *N* bits.
- Contar con un pin de entrada load de un bit. Si la entrada load está en alto al llegar un canto positivo de reloj, entonces el contador se actualiza con el valor seteado en la entrada load\_ref\_value. Si la entrada load está en bajo al llegar un canto positivo de reloj, entonces el contador funciona según las demás señales de entrada.
- Contar con un pin de salida threshold de un bit. La salida threshold toma un valor alto solo si el valor actual de counterN es mayor al valor seteado en la entrada load\_ref\_value, manteniendo un valor bajo en cualquier otro caso.
- La señal de reset siempre tiene prioridad sobre cualquier otra entrada. Además, la señal enable tiene prioridad sobre load, es decir, la carga de un valor para el contador se aplica sólo si enable está en 0. Notar que el sistema es completamente sincrónico, por lo tanto, todos los cambios se deben evaluar y aplicar en cantos positivos de reloj.

Al finalizar esta actividad solo debe entregar la descripción que abarque todas las especificaciones indicadas. Sin embargo, para el proceso de diseño se recomienda planear, describir, y verificar en forma incremental, partiendo con las especificaciones básicas de un contador *free-run* genérico, como lo analizado en las sesiones anteriores, e ir agregando funcionalidad por partes, verificando que cada característica funciona (y la entiende) antes de agregar nuevas funcionalidades. Recuerde verificar los warnings y errores en cada paso, asegurándose que no hayan latches inferidos.

Para la interrogación, debe ser capaz de reconocer las señales involucradas en cada uno de dichos pasos y responder de manera correcta las preguntas que se le realicen a partir de esto. Además, esté preparado para responder las diferencias entre un reset sincrónico y un reset asincrónico.




Figura 2: Diagrama de alto nivel de una ALU. Los operandos y resultado son de M bits. La señal OpCode especifica la operación a realizar sobre los operandos, la cual viene especificada por medio de una tabla (el número de bits S depende del número de operaciones que la ALU puede realizar). La ALU también tiene una salida de bits de flags que indica propiedades de la operación (por ejemplo, si el resultado es cero, si hubo overflow, etc.).

### 4.3. Actividad 3: Unidad Aritmética y Lógica básica. (45 puntos)

Una Arithmetic and Logic Unit (ALU) <sup>1</sup> es un circuito combinacional que permite realizar distintas operaciones aritméticas enteras y lógicas sobre dos operandos de entrada. Las ALUs son una parte fundamental de cualquier arquitectura de microprocesadores modernos, y trabajarán con ella en diversos cursos de especialidad. La Figura 2 muestra un diagrama de alto nivel de una ALU genérica, con sus principales entradas y salidas. Una ALU básica tiene como entradas dos operandos de *M* bits y una señal de selección OpCode que indica la operación a realizar sobre los operandos ingresados (el número *S* de bits del OpCode dependerá del número de operaciones distintas que puede realizar la ALU). La salida de la ALU es el resultado de la operación, que tiene el mismo número de bits que los operandos. Además, normalmente se incluyen bits de *status flags* que entregan información de excepciones para la última operación realizada de acuerdo a la siguiente descripción (para mayores detalles, puede revisar el link anterior, cualquier libro de sistemas digitales o arquitectura de computadores, o hacer una búsqueda simple en la web):

- V entrega información cuando los operandos de entrada representan números con signo y se realiza una operación aritmética (suma o resta). Si V=1, entonces el resultado excede la capacidad de representación y es incorrecto. A modo de ejemplo, la Figura 4 ilustra las condiciones para la activación del flag V para números de 4 bits. Si al moverse desde A hacia B se cruza la línea roja, entonces se activa el flag de overflow. En este caso el valor del flag C no entrega información y es irrelevante.
- C entrega información cuando los operandos de entrada representan números sin signo y se realiza una operación aritmética (suma o resta). Si C=1, entonces hubo un carry o borrow en el bit M (fuera del bit más significativo del resultado) y el resultado de la operación es incorrecto. A modo de ejemplo, la Figura 3 ilustra las condiciones para la activación del flag C para

<sup>&</sup>lt;sup>1</sup>https://en.wikipedia.org/wiki/Arithmetic\_logic\_unit




Figura 3: Representación de condiciones para activar el flag de carry para suma y resta en números de 4 bits representando números sin signo. Al sumar se mueve en sentido horario y al restar en sentido antihorario.

números de 4 bits. La operación A+B indica moverse B pasos desde A en sentido horario, y la operación A-B representa moverse B pasos desde A en sentido antihorario. Si al moverse desde A en cualquier sentido se cruza la línea roja, entonces se activa el flag de carry (C=1). En este caso el valor del flag V no entrega información y es irrelevante (aunque se calcula de todas formas).

- Z es 1 si el resultado de la operación realizada es cero.
- $\blacksquare$  N es 1 si el resultado de la operación realizada es negativo.
- P es 1 si el resultado de la operación realizada contiene un número impar de unos.

Notar que la ALU opera sobre números binarios, sin saber si los operandos representan números con signo o sin signo (en realidad, la ALU solo propaga señales eléctricas, no números). Los flags están físicamente cableados a la lógica y siempre generarán un valor de acuerdo a la operación realizada. El usuario es responsable de interpretar el resultado y los flags en base a como está operando.

En esta actividad debe implementar un core de una ALU básica, con ancho de bits de datos parametrizable, de acuerdo a las siguientes especificaciones:

- La ALU tiene dos operandos de entrada A y B con ancho de bits configurables por medio de un parámetro al momento de instanciar el módulo. El ancho por defecto es de 8 bits, pero debe soportar un ancho arbitrario.
- Las operaciones a ejecutar sobre los operandos A y B se configurarán por medio de la señal OpCode de dos bits, de acuerdo a lo siguiente:
  - Si OpCode=00, la ALU ejecutará la resta entre A y B.




Figura 4: Representación de condiciones para activar el flag de overflow para suma y resta en números de 4 bits representando números con signo en codificación complemento a 2. Al sumar se mueve en sentido horario y al restar en sentido anti-horario.

- Si OpCode=01, la ALU ejecutará la suma de A y B.
- Si OpCode=10, la ALU ejecutará el OR bit a bit entre A y B (A|B).
- Si OpCode=11, la ALU ejecutará el AND bit a bit entre A y B (A&B).
- El resultado de todas las operaciones realizadas por la ALU debe tener el mismo número de bits que los operandos.
- La ALU es totalmente combinacional, es decir, debe reevaluar instantáneamente el resultado ante cualquier cambio en alguna de sus señales de entrada, y su salida solo depende de los valores de entrada actuales y no de los anteriores.
- Defina un comportamiento para los flags C y V cuando las operaciones no sean suma o resta. Los otros flags siempre muestran su valor independiente de los datos de entrada.

Notar que la descripción de hardware debe ser sintetizable, por lo cual, en la descripción de comportamiento del sistema a implementar, no debe incluir funciones de llamado a sistema (las cuales puede identificar porque empiezan con el signo \$). La excepción a esta regla ocurre cuando se definen parámetros que se resuelven en tiempo de síntesis (como el caso de \$clog usado para determinar ancho de bits en sesiones previas) y en los archivos de simulación (donde puede utilizar todas las propiedades de SystemVerilog ya que son archivos que se ejecutan en un computador).

Verifique el funcionamiento de la ALU realizando operaciones de referencia. Busque ejemplos de operaciones que generen condiciones de excepción para verificar el funcionamiento de los flags. La interrogación asociada a la revisión considerará preguntas sobre estas operaciones.