

PROGRAMA UNIVERSITARIO DE IMAGINATION

Práctica 7 RVfpga Displays de 7 segmentos



1. INTRODUCCIÓN

Esta práctica describe cómo se extendió el Sistema RVfpga para trabajar con los displays de 7 segmentos y cómo modificar el controlador de los mismos. La placa FPGA Nexys A7 tiene ocho displays de 7 segmentos. En primer lugar se describe cómo funcionan (Sección 2) y luego se analiza la especificación de alto nivel del controlador del display de 7 segmentos de 8 dígitos que se incluye en el Sistema RVfpga y se proponen algunos ejercicios básicos (Secciones 3 y 4). Finalmente, se analiza la implementación de bajo nivel de este controlador, se realiza una simulación en Verilator y se proponen ejercicios adicionales en los que se modificará y experimentará con la implementación del controlador (Secciones 5 y 6).

2. DISPLAYS DE 7 SEGMENTOS DE LA PLACA NEXYS A7

La placa Nexys A7 contiene dos displays de 7 segmentos LED, de 4 dígitos y ánodo común¹, configurados como un único display de 7 segmentos de 8 dígitos (Figura 1). Cada uno de los 8 dígitos se compone de 7 segmentos dispuestos en un patrón de "figura de 8" (Figura 2), con un LED para cada segmento. Cada uno de estos segmentos puede estar activo o no, de modo que cualquiera de los 128 patrones se puede mostrar en un dígito mediante el encendido de ciertos segmentos LED y el apagado de los restantes; en particular, entre estos 128 patrones, se pueden mostrar los dígitos decimales (Figura 2).





Figura 1. Displays de 7 segmentos de 8 dígitos en la placa Nexys A7



¹La información de esta sección se describe en: https://reference.digilentinc.com/reference/programmable-logic/nexys-a7/reference-manual



Figura 2. Patrones correspondientes a los dígitos decimales

Los segmentos LED de un solo dígito se etiquetan como *A-G*, según se muestra en la parte derecha de la Figura 3. Los ánodos de los siete LEDs de un dígito están unidos en un único nodo, de ahí que se denomine "ánodo común", pero los cátodos de los LEDs permanecen separados (ver Figura Figura 3). Las ocho señales del ánodo común, una para cada dígito (*ANO-AN7*), actúan como "habilitadores de dígitos". Los cátodos del mismo segmento en los ocho dígitos se conectan en siete señales, *CA-CG* (ver Figura Figura 3. (Obsérvese que existe una octava señal para el punto decimal, *DP*, pero no se usará en esta práctica). Por ejemplo, el cátodo del segmento *D* de los ocho dígitos se agrupan en un único nodo del circuito llamado *CD*. Este esquema de conexión de señales crea un display multiplexado, en el que las señales del cátodo son comunes a todos los dígitos, pero sólo pueden iluminar los segmentos del dígito cuya señal de anódo correspondiente se activa. Todas estas señales se activan a bajas; así, para iluminar un segmento, por ejemplo el segmento D del dígito 2, tanto el ánodo *AN2* como el cátodo *CD* deben estar a bajas (valor 0).




Figura 3. Conexión del display de 7 segmentos de 8 dígitos en la placa Nexys A7

Se puede usar un circuito controlador de display por muestreo para mostrar un número de 8 dígitos en los displays de 7 segmentos de 8 dígitos. Este circuito configura los niveles de tensión de los cátodos con el patrón de cada dígito en una sucesión continua y repetitiva a una velocidad de actualización que es más rápida de lo que el ojo humano puede detectar; al mismo tiempo el circuito configura los ánodos uno a uno. Así, cada dígito se ilumina sólo una octava parte del tiempo, pero, como el ojo no puede percibir el oscurecimiento de un dígito antes de que se ilumine de nuevo, el dígito parece estar continuamente iluminado.

Para que cada uno de los 8 dígitos aparezca encendido y continuamente iluminado, los ocho dígitos deben ser configurados una vez cada 1 a 16 ms, y cada dígito se iluminará durante 1/8 del ciclo de refresco (por ejemplo, para un ciclo de refresco de 16ms, cada dígito se ilumina durante 2ms). Como se ha explicado anteriormente, el controlador debe poner un nivel bajo de tensión en los cátodos de un dígito con el patrón correcto, mientras que en la señal del ánodo correspondiente también se pone un nivel bajo. Sin embargo, como la placa Nexys A7 utiliza transistores NPN para suministrar suficiente corriente al punto del ánodo común, las habilitaciones del ánodo se invierten. Por lo tanto, tanto las señales ANO...7 y CA...G/DP se llevan a bajas cuando están activas.

Para ilustrar el proceso, suponga que quiere mostrar 71 en los dos dígitos de la derecha. El circuito controlador debería poner en bajo ANO, CB y CC durante los primeros 2ms, mostrando así un 1 en el dígito de más a la derecha. Luego, durante los siguientes 2ms, el circuito pondría en bajo AN1, CA, CB y CC, mostrando así un 7 en el siguiente dígito más



significativo. Si el proceso se repite indefinidamente, el ojo humano verá el número 71 en los dos dígitos de la derecha.

3. ESPECIFICACIÓN DE ALTO NIVEL DEL CONTROLADOR DEL DISPLAY DE 7 SEGMENTOS DE 8 DÍGITOS

En esta sección en primer lugar se describe y analiza la especificación de alto nivel del controlador del display de 7 segmentos de 8 dígitos utilizado en el Sistema RVfpga, y a continuación se proponen ejercicios para su uso.

A. Especificación de alto nivel

El controlador del display de 7 segmentos de 8 dígitos usado en este curso ha sido diseñado a medida para el Sistema RVfpga. Incluye dos registros, llamados *Enables_Reg* y *Digits_Reg*, que están mapeados a las direcciones 0x80001038 y 0x8000103C respectivamente (nótese que estas direcciones son direcciones no utilizadas dentro del rango de direcciones reservadas para el Controlador del Sistema, que se puede ver en https://github.com/chipsalliance/Cores-SweRVolf).

TAREA: Localizar la declaración de los registros *Enables_Reg* y *Digits_Reg*, así como el lugar donde se les asigna un valor. El display de 7 segmentos de 8 dígitos se implementa en el archivo:

[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf_syscon.v.

Enables_Reg es un registro de 8 bits en el que cada bit determina si el dígito correspondiente está en ON (0) o en OFF (1). Digits_Reg es un registro de 32 bits en el que cada grupo de 4 bits representa el valor hexadecimal a mostrar en el dígito correspondiente. Por ejemplo, para mostrar 71 en los dos dígitos de la derecha, el programador asignaría los siguientes valores a los registros:

- Enables_Reg = 0xFC (dos dígitos de la derecha activados)

- $Digits_Reg = 0x00000071$ (valor = 71)

4. EJERCICIOS BÁSICOS

Ejercicio 1. Escriba un programa en ensamblador de RISC-V y un programa en C que muestre el valor de los interruptores en los cuatro dígitos de la derecha de los displays de 7 segmentos.

Ejercicio 2. Escriba un programa en ensamblador de RISC-V y un programa en C que muestre la cadena "0-1-2-3-4-5-6-7-8" moviéndose de derecha a izquierda en el display de 7 segmentos de 8 dígitos. Es decir, en primer lugar únicamente debería aparecer el 0 en el dígito más a la derecha. Tras ello debería moverse a la izquierda y el 1 debería aparecer en el dígito más a la derecha, y así sucesivamente.



5. CONTROLADOR DEL DISPLAY DE 7 SEGMENTOS DE 8 DÍGITOS: IMPLEMENTACIÓN DE BAJO NIVEL Y SIMULACIÓN

Hasta el momento sólo se ha visto cómo usar el display de 7 segmentos de 8 dígitos. En esta sección se describe su implementación de bajo nivel y se analiza su simulación en RVfpgaSim al ejecutar un ejemplo sencillo en ensamblador. Por último, se proporcionan ejercicios para modificar el controlador del display de 7 segmentos de 8 dígitos.

A. Implementación de bajo nivel del controlador del display de 7 segmentos de 8 dígitos

Al igual que en las anteriores prácticas de Entrada/Salida de propósito general (GPIO), se divide en tres fases el análisis del controlador del display de 7 segmentos de 8 dígitos:

- 1. Conexión entre el SoC y el dispositivo de Entrada/Salida de la placa (región sombreada a la izquierda en la Figura 4);
- 2. Integración del nuevo controlador, que se incluye dentro del Controlador del Sistema SweRVolfX contenido en el SoC (región sombreada central en la Figura 4);
- 3. Conexión entre el nuevo controlador y el core SweRV EH1 (región sombreada a la derecha en la Figura 4).




Figura 4. Análisis en 3 fases del controlador del display de 7 segmentos de 8 dígitos

1. Conexión de los LEDs/Interruptores al SoC



El archivo de restricciones del proyecto ([RVfpgaPath]/RVfpga/src/rvfpganexys.xdc) define la conexión entre las señales de entrada/salida del SoC y la placa. Cada dispositivo de Entrada/Salida de la placa FPGA Nexys A7 está conectado a un pin específico de la FPGA. La señal que conecta los ocho ánodos (ver Figura 3) se llama AN[i] (con i que va de 0 a 7), y las señales que conectan los cátodos de segmentos similares en los 8 dígitos (ver Figura 3) se llaman CA, CB, CC, CD, CE, CF y CG. Figura 5 muestra el fragmento del archivo de restricciones en el que se definen estas conexiones.

```
##7 segment display
set_property -dict { PACKAGE_PIN T10
set_property -dict { PACKAGE_PIN R10
IOSTANDARD LVCMOS33 } [get_ports { CA }]; #IO_L24N_T3_A00_D16_14 Sch=ca
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_25_15 Sch=cc
set_property -dict { PACKAGE_PIN K13
Set_property -dict { PACKAGE_PIN K13
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=cc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=acc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=acc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=acc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=acc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=acc
IOSTANDARD LVCMOS33 } [get_ports { CB }]; #IO_L17P_T2_A26_15 Sch=acc
IOSTANDARD LVCMOS33 } [get_ports { CB }];
```

Figura 5. Conexión de las entradas del displays de 7 segmentos de 8 dígitos (archivo *rvfpganexys.xdc*).

En las líneas 50-51 del módulo superior del sistema (módulo **rvfpganexys**, implementado en el archivo [RVfpgaPath]/RVfpga/src/rvfpganexys.sv) puede ver las señales de entrada del display de 7 segmentos de 8 dígitos conectadas al SoC, AN[i] y CA...CG (parte izquierda de la Figura 6), y al final de ese módulo (parte derecha de la Figura 6) se puede ver su conexión con el módulo **swervolf_core** (tenga en cuenta que las señales CA...CG se renombran en ese módulo como Digits_Bits[6:0]).

```
bootrom file
                               "boot main.mem")
                      clk,
input wire
                      rstn,
output wire [12:0] ddram a,
output wire [2:0] ddram_ba,
                      ddram ras n,
                      ddram cas n,
output wire
                      ddram we n,
output wire
                      ddram cs n,
output wire [1:0] ddram_dm,
inout wire [15:0] ddram_dq,
inout wire [1:0] ddram_dqs_p,
inout wire [1:0]
                    ddram dqs n,
                     ddram clk p,
output wire
                      ddram_clk_n,
                      ddram cke,
                      ddram odt,
                      o flash cs n,
                      o_flash_mosi,
                      i flash miso,
                      i wart rx,
output wire
                      o wart tx,
                                                                                    or (litedram_init_error),
({i sw[15:0],gpio out[15:0]})
inout wire [15:0] i_sw,
output reg [15:0] o led
output reg [7:0]
                                                                      .Digits_Bits ({CA,CB,CC,CD,CE,CF,CG}),
```

Figura 6. Conexión del display de 7 segmentos de 8 dígitos al SoC (archivo: rvfpganexys.sv).



Finalmente, las dos señales se insertan desde el módulo swervolf core en el módulo del Controlador del Sistema (swervolf_syscon) (véase la Figura 7), en donde se implementa el controlador del display de 7 segmentos de 8 dígitos.

```
swervolf_syscon
  #(.clk_freq_hz (clk_freq_hz))
syscon
                       (clk),
                       (wb_rst),
  .gpio irq
                       (gpio irq),
  .ptc irq
                       (ptc irq),
  .o timer irq
                       (timer irq),
  .o_sw_irq3
.o_sw_irq4
                       (sw irq3),
                       (sw irq4),
   .i ram init done (i ram init done),
  .i ram init error (i ram init error),
                       (nmi vec),
  .o nmi int
                       (nmi int),
   .i wb adr
                       (wb m2s sys adr[5:0]),
                       (wb m2s sys dat),
  .i wb dat
   i wb sel
                       (wb m2s sys sel),
                       (wb_m2s_sys_we),
  .i wb we
                       (wb m2s sys cyc),
  .i_wb_cyc
.i wb stb
                       (wb m2s sys stb),
                      (wb_s2m_sys_dat),
(wb_s2m_sys_ack),
   .o wb rdt
  .o wb ack
   .AN (AN),
.Digits_Bits (Digits_Bits));
```

Figura 7. Conexión del display de 7 segmentos de 8 dígitos al Controlador del Sistema (archivo: swervolf_core.v).

TAREA: Siga las señales CA-CG y AN desde el archivo de restricciones hasta el módulo del Controlador del Sistema (en donde CA-CG se fusionan en el array Digits Bits). Necesitará examinar los siguientes archivos: [RVfpgaPath]/RVfpga/src/rvfpganexys.xdc

[RVfpgaPath]/RVfpga/src/rvfpganexys.sv

[RVfpgaPath]/RVfpga/src/SweRVolfSoC/swervolf core.v

[RVfpqaPath]/RVfpqa/src/SweRVolfSoC/Peripherals/SystemController/swervolf_syscon.v

2. Integración del controlador del display de 7 segmentos de 8 dígitos en el SoC

En las líneas 276-288 del módulo swervolf_syscon ([RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf_syscon.v) se instancia el controlador del display de 7 segmentos de 8 dígitos y se integra en el SoC (véase Figura 8).

```
reg [ 7:0] Enables Reg;
reg [31:0] Digits Reg;
SevSegDisplays Controller SegDispl Ctr(
                     (i clk),
                     (i rst),
 .Enables Req
                    (Enables Reg),
 .Digits Reg
                     (Digits Reg),
                     (AN),
                     (Digits Bits)
  .Digits Bits
```



Figura 8. Instanciación del controlador de 7 segmentos de 8 dígitos (archivo: swervolf syscon.v).

El módulo **SevSegdisplays_Controller** recibe, además de la señal de reloj (*i_clk*, renombrada como *clk*) y la señal de reset (*i_rst, renombrada* como *rst_n*), dos señales de entrada (*Enables_Reg* y *Digits_Reg*), que son los dos registros de control mapeados en memoria ya descritos. Este módulo genera dos señales, *AN* y *Digits_Bits*, que se conectan a los displays de 7 segmentos de la placa. Para el ejemplo que muestra *71* en los dos dígitos de la derecha, el **SevSegdisplays_Controller** asignaría los siguientes valores a las señales *AN* y *Digits_Bits*:

- De 0 a 2ms: La señal *AN[0]* está en bajo para permitir que el dígito 0 (el más a la derecha) muestre un valor. Las señales *Digits_Bits[5]* y *Digits_Bits[4]* (que corresponden a *CB* y *CC*) también se ponen en bajo para mostrar "1" en el dígito 0 (el dígito más a la derecha). Todas las demás señales están en alto.
- De 2 a 4ms: La señal AN[1] es puesta en bajo para permitir que el dígito 1 muestre un valor. Digits_Bits[6], Digits_Bits[5] y Digits_Bits[4] (que corresponden a CA, CB, y CC) son puestos en alto para mostrar "7" en el dígito 1. Todas las demás señales son puestas en alto.
- De 4 a 16ms: AN[2]...AN[7] son puestas en alto en intervalos de 2 ms para que no muestren valores. Los segmentos también se ponen en alto para los dígitos restantes, los dígitos 2-7.

El módulo **SevSegdisplays_Controller** está implementado en las líneas 295-366 del archivo

[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf_syscon.v. Contiene las siguientes subunidades:

- Dos multiplexores que cada 2ms seleccionan el valor a enviar a las señales *AN* y *Digits_Bits*. El multiplexor se implementa dentro del módulo **SevSegMux**.
- Para crear el período de 2ms, se utiliza un módulo contador provisto en los archivos counter.sv y delta_counter.sv, ambos incluidos en la carpeta [RVfpgaPath]/RVfpga/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src. El contador está configurado para contar de 0 a 2¹⁹, y los 3 bits más significativos, que cambian aproximadamente cada 2ms, se utilizan como señales de selección para los dos multiplexores descritos anteriormente.
- En el módulo **SevenSegDecoder** se implementa un decodificador, que genera los valores de los segmentos para un valor hexadecimal de 4 bits dado.

<u>TAREAS</u>: Analizar el módulo **SevSegdisplays_Controller** en detalle. La simulación que se lleva a cabo en la siguiente sección puede ayudarle en esta tarea. También puede ampliar la simulación añadiendo nuevas señales si es necesario.

3. Conexión entre el controlador del display de 7 segmentos de 8 dígitos y el core SweRV EH1

Como se describe en la Práctica 6, los controladores de dispositivo se conectan al core SweRV EH1 mediante un multiplexor (véase Figura 4). Recuerde que el multiplexor 7:1 (Figura 9) se implementa en el archivo

[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Interconnect/WishboneInterconnect/wb_intercon.v, que se instancia en las líneas 104-205 del archivo

[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Interconnect/WishboneInterconnect/wb_intercon.vh . Este último archivo se incluye en la línea 168 del módulo **swervolf_core** que se encuentra aquí: [RVfpgaPath]/RVfpga/src/SweRVolfSoC/swervolf core.v.



El multiplexor selecciona qué periférico leer o escribir, conectando la CPU (señales *wb_io_** - líneas 115-126 de la Figura 9) con el Bus Wishbone de un periférico (líneas 127-138 de la Figura 9), dependiendo de la dirección (líneas 110-111). Por ejemplo, si la dirección generada por la CPU está en el rango 0x80001000-0x8000103F, se selecciona el Controlador del Sistema, y por lo tanto las señales *wb_io_** se conectarán con las señales *wb_sys_**.

Figura 9. Multiplexor 7-1 que selecciona el periférico conectado con la CPU (archivo: wb intercon.v).

Los registros incluidos en el Controlador del Sistema se escriben desde la CPU conectándolos directamente a la señal de datos del Bus Wishbone (*i_wb_dat*), en base a la dirección (*i_wb_adr*) generada por la CPU (líneas 162-228 del módulo **swervolf_syscon**).

<u>TAREA</u>: Examine las líneas 162-228 del módulo **swervolf_syscon** para entender cómo se asignan las direcciones en el Controlador del Sistema. Céntrese en las líneas 219 a 227 (Figura 10), que se refieren a los registros *Enables_Reg* y *Digits_Reg* (como se mencionó antes, las direcciones asignadas a estos dos registros son 0x80001038 y 0x8000103C respectivamente).

Figura 10. Conexión entre el display de 7 segmentos de 8 dígitos y el Core (archivo swervolf_syscon.v).

B. Simulación en Verilator

En esta sección se utiliza **RVfpgaSim** para examinar las principales señales del controlador del display de 7 segmentos de 8 dígitos al ejecutar el procesador un ejemplo simple que



utiliza este periférico. En la simulación, se analizan las señales *AN* y *Digits_Bits* mientras se ejecuta el ejemplo de la Figura 11, que escribe 71 en los dos dígitos de la derecha. Puede encontrar este programa en: [RVfpgaPath]/RVfpga/Labs/Lab7/71_7SegDispl (también puede encontrar la versión C en:

[RVfpgaPath]/RVfpga/Labs/Lab7/71 7SegDispl C-Lang).

```
0x80001038
#define SegEn ADDR
#define SegDig ADDR
                    0x8000103C
.globl main
main:
   li t1, SegEn ADDR
   li t6, 0xFC
   sb t6, 0(t1)
                                                      # Enable the 7SegDisplays
    li t1, SegDig_ADDR
    li t6, 0x71
    sw t6, 0(t1)
                                                      # Write the 7SegDisplays
next: beq zero, zero, next
.end
```

Figura 11. Ejemplo 71_7SegDispl.S

La Figura 12 muestra la versión desensamblada del programa 71_7SegDispl. elf, que, después la compilación en PlatformIO, se puede encontrar en:

[RVfpgaPath]/RVfpga/Labs/Lab7/71_7SegDispl/.pio/build/swervolf_nexys/firmware.dis

```
00000090 <main>:
 90: 80001337
                         lui
                                t1,0x80001
  94: 03830313
                        addi t1,t1,56 # 80001038
 98: 0fc00f93
                         li
                                t6,252
 9c: 01f30023
a0: 80001337
                         sb
                                t6,0(t1)
                        lui
                                t1,0x80001
 a4: 03c30313
                         addi
                                t1,t1,60 # 8000103c
 a8: 07100f93
                         li
                                t6,113
 ac: 01f32023
                         sw
                                t6,0(t1)
000000b0 <next>:
 b0: 00000063
                         beqz
                                zero, b0 <next>
```

Figura 12. Versión desensamblada del ejemplo 71 7SegDispl.S

Siga los siguientes pasos para ejecutar la simulación. (Si prefiere no ejecutar la simulación, puede ir directamente al paso 7.)

 En este caso, sólo para la simulación, debe reducir el período de reloj cambiando COUNT_MAX (véase la línea 295 del archivo [RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf_syscon. v) de 20 a 5; de lo contrario llevaría demasiado tiempo visualizar los resultados. Modifique el valor de COUNT_MAX y luego recompile RVfpgaSim ejecutando los siguientes comandos (esto se explicó en el Guía de Inicio):

```
cd [RVfpgaPath]/RVfpga/verilatorSIM
make clean
make
```



Se debe generar un nuevo archivo *Vrvfpgasim* (el archivo binario de simulación de RVfpgaSim), dentro del directorio [RVfpgaPath]/RVfpga/verilatorSIM.

WINDOWS: en caso de que esté usando Windows, tiene que ejecutar estos comandos dentro de la terminal Cygwin (consulte la Sección 6 y el Apéndice C de la Guía de Inicio para instrucciones detalladas). Tenga en cuenta que la carpeta *C:\Windows* se puede encontrar dentro de Cygwin en: /cygdrive/c.

MacOS: Consulte el Apéndice D de la Guía de Inicio para obtener instrucciones detalladas.

- 2. Abra VSCode/PlataformalO en su computadora.
- 3. En la barra superior, haga clic en *File Open Folder...*, y busque la carpeta [RVfpgaPath]/RVfpga/Labs/Lab7
- 4. Seleccione la carpeta 71_7SegDispl (no la abra, sólo selecciónela) y haga clic en OK. El ejemplo se abrirá en PlatformIO.
- 5. Abra el archivo *platformio.ini* y compruebe si la ruta del archivo binario de simulación RVfpgaSim es correcta. Recuerde de la Guía de Inicio que debería ser:

```
board_debug.verilator.binary =
[RVfpgaPath]/RVfpga/verilatorSIM/Vrvfpgasim
```

6. Ejecute la simulación haciendo clic en el icono de PlatformIO en la barra del menú de la izquierda , luego expanda las Project Tasks → env:swervolf_nexys → Platform y haga clic en Generate Trace.

Se debería haber generado el archivo trace. vcd dentro de [RVfpgaPath]/RVfpga/Labs/Lab7/71_7SegDispl/.pio/build/swervolf_nexys, que se puede abrir con GTKWave ejecutando el siguiente comando:

gtkwave [RVfpgaPath]/RVfpga/Labs/Lab7/71 7SegDispl/.pio/build/swervolf nexys/trace.vcd

WINDOWS: la carpeta *gtkwave64* que descargó, incluye una aplicación llamada *gtkwave.exe* dentro de la carpeta *bin*. Ejecute GTKWave haciendo doble clic en esa aplicación. En la parte superior de la aplicación, haga clic en **File – Open New Tab**, y abra el archivo trace.vcd generado en la carpeta

[RVfpgaPath]/RVfpga/Labs/Lab7/71 7SegDispl/.pio/build/swervolf nexys.

- 7. Incluya las siguientes señales en la simulación (acceda a los módulos indicados para localizar cada una de las señales):
 - rvfpgasim swervolf syscon SegDispl Ctr
 - ✓ Señales de entrada: Enables Reg y Digits Reg.
 - ✓ Señales de salida: AN y Digits_Bits.
- 8. Analice la simulación que se muestra en la Figura 13. Inicialmente, los valores mostrados en los ocho displays de 7 segmentos son todos 0 (inicialmente todos los dígitos están habilitados dado que *Enables_Reg=0*). Luego se deshabilitan los seis dígitos más a la izquierda al escribir *0xFC* en *Enables_Reg* (instrucción sb en la Figura 12) y se escribe *71* en los dos dígitos más a la derecha escribiendo *0x71* en *Digits_Reg* (instrucción sw en la Figura 12). El efecto sobre las señales de salida es el siguiente



(como se muestra en la Figura 13):

- En el primer período: AN=0xFE y Digits_Bits=0x4F, mostrando así 1 en el dígito más a la derecha, el dígito 0.
- En el segundo período: AN=0xFD y Dígitos_Bits=0x0F, mostrando así 7 en el siguiente dígito, el dígito 1.
- En los siguientes seis períodos: *AN=0xFF* y *Digits_Bits=0x01*, apagando así los seis dígitos más a la izquierda.
- Este proceso se repite.




Figura 13. Escritura del valor 71 en los dos dígitos de la derecha del display de 7 segmentos de 8 dígitos

9. Antes de continuar, no olvide restaurar el valor de COUNT_MAX a su valor original (COUNT_MAX=20).

6. EJERCICIOS AVANZADOS

Ejercicio 3. Modifique el controlador descrito en esta práctica para que el display de 7 segmentos de 8 dígitos pueda mostrar cualquier combinación de LEDs encendidos/apagados.

- Ahora no se necesita un registro de habilitación. En cambio, necesita ocho registros de 7 bits, que debe nombrar así: Segments_Digit0 Segments_Digit7, uno para cada uno de los ocho displays de 7 segmentos. En cada uno de estos registros, cada bit indica si el segmento correspondiente está ON (0) o OFF (1). Por ejemplo, si todos los bits del primer registro (Segments_Digit0) son 0, todos los segmentos del dígito de más a la derecha estarán en encendidos, mientras que si todos los bits del primer registro son 1, todos los segmentos del dígito de más a la derecha estarán en apagados.
- Puede mapear estos dos nuevos registros a las mismas direcciones que se usaron antes (primero elimine los dos registros anteriores Enables_Reg y Digits Reg):
 - Segments Digit0 ←→ Dirección 0x80001038
 - Segments_Digit1 ←→ Dirección 0x80001039
 - o ..
 - Segments_Digit7 ←→ Dirección 0x8000103F
- Tenga en cuenta que ya no necesita el decodificador 4-7 (módulo **SevenSegDecoder**), ya que la información proporcionada por el programa ya está decodificada.

Ejercicio 4. Utilice el nuevo controlador para imprimir lo siguiente en el display de 7 segmentos de 8 dígitos: "I SAY HI". Como de costumbre, implemente tanto la versión en ensamblador de RISC-V como la versión en C del programa.