y = NOT y;	مثال: اگریک feedback بیرن تاخیردانشه بایش و
	مدل را ارطریق روش yalab-8 آنایز کننم، در
8-defay 10 20 30 40 50 60	الى مىدرىت بودارروبرو بددست مى آيم:
10 20 30 40 50 60 y	دُلَة: خرو العقيب gate بيون تاخير نناريم
ب مشاب بيار روسلاره وساريا	مثال:
ENTITY test IS END test;	
ARCHITECTURE test 01 OF test IS	
SIGNAL 2,4,2: bit;	
BEGIN	يس مقداروعد وهاجل باستاها بالسري
	TER 20 ns, '1'AFTER 25 ns, '0' AFTER 27 ns;
	دراین دستور، مانیزم تا خیراز نوع ا inertia است.
Z <= NOT y AFTER 3 ns;	مقار الرحليوار reject الم المامقار مساوي
END test01;	_
	:madelsim l simulate plail dolpa
1) File - change Directory (work, lo,) plant	·
•	مريسور) المسري معل
1) File - change Directory (work, lo, V plail. 2) File - New - Library	ر بوسن ممل
2) File > New > Library	ر بوسن ممل
2) File - New - Library Create work library (.> où use	ر بوسن ممل
2) File - New - Library (.> ou Use of 3) File - New - Source - VHDL	(بعیس ممار دراداهه ی دراداهه ی درس عی بسید (نام آن work با شر تا به عدورت اتو ما تد
2) File - New - Library (.> où Use 1) 3) File - New - Source -> VHDL 4) Compile Source code	مرادامی ورسی عید شامی ایک سید سات ایک سات ایک می ایک می and corresponding source file
2) File - New - Library (.> give use use 3) File - New - Source -> VHDL 4) Compile Source code 5) From Library window, find work library of the click -> Simulate without optimi	مرادامی ورسی عید شامی ایک سید سات ایک سات ایک می ایک می and corresponding source file
2) File > New > Library (.> où Use d' 3) File > New > Source > VHDL 4) Compile Source code 5) From Library window, find work library of 6) Right click > Simulate without optimi 7) Choose signal you want	مرادامی ورسی عید شامی ایک سید سات ایک سات ایک می ایک می and corresponding source file
2) File - New - Library (.> giv Use of Spile -> New -> Source -> VHDL 4) Compile Source code 5) From Library window, find work library of Simulate without optimic 7) Choose signal you want 8) Add -> To Wave -> Selected Signals	الموريسي) عراداهه ي دراداهه ي دريس عي بيد ساس ما معدورت التوما ي ساس ما معدورت التوما ي عمل and corresponding source file
2) File > New > Library (.> où Use d' 3) File > New > Source > VHDL 4) Compile Source code 5) From Library window, find work library of 6) Right click > Simulate without optimi 7) Choose signal you want	الموريسي) عراداهه ي دراداهه ي دريس عي بيد ساس ما معدورت التوما ي ساس ما معدورت التوما ي عمل and corresponding source file

beios) cumerli a aried in similation:
- run 100ns (. vose plail, simulate (100ns ())
and the state of t
ریرای مارود. دستررات ۱۳۷۱ مقدارزمان سنیم سازی را طوی برند)
VHDL Obylow
שוסלת על ENTITY כת לויט VHOL בת לייט ENTITY
ENTITY name IS
PORT (port_name : IN/OUT/BUFFER /INOUT;
other ports);
BEGIN
END none;
leport :
- بورت IN: بعدان محمد المحمد محمد المعارى ما محمد معارى معارة في محمد المحمد المحمد المحمد المحمد المحمد المحمد
- بورت OVT: بهان مها عنوان مقدري را موزد اما مقدر آن رامي توان خواند
- بورت INOUT معدّاراين Port راهم عي توان خواندو هم عي توان نوست.
صناع نه على معدار سويسم عابدار سرن High Impedance بايدار سرن
كار بالين نوى ، معولًا سمت است.
- يورت BUFFER: مانه يورت OUT است ا ماهى تو انتم هقدار آن را نخوانيم.
نکته: هر ovahitecture سی از کامیایل شن، در درون package نیز باشر دو از آن به بعدد بقیه ی جاهای توانیم از آن استاده نیم. هر لایبری ی تواند شامل بلیس package نیز باشر در آن ها تعاریب، توانع و تعریف خواهد
آن انساده نسم. هر لا سري جي تران شامل بلسري package بني با شري و درآن موا تعاريف تواده و . تعريف خواهيد

اداه ی درسی:
istd-logico bit contype in in
- روع بست تمها مارای مقادیر عمفروک ("0" و '1") است.
std-logic ('U',101,111,1X1,1Z1,1W1,1L1,1H1,1-1) : - wil lies 9 (5) 5td-logic Est -
نوع std_logic دارای مقادر رو است:
- Lundonin assign of last of to later when it is a light of the control of the co
- Corrupt : Becalive assign (X') Corrupt -
odriver and of in charles twine late the indication of the lime of the indication ('Z') High Impedance -
ان سلتال المامن في لند
1 Z (driver of z is 11)
$\frac{1}{2}$ $\frac{1}$
(Cinofilm) ('W') Weak Unknown -
(Cieurine Stelm) ('L') Weak Low
(insie in Hill Weak High
این سلیال ا مروره دیار ناربردی به ایشتن و استفاده نین سفوند.
- don't care : استعاده از این هقدار درای بهندسازی درار معند است. (نا بومدر د)
كتاب خانه هاى استاندارد موجود در عالم VHO:
library std
- package standard: bit, bit-vector, integer, natural, positive, boolean, boolean, vector
integer-vector, character, real,
- package textio: line, text
library ieee
- package std-logic-1164: std-logic, std-ulogic, std-logic-vector
استاندارد مورد استاده حــــــــــــــــــــــــــــــــــــ

SIGNAL a, b: bit-vector (7 DOWNTO 0) \rightarrow 7	(little-endian) : Uso
SIGNAL z : bit_vector $(0 TO 7) \rightarrow \prod_{0}^{7}$	[(big-endian)
Usage: Z (index)	7 0
الله و يوميورت byte addressable سانمنا هر بایت بد	•
ب byte ما بدای گوند خواهد که little endian مایت شود.	,
	- whiteger : ali
	امس ماره النادر ۱۸۱۷ معمورت مقارن التحل
INTEGER'LOW INTEGER'HIGH	
$-(2^{31}-1) \sim +(2^{31}-1)$	
natural: 0 ~ Integer'high	بلَّهَ:
positive: 1 ~ INTEGER HIGH	
	نکه: عای زیر دارای با ره های زیر هستند.
	الله : الموندي عدمه مع المعنى حرز مان ++ C+ المعالمة المعالمة المعالمة المعالمة المعالمة المعالمة المعالمة الم
HALFWORD: 15 DOWNTO 0	
WORD: 31 DOWNTO 0	
DOUBLE WORD: 63 DOWNTO O	
دله درآن معورت مقدار TRUE و Sugar	نلته: ک signal مرای توان از نزع boolean تعرب در
ENTTY mux4+01 IS	معمار بیش فره آن موامو با FALSE است.
PORT (a,b,c,d: IN bit; S: IN bit-vector (1 DOWNTO 0); Z: OUT bit);	: multiplexer wy Us
END mux4to1;	
ARCHITECTURE test OF mux4+01 IS BEGIN	للته : مشا به زبان ۲۰۱۰ من ست درس المقرار
Z<= a WHEN S=1100" ELSE	م گيردو ديدست درس السقرار مي گيرد.
b WHEN s="01" EISE	9,000
C WHEN S = 1170" EISE	
d;	
END test;	4

لرائ الساءه از package سالما البرى الر د ستور رو در با لاى مايل استاده ي سود:
LIBRARY library;
USE library. package. ALL;
مام مواردمودوددر standard package (حزر std) و السرى standard package بسان عرف تتريف سون السفاده از تتريف
d'UEIL luideaunin.
وين وي كالله وي الله و
LIBRARY ieee;
USE ieee. std_logic_1164.ALL;
ENTITY adder4bit IS
PORT (a, b:IN Std_logic_vector(31 DOWNTO 0);
Ci : IN std-logic;
sum: OUT std-logic-vector (31 DOWNTO 0);
co : OUT std-logic);
END adder4bit;
ARCHITECTURE test OF adder4bit IS
SIBNAL C: std-logic_vector (32 DOWNTO 0); > - into color with with shalling
BEGIN Taking mec.
c(0) <= ci;
L1: FOR I IN 0 TO 31 GENERATE
$sum(i) \leftarrow \alpha(i) \times AOR b(i) \times AOR c(i)$
C(2+1) <= (0(2) AND b(2)) OR (0(2) AND c(3)) OR (b(2) AND c(2));
END GENERATE LI;
Co <= c(32);
ENO:test;

د ستورات موردنیار برای simulation:
توسط دستور force مي توان به ما يسكنال، يك مقدار هي اوليه بليم هناكًا:
force signal-name "value" Ons, "value2" 30ns,
نلته: مادو عورب به نام های std_ulogic و std_ulogic داریم که کاملاً مشابه هم برده و مقادیر بلسانی به آن ها
iassian clare
فرق این دودراین است که std_ulogic دارای resolution ست و به هین resolve نی شود. unvesolved
اگردر مان از تقلل معارع دو مقدار به مل signal سنستاداده مشود ، توسط حدول resolution لعديل حدول
دورهمی است مستحفی می مشود که معدار نهایی سیکنال جیست.
این حبول در مست بترین یک علال است و مای توانیم براساس نیاز خود (مثل wired-or ما wired-ord) آن
بنسردهیم. عنان حارای این حدول سست و به هین دلیل ۲esolve منی شود نه هین دلیل آنو بیش از سا مقدار به آن xsign منازده
عنه std_ulogic دارای این حدول سست و به هین دلیل ۲esolve منی سود به هین دلیل آلو بیش از سی مقدار به آن مین دلیل سود، سود، در مندام کا میالیل مخطا کرفتمی شود.
: bit ou - mu std-logic (sto - wo
- دارای ۹ مقداراست که دوت سش تری مومای دهد.
- July resolve mulio –
- مقدارزیادی این commercial برای آن وجوددارد