ادامی درس
Jhy La VART ,> por this
1) calo start al de sur mez a mec.
۲) در هنگام (میاضی) بریارسالی می توان یک start جدید رافتول کرد (سروس داده نی سود)
۳) در هنگام سروع ر عنال سشن start ، کیکی از din باید latch سود.
umischen fem fem for mee.
synthesis problem
1) delay
2) sensitivity list
-comb. vs seq process
-all states of conditions should be checked
- in each run of a process, all output signals should be valued.
-in each process, sensitivity list signals can not be output of the process
3) INOUT signals have large concerns.
HLS.(high level synthesis)
C/C++/Matlab → VHOL → synthesis → HW  hand off  HLS is the HW implemention tool for software developers.

CIC++ lpython	VHOL I Verilog		اد امدی درس:
main() {	entity {     concurrent statemen }	ts	
difference:			
1. sequential vs. con	ncurrent		
state machine	should be implemented		
$\omega = 0.42;$ $\omega = 0.46;$ $21 = y + 8;$	scheduling.	Cycle 2 schedu Cycle 2 vHOL J	duled: Data flow groph (DFG)  led: Control DFG (CDFG)  ا حاليز منابع و بخوم اجراى د مشخص می سؤد این گراف به
	nterilized memory model set of software progro		
Global variable	cache	Core i9 8core * 36Hz	
Localized code, encapsulation  3. Synthesizing the	mem " interface efficiently	900MHz x 1000 par	vallel element
(hardware I softw		cache]	Interface CPU

– Ptolemy (Berekely) 1990	ابرارهای بسترسطح بالا
- Symplify (Synopsys) 2000	-SystemC
- Legup (Toronto) 2004	- System Verilog
– Blue Spec (IBM)	-OpenCL
C/C++ -> VHOL/Verilog	-CIC++1Matlablpython
- Vivada (Xilinx) 2004	
- Intel-HLS (Intel-Altera) 2018	
CIC++ → Map to FPGA	·.