		ا دامه ی درسی
		يا داوري :
о 1 — И — — I	1: in almost	
1) during the process execution		
2) all of the assignment, are		
3) at end line of the process, all of the assignment will be done.		
results:		
1) each signal, will be chang	ed during the process at	most one time
		nment.
	1 0	مثال:
PROCESS (a,b,cin) BEGIN		باد آدری سله ره شاوی طائه رح مآء ا
C(0) (=cin;		الوح شكل رو روآن را سويسم استاه است:
FOR ; IN 0 TO 31 LOOP		چون (1+2) عام معدار (2) نار دارد
$Sum \angle = O(2)$	(OR b(i) XOR c(i);	امامقدار صدر (ف) قالمتای بروسس، اس
c(2+1) \( = \cdots		تحواهدش مانیار داریم کداین مشلل را رفع
END LOOP,		کننم.
	SIGNAL c: std-lo	gic-vector (0 TO 32);
END PROCESS;	Name of obj	
J		bject (SIGNAL, VARIABLE, FILE, ACCESS)
	,	

	: signal li variable i- , li	
ا) ما share المادرس share في الموس share الموس share في الموسى share في سود		
_	ر) برای انتساب مقدار می ارستان از استفا	
	ا) انتساب مل مقدار به variable مرزمان هرزمان هورسا مگ	
ENTITY dff-asyn IS PORT (nist, alk, din: IN std-1	logic: OFF (1)°	
q, nq : OUT st		
END dff async;		
ARCHITECTURE behave OF dff async IS	( TI-110	
BEGIN	طلب آسیارون	
wighol ← P1: PROCESS (nrst, clk)	P1: PROCESS (clk)	
VARIABLE t: std_logic;	VARIABLE t: std-logic;	
BEGIN	BEGIN	
IF nrst = 10' THEN	IF clk=11 THEN	
t := '0';	) IF nyst='0' THEN	
ELSIF Clk event AND clk='1'THEN		
$t_{i} = din_{i}$	EISE	
END IF:	t:=din;	
q<=t;	END IF;	
$nq \leftarrow NOT t$	ENDIF;	
END PROCESS:P1;	9<=t;	
END behave;	nq <= t;	
	END PROCESS P1;	
، معدار حود را درا حامای محدادا محددها محددها دران	process time, somieses (variable), in ani	

الله الرحواهم محاى Afb ما رحستر M من تعريف سم، مد مشا به معطمي قبل م باش و موارد زير تعسري له:
ورواست نفردف entity نش Generic (n: integer:= 8) عنود: (ا) درواست نفردف entity نفردف
PORT (, din: IN std logic vector (n-1 DOWNTO 0); المن دسارا عسرك إلى port بالمركبة على المركبة الم
q: OUT std_logic_vector (n-1 DOWNTOO));
Y) unces process process process in (Y)
VARIABLE t: std_logic-vector (n-1 DOWNTO 0);
ع) دای مقاردهی تا مقدار صفر در بهش nrst از دستورور و استفاده می شود:
$t := (OTHERS \Rightarrow '0');$
مثال دار مرست های به خاطر بسرده شدن مقدار variable دردفقات مختلف اعرای proces راسفاده های مختلف هی تران
داشت. درمثال زرکدی محارنه و نشان داده نشاه است:
ENTITY counter IS
GENERIC (n: integer:=8);
PORT (nrst, clk: IN std-logic; q: OUT std-logic_vector (n-1 DOWNTO ());
END counters
ARCHITECTURE behave of counter IS BEGIN
P1: PROCESS (nrst, clk)
VARIABLE t: std-logic-vector (n-1 DOWNTO 0);
BEGIN
IF nrst='0', THEN
t:=(OTHERS=>'0');
EISIF clk'event AND clk="1" THEN
t:= t+1; معنى ك variable ل signal د كر عمر المعنى ليا سيلنال د كر variable ل signal ك رقتى
سرد، آن سیآنال یا منسر بمعدر ر register خواهد دود.
(درای این کدیا مرکتاب خاندی مورد نیار اصا نه شود : std_logic_unsigned)
END PROCESS P1;
END behave;

	: latch (5) was lu d'in
l' - : L	who I - w dff almo Tentity is in - ine
P1: PROCESS (nrst, clk, din)	
	(n-1 DOWNTO 0);
BEGIN	
t:= (OTHERS =>'0');	
EISTF clk=11 THEN	
t:=din;	
end if; 9<=t; END PROCESS P1;	
الله برقرار است و به عنوان مثال:	اللة عنوز مم با وحود evariable احواشن process درمسري
	طق در مدورهم چیز در میمرثانده محاسمور ج می دهد.
VARIABLE C:	
BEGIN	188 6 188
0<= <sup>11</sup> ;	1 1-,
b<=a; >> adie, 1 ==	
ازمم مقدارتیلی در : C:= O:	
X<=C; → α<= à Jolo	
END	نلته: اگردره رجایی process استال با متفری
يس لدرادامين توميع استاد: مقدار آخر آن استفاده	بیش از مابار مقدار تگیرد، proces به در ستی احرا نفواهد
	حواهيشال)

	-	_	رین: طراحی universal counter
rst 1	n dout	OP	function
$\lim_{n \to \infty} \frac{n}{n}$			no operation
3			dout <= din
CIX	(		count up
			count down
			logical right shift
			logical left shift
			circular right shift
			circular left shift
			رسرعردمماء
			بادتار IF رprocess ، IF
IF condition	on THEN		· · · · · · · · · · · · · · · · · · ·
ELSIF cond	lition THEN		
ELSE			
END IF;			
6 '			: mux4x1 c; lwoolu dli
PROCESS	(sel) BEGIN		
			IF sel(1)='0' THEN
	Z<= b;		Z <= a
			EISE
EAIN:		•••••	Z(=b = )
END:			ENDIF; ELSE
END PROCE	30;		
PAPCO			END IF;

	: Jiedlia (s.j. case, list
	N , , , ,
	Latransia in the second second
WHEN ''00" =>	Zく=0;
	, Z<=b;
WHEN OTHER	85 => Z<=d;
END CASE;	
END PROCESS;	
	احتار حلقة :
END LOOP;	
WHILE CATY < 100 LOOP	
END LOGP;	,
	:6
CASE sel IS	أريم المارة عدم case بعان ستوديا برجي الرسيكينال ها مقارباً بيرماين
WHEN "00" $\Rightarrow$ Z $\leq$ $\alpha$ ;	عث عي سود له مدار به هراه hatch ساده سازي سود به عنوان مثال لد
WHEN "01" => Z <= b;	وليرودر صورد الساس بردن به همي سليال ها بمعدر بـــــ بزير ساده سازى
WHEN "10" => Z<=C;	) سئورة
END CASE;	$ \begin{array}{c} a \\ b \\ 7 \\ C \\ -3 \end{array} $
	sel(1) latch 0
Papco	

1l • · . · . · . · . · . · . · . · . ·	رلته . مثل سرون لیست حساست مثل س داده
عی می می می میادر نفس انجامی شود. خواجی میودودردهای میای آما در نفس انجامی شود.	Lesmento, process fire (states
ان منفر برای گرفتن مقدارهای اولیم اجراجی سود و در دفقات اسک تیما	o is like timbus timb process you
ال تعاریز کارند الله الادی از دین الله الادی الله الله الله الله الله الله الله الل	با تعدر در لست دساست ا حرام س
ا جي شود .	اما process مرن لیست دساست مرام اجر
نازمه العاسم بای کاردرزبان VHDL از دستور	سسبرای خابرج بشن ازآن معادل بزبان های دیگود
	بن ای خارج شن استاده می سود:
PROCESS BEGIN	
a<='0';	
WAIT; 11 End process forever	
END PROCESS;	
	اما tionalli-ادیکریهمدارد:
PROCESS BEGIN	حرابن مالا ۱۳۶۶ معربانو ناسم
o <= ¹0¹;	احرابي سود و مه عدى دليل عا بل ستر
WAIT FOR 10 ns; ~ a	(-min how read steen). I min
a <= 11'; b	
WAIT;	
END PROCESS;	
اللي المسايات ودرآن فيورت دير قابل سنز سب اين خود	Jan Las - mulmar mul Jou process : out
ها ما بناریم ویس مواجی داریم. درد (برای مدل کردن سط است) درد (برای مدل کردن سط است)	