

اجلسی پیش، تجربہ در کلاس حل شد.

ادامہی درس

نحوہی کار کردن با فایل ها.

TYPE myfile IS FILE OF character; → در type فایل پیشانی
FILE fp : my-file; → VHDL
→ در این حالت فایل +txt داریم.

FILE_OPEN(fp, "input.txt", read_mode);
→ write-mode, append-mode

read(fp, c); → کاراکتر خوانده شده

FILE_CLOSE(fp);

معمولاً در خواندن از فایل، در بازه های زمانی مختلف (interval مشخص)، اطلاعات خوانده می شود و به سیگنال اعمال می شود.
برای مثال می خواهیم فایل به فرمت زیر را بخوانیم که برای این کار تابع رو بر رو تعریف می کنیم:

PROCEDURE read_test_from_file(RST	OPCODE
SIGNAL it : IN TIME;	0	000
SIGNAL nr : OUT STD_LOGIC;	0	000
SIGNAL op : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);	1	000
TYPE myfile IS FILE OF character;	1	001

FILE fp : myfile;

VARIABLE c : character;

VARIABLE current_time : TIME := 0 ns;

VARIABLE line-number : integer := 1;

BEGIN

FILE_OPEN(fp, "file.txt", read_mode);

-- ignore line one (header)

FOR i IN 0 TO 13 LOOP

READ(fp, c);

END LOOP;

نکته: این مثال، ادامہی که در تجربی جلسہی قبل است.

نکته: در انتهای فایل ورودی یک enter نداشته شد.

است. تا با فرمت کلی تابع نوشته شده، بود درستی

خوانده شود.

نکته: که این جلسہ و جلسہی قبل در courseware نداشته.

شده است.

WHILE (NOT ENDFILE(fp)) LOOP

-- READ nr
READ(fp, c)

IF c = '0' THEN

nr <= TRANSPORT '0' AFTER current_time;

ELSE

nr <= TRANSPORT '1' AFTER current_time;

END IF;

...
READ(fp, c) -- read carriage return:
READ(fp, c) -- read line feed

current_time := current_time + 1;

line_number := line_number + 1;

END LOOP;

FILE_CLOSE(fp);

END PROCEDURE read_test_from_file;

ادامه‌ی درس

LIBRARY ieee;

USE ieee.std_logic_1164.ALL; USE std.textio.ALL;

USE ieee.numeric_std.ALL;

PROCEDURE write_results (

SIGNAL r1, r2, dr, ac : IN std_logic_vector(15 DOWNTO 0) IS

TYPE text_file IS FILE OF string;

FILE fp : text_file; -- or better FILE fp : TEXT; → From textio package

VARIABLE str : string(16 DOWNTO 1);

BEGIN

↳ بازه رشته می‌تواند شامل عدد منفی باشد.

FILE_OPEN(fp, "mini_core_results.txt", APPEND_MODE);

lv_to_str(r1, str); → یک تابع که خودمان ساخته ایم و کار آن ساخت رشته برای

write(fp, str); std_logic_vector در نوشتن تابع دقت شود که

write(fp, " "); اینس های رشته باید مثبت باشند

...
write(fp, new_line);

VARIABLE linefeed : STRING(1 DOWNTO 1);

linefeed(1) := lf;

FILE_CLOSE(fp);

در کتابخانه‌ی استاندارد تعریف شده است.

END write_results;

PAPCO

نکته: این تابع اگر در کد صادر شده شود، چون ورودی هایش

تغییر می‌کند، بنابراین بار در زمان مصرف شبیه سازی

اجرا می‌شود.

این عملیات، ابتدای فایل مربوط به تست یک
enter اضافه گذاشتیم.

برای این که فقط در مواقع تغییر مقدار متغیرها در فایل چاپ شوند، بهتر است تابع در بدنه اصلی architecture قرار نگیرد تا تنها در دفعاتی که تغییر داریم، مقداردهی شود. (طبق اصل کنه‌های concurrent)

نکته: variable ها در درون توابع و procedure ها در هر بار صدا زدن تابع از نوع مقداردهی می‌شوند.


به همین دلیل برای این که بار اول فایل را لایک کند، یک پارامتر به نام mode به تابع اضافه می‌کنیم که بر اساس آن write یا append می‌کند. در عوض مقدار این mode در خارج از تابع و در بدنه سازی architecture با بار اول write بوده و دفعه بعدی (دو باره) append است مثلاً به روش زیر:

```
mode <= WRI WHEN nrst = '0' ELSE APP;
```

سنتز logic:

RTL (Register-transfer-level) → gate level

در مورد constraint ها ما یک مورد را انتخاب می‌کنیم و به احتمال زیاد دو مورد دیگر، زیاد می‌شوند.



مجموعه‌های قابل سنتز:

Rule 1: TIME cannot be synthesized: delay, wait, now (اینی گرداند)

مثال: `y <= NOT a AFTER 10ns;`

مثال: `mode <= WRI WHEN now = 0 ELSE APP;`

Rule 2: In combinational PROCESS

- all inputs should be appear in PROCESS sensitivity list
- in one execution of a process, all output should be determined
- all states of inputs should be checked in conditions

Rule3: loop can be synthesized if the iteration number of them is fixed

مثال: FOR i IN 0 TO x LOOP -- not good

نکته: در مورد Rule1، WAIT ON و WAIT UNTIL می توانست با وجود شرایطی سنتز شوند.

Rule4: Just one edge of clock can be used in a latch.

PROCESS (clk) BEGIN

IF clk = '1' THEN

...
ELSIF clk = '0' THEN

...
ENDIF;

END PROCESS;

نکته: د که روی سینتر می شود چون در دیسای واقعی هیچ FF وجود ندارد

که بتواند بر روی خود ولو کلاک کار کند.

ادامه ی درس


Rule5: Setup time and hold time

ادامه ی قواعد سنتز

Hold time: a time interval after edge clock in which data should be remained stable.

Setup time: a time interval before clock edge in which data should be stable.

so: clock period > delay(critical path) + T_{setup}




Rule6: Resetting

Two way:

- IF clk = '1' THEN

IF nrst = '0' THEN

ریست
شماره ی شمارنده



- IF nrst = '0' THEN

ELSIF clk = '1' THEN

ریست
آشکارساز

سخت افزار
فرق دارد.


نکته: اگر قرار باشد کل FF های مدار را reset کنیم و به همه سیگنال ریست، اومیل کنیم، مشکلی نخواهیم داشت. اما گاهی تعداد FF ها بسیار زیاد است (مثلاً وجود cache) گاهی وقت ها ضرورت دارد که کل FF های مدار ریست نشود. مثلاً اگر مدار منحصراً قبل از اجرای فیدبک نباشد می توانیم FF ورودی را reset کنیم و تا چند گیت میبریم تا کل مدار ریست نشود. در درس ما نیاز به چنین بهینه سازی نیست و برای همی FF، reset گذاشته شود.

نکته: ریست کردن اولیه ی مدار دارای نکته های زیادی می باشد. از طرفی ریست اولیه ی مدار اهمیت بسیار زیادی دارد چون ابتدای شروع کار مدار است. معمولاً ریست ها به صورت active low هستند چون در آن صورت پیاده سازی FF به وسیله NAND خواهد بود و سریع تر بوده و مقدار delay و power آن نسبت به AND کمتر است.

در مدار اکثر سیستم ها به جاهای که وصل هستند به همین دلیل fan out آن ها کم است. اما دو مورد clock و reset دارای fan out زیادی هستند. معمولاً یک پایه ی جدار سیستم ها برای clock گذاشته می شود و عملیات routing آن با همی خاصی انجام می شود تا به درستی به همه برسد.

افزاد در مورد ریست، در FPGA ها معمولاً پایه ی جدا نداریم به همین دلیل تا جای ممکن باید fan out سیستم ریست کم باشد. معمولاً کمتر از ۲۰ یا ۲۵ (برای clock به بیش تر از ۱۰۰ می آید چون در FPGA آن را بافر می کنند)

معمولاً به نام power-on-reset وجود دارد. ما وقتی سیستم روشن می شود، reset، افعال می کنیم. اما در ابتدای کار سیستم روشن می شود، ممکن است برای چند لحظه مقدار آن غلط باشد و سیستم وارد وضعیت اشتباه شود. برای همین سیستم ریست را در حالت active low با یک مقاومت به زمین وصل می کنند تا اگر در لحظه ی اول هنوز data آن نیومده، مقدار




clock skew: the time difference between time of soonest clock edge and the time of the latest clock edge

مثال: input clock edge: 100 ns

soonest clock edge: 101 ns

latest edge: 108 ns

clock skew = 108 - 101 = 7 ns



نکته: گاهی clock skew می تواند طول کلاک را کاهش دهد.
 به دلیل آن تاخیر تاخیر FF دوم می تواند طول کلاک را
 ۵ تا کمتر بگیریم (مثلا ۲۹۵ واحد زمانی) و مشکلی پیش
 نیاید. دقت شود که شرایط باید خاص باشد (مثلا delay
 بسیار most critical path باشد و قبل از آن delay
 نباشد خیلی خاص است.)

پس دلیل clock skew scheduling داریم که اولتیمات