<u> </u>	 m,>(2001)
ENTITY generic Ladder IS	
Generic (data-width: integer:= 16);	
PORT (Oub: IN std_logic_vector (data_wid	
cin: IN std_logic;	
sum: OUT std-logic_vector (data_wi	
Cout: OUT std-logic);	
END generic-odler;	 

ARCHITECTURE concurrent OF adder IS
SIGNAL c: std_lagic_vector (O TO data_width); // ==================================
BEGIN
L1: FOR i IN O TO data-width-1 GENERATE
$= sum(2) \le \alpha(2) \times ORb(2) \times ORc(2);$
C(2+1) <= (a(2) AND b(2)) OR (a(2) AND c(2)) OR (b(2) AND c(2));
END GENERATE L1;
C(0) <= Cin;
cout <= c(data_width);
END concurrents
: testberch نوستن
در معرتی که درمان غایل testbench می توریسی، باید کدان رویداز و entity با شد.
LIBRARY ieee;
USE ieee std-logic 1164 ALL;
ENTITY generic_adder_tb IS END generic_adder_tb;
ARCHITECTURE concurrent the of adder the IS
CONSTANT data-w : integer := 32;
COMPONENT generic_adder IS
ENO COMPONENT;
SIGNAL at: std_logic_vector (data_w_1 DOWNTO 0);
BEGIN
U1: generic_adder GENERIC MAP (32) PORT MAP (a-t, b-t, cin-t, sum_t, cont-t
ne (500e0,200l)

راه بهر برای عدم رعایت ترسب	
117. generic adder	
GENERIC_MAP (data-width=	=> data_w)
PORT MAP (	
a=>a-t,	
Cin => cin-t	
sum => sum_t;	***************************************
	AFTER 15ns;
	AFTER 10ns;
cin_t<= '0', '1' AFTER 39 ns;	
<u>.</u>	
END concurrent;	مثال دردازش ب يقوير
	فرى كنم ملى كالدارا حادى 464 كانمداريم.
<i>J</i> ,	مرای نوشتی یک معلقر مطعور موازی علی تو انتم
L1: FOR I IN O TO 15 GENERATE	
L2: FOR & IN O TO 15 GENERATE	
$\chi(i,j) = (\chi(i-1,j-1) + \cdots + \chi(i+1,j+1)$	ما سي شيمرع احافاي1; 19.
END GENERATE L2;	
END GENERATE L1;	1 100.
وان ۱۹۶ های حدا نوست را ماسری سطروستون به اطراف	العة براى بسون ماى اول وآخر، سطر اول وآخر، في د
	علس لفناه کرد و آن را ۱۸×۱۸ کرد.
	plies with GENERATE statement is curs
لسٌ لِي	generic s) script , test-bench ol, and
, AU	سى شود با دو تاحلة باشه وسطراول وآخى صاسا

	ادامهی درس
	. جارشنب ۱٫۲۸ رار ۹۹ (کومیزار فعیل 1 یا 5)
There is no sequential hardware	
However, a sequential subset is designed in HDLs to	simplify the hardware design process
	د کال د
ENTITY MUX4x1 IS	
PORT (a, b, c, d: IN std-logic	
sel: IN std_logic_vector	(1 DOWNTO 0);
z : OUT std-legic);	
END MUX4x1;	
ARCHITECTURE sequential OF MUX4x1 IS	
BEGIN	: = \( \tilde{\ti
PROCESS (a,b,c,d, sel) → Sensitivity lac	- continational second
BEGIN	حساس است
IF sel = "00" THEN	- تعصر مای مصلف با هم موازی هستسولی
$Z \leftarrow a; \xrightarrow{input:} a,b,C,d,Sel$	درون آن ها ، توسّی است.
ELSEIF sel = "01" THEN	
Z<=b;	- mo jo mulus mul o input ou -
•••	
END IF;	
END PROCESS;	
END sequential;	

;

ENTITY adder 16 IS	مثال:
	logic_vector (15 DOWNTO 0);
cin : IN std-	logics
cout : OUT std	_logic;
sum : OUT st	d_logic_vector (15 DOWNTO O));
END adder16;	
ARCHITECTURE sequential OF adde	ex16 IS
SIGNAL C: std_logi	c_vector(0 TO 16);
BEGIN	
PROCESS (a,b, Gin)	
BEGIN	
FOR i in 0	TO 15 LOOP
sum(z).	(= ame fia
c(z+1)	\= "
END LOOP;	
END PROCESS:	
$C(0) \leq Cin;$	
cout <= c(16);	
END spacential:	
•	
	درزبان VHDL شرطی درنظر گرمه بشه است که روید احوای داد
	ىسرىال است.
	فرض می کسم ا حوای ال process مستر بادو نانیم زمان می برد
	أن process رمان احرامي سود که sensitivity list مان احرامي سود که

ئلتة :
و متی مقدارها معناده میشود، بادداست می شود و تنا در انهای ند، مقدارها در یک انظماعیال می شود. به عبارتی در طول ا جای معتدرها به سکنال اعمال سی شود و در انها، بکنارها عمال می شود
PROCESS (a,b,c,d,sel)
BEGIN
a<= 11';
b <= '1';
c <= '0'; b <= '0';
END PROCESS; $\rightarrow a=1, b=0, c=0$
سوال: این محدودیت کما تا نیر می گذارد؟
PROCESS (a,b,c,d)
BEGIN
a<=1;
b<=41;
b <= '0';
END PROCESS; -> a=1, b=0, c= diplos
سوال: آیا AFTER در proces مشال دارد؟ خور صرفا در انهای آن که مقا در نهای مستفی ی شوند، این مقادیریا
درنظرگرفتی AFTER اعالی سوند. (اعالی آخرین AFTER از assignment محالی سوند. (اعالی آخرین AFTER) و sequential و concurrent سوند. در سحت اخزار sequential و combinations داریم اما این با معاهیم در نوسی VHDL غرق دارد.

ENTITY dcd3x8 IS	مثال:
PORT (a : IN std_logic_vector (2 DOWNTO 0);	O ma
zo; out std-logic;	
27 : OUT sto_logic);	
END ENTITY dcd3x8;	
ARCHITECTURE seg of dcd3x8 IS	
BEGIN	
PROCESS (W	
BEGIN	
IF a="000" THEN	
ZO<=11; Z1<=10;, Z7<=10;	
EISEIF Q=1001" THEN	4
•••	
ENDIF;	
END PROCESS;	
END seq;	
ENTITY dff IS	
PORT (d, clk, rst: IN std_logic;	
9, nq : OUT std_logic);	
END dff;	
ARCHITECTUR sequential OF UPP IS BEGIN	
PROCESS (clk, vst) BEGIN	
IF (rst = 111) THEN	
$9 \le 10'; nq < -11';$	
EISEIF CIK EVENT AND CIK=H' THEN	
PAPCO 9<=d; ng <= Nox1 q;	
END IF; NOT d;  END PROCESS;  END sequential:	

رشرط ها حاجه و شونه باسیت راست	ورودی های مستنال های هستنا که process ی در داخل process ی در
	1 mil 2 al 1 mako es meis
	min combin. [] input le sensitivity of
	اگر اساب ۱٫۸۹ مفارح به فعورت زیریم،
ng <= NOT g	وطادارد چون ۹ حروجی است و بھی توا سے مقدار آئی راحواند می توانیم