

ادامی درس:

یادآوری:

- 1) during the process execution, time is stopped.
- 2) all of the assignment, are not applied to end of the process.
- 3) at end line of the process, all of the assignment will be done.

results:

- 1) each signal, will be changed during the process at most one time.
- 2) all of process seems as a concurrent multiple assignment.

مثال:

```
PROCESS (a,b,cin) BEGIN
```

```
  C(0) <= cin;
```

```
  FOR i IN 0 TO 31 LOOP
```

```
    sum <= a(i) XOR b(i) XOR c(i);
```

```
    C(i+1) <= ...
```

```
  END LOOP;
```

```
  cout <= C(32);
```

```
END PROCESS;
```

```
SIGNAL C : std_logic_vector(0 TO 32);
```

Name of object    type

→ class of object (SIGNAL, VARIABLE, FILE, ACCESS)

یادآوری مثال جمع کنندهی جبری قبل:

اگرچه مشکل رو بر رو آید، را بنویسیم، اشتباه است:

چون  $C(i+1)$  ها به مقدار  $C(i)$  نیاز دارند

اما مقدار جدید  $C(i)$  تا انتهای پروسس، کمی

خواهد شد. ما نیاز داریم که این مشکل، ارفع

کنیم.

نکته:

تفاوت variable با signal :

(۱) یک variable تنها درین process و begin می آید و این process های مختلف share نمی شود.

(۲) برای انتساب مقدار به variable از := استفاده می شود.

(۳) انتساب یک مقدار به variable، هر زمان صورت بگیرد همان لحظه اعمال می شود.

مثال DFF :  
ENTITY dff\_async IS PORT (n<sup>not</sup>rst, clk, din : IN std\_logic;  
q, nq : OUT std\_logic);

END dff\_async;

ARCHITECTURE behave OF dff\_async IS

BEGIN

حالت آسترون

P1: PROCESS (n<sup>not</sup>rst, clk)

P1: PROCESS (clk)

VARIABLE t: std\_logic;

VARIABLE t: std\_logic;

BEGIN

BEGIN

IF n<sup>not</sup>rst = '0' THEN

IF clk = '1' THEN

t := '0';

IF n<sup>not</sup>rst = '0' THEN

t := '0';

ELSIF clk'event AND clk = '1' THEN

ELSE

t := din;

t := din;

END IF;

END IF;

q <= t;

END IF;

nq <= NOT t;

q <= t;

END PROCESS P1;

nq <= t;

END behave;

END PROCESS P1;

نکته: متغیر (variable) تقریباً ۲۰ درصد سرعت process، مقدار خود را در احوالهای مختلف process حفظ می کند.

نکته: اگر خواهم به جای  $dff$  یک رجیستر  $n$  بیتی تعریف کنم، که مشابه صفحه قبل باشد و موارد زیر تغییر می‌کند:

(۱) در قسمت تعریف  $entity$  بخش  $generic$  اضافه می‌شود:  $Generic(n : integer := 8)$

(۲) قسمت  $port$  ها نیز مشابه تغییر کند:  $PORT(..., din : IN std\_logic\_vector(n-1 DOWNTO 0);$   
 $q : OUT std\_logic\_vector(n-1 DOWNTO 0));$

(۳) تعریف متغیر  $process$  به صورت مشابه تغییر می‌کند:

$VARIABLE t : std\_logic\_vector(n-1 DOWNTO 0);$

(۴) برای مقدار دهی  $t$  با مقدار مفرد در بخش  $nrst$  از دستور زیر استفاده می‌شود:

$t := (OTHERS => '0');$

مثال: از ضربات های به خاطر سپرده شدن مقدار  $variable$  در دفعات مختلف اجرای  $process$ ، استفاده های مختلفی می‌توان داشت. در مثال زیر یک شمارنده نشان داده شده است:

ENTITY Counter IS

GENERIC (n : integer := 8);

PORT (nrst, clk : IN std\\_logic; q : OUT std\\_logic\\_vector(n-1 DOWNTO 0));

END Counter;

ARCHITECTURE behave of counter IS BEGIN

P1: PROCESS (nrst, clk)

VARIABLE t : std\\_logic\\_vector(n-1 DOWNTO 0);

BEGIN

IF nrst = '0' THEN

t := (OTHERS => '0');

ELSIF clk'event AND clk = '1' THEN

t := t + 1;

END IF;

وقتی یک signal یا variable در سطحی یک سیگنال دیگر مقدار دهی شد، آن سیگنال یا متغیر به عدد در register خواهد بود.

(برای این کد باید کتابخانه  $std\_logic\_unsigned$  مورد نیاز اضافه شود)

q <= t;

END PROCESS P1;

END behave;



مثال: latch

فصل ۳: تعریف Entity مشابه dff است. اما پیاده‌سازی آن به صورت زیر است:

```
P1: PROCESS (nrst, clk, din)
```

```
VARIABLE t: std_logic_vector (n-1 DOWNTO 0);
```

```
BEGIN
```

```
IF nrst = '0' THEN
```

```
t := (OTHERS => '0');
```

```
ELSIF clk = '1' THEN
```

```
t := din;
```

```
END IF;
```

```
q <= t;
```

```
END PROCESS P1;
```

نکته: هنوز هم با وجود variable، اجرای آن process در صورتی که قرار است به عنوان مثال:

```
PROCESS (
```

طبق کد، هنوز هم چندین بار در صورتی که محاسبه رخ می‌دهد.

```
VARIABLE c: ...
```

```
BEGIN
```

```
a <= '1';
```

```
b <= a; → مقدار قبلی a
```

```
c := a; → باز هم مقدار قبلی
```

```
x <= c; → x <= a معادل
```

```
...
```


```
END
```

نکته: اگر در هر جایی از یک process، سیگنال یا متغیری

بیش از یک بار مقدار بگیرد، process به درستی اجرا نخواهد شد (در ادامه توضیح استاد: مقدار آخر آن استفاده

خواهد شد!!)

توبى : طراجى universal counter



OP	Function
000	no operation
001	$dout \leftarrow din$
010	count up
011	count down
100	logical right shift
101	logical left shift
110	circular right shift
111	circular left shift

الاصلى > س

ساختار IF > process

```

IF condition THEN
...
ELSIF condition THEN
...
ELSE
...
END IF;

```

ماترياس 4x1 mux :

```

PROCESS (sel) BEGIN

```

```

    IF sel = "00" THEN

```

```

        z <= a;

```

```

    ELSIF sel = "01" THEN

```

```

        z <= b;

```

```

    ...

```

```


    END IF;

```

```

END PROCESS;

```



```

    IF sel(1) = '0' THEN

```

```

        IF sel(0) = '0' THEN

```

```

            z <= a

```

```

        ELSE

```

```

            z <= b

```

```

        END IF;

```

```

    ELSE

```

```


    ...

```

```

    END IF;

```



ساختار case برای مثال قبل:

PROCESS (sensitivity list) BEGIN

CASE sel IS

WHEN "00" => Z<=a;

WHEN "01" => Z<=b;

...

WHEN OTHERS => Z<=d;

END CASE;

END PROCESS;

ساختار حلقه:

به صورت گنجانده شده

FOR i IN 0 TO 31 LOOP

...

END LOOP;

Variable signal می تواند تعریف شده باشد.

WHILE cnt < 100 LOOP

...

END LOOP;

نکته:

CASE sel IS


WHEN "00" => Z<=a;

WHEN "01" => Z<=b;

WHEN "10" => Z<=c;

END CASE;

اگر تمامی حالات در case بیان شود یا برخی از سیگنال ها مقدار بگیرند این باعث می شود که مدار به هر راه latch یا دانه سازی شود. به عنوان مثال که پروتودر صورت اساس بودن به هم سیگنال ها بصورت زیر پیاده سازی می شود.



نکته: process بدون لیست حساسیت مثل یک قطعه یی نهایی است.

هر جمله ای مثل process یکبار در زمان شروع اجرای شود و در دفعات بعدی تنها در تغییر انجام می شود.

پس process با لیست حساسیت یکبار در زمان منفی برای گرفتن مقادیر اولیه اجرای شود و در دفعات بعدی تنها با تغییر در لیست حساسیت اجرای شود.

اما process بدون لیست حساسیت مدام اجرای شود.

برای خارج شدن از آن معادل زبان های دیگر نیازمند exit هستیم برای این کار در زبان VHDL از دستور wait برای خارج شدن استفاده می شود.

```
PROCESS BEGIN
```

```
a <= '0';
```

```
WAIT; // End process forever
```

```
END PROCESS;
```

اما wait حالات دیگری هم دارد:

```
PROCESS BEGIN
```

```
a <= '0';
```

```
WAIT FOR 10 ns;
```

```
a <= '1';
```


```
WAIT;
```

```
END PROCESS;
```

در این حالت process در منفی تا زمانه

اجرا می شود و به همین دلیل قابل سنجش

نیست. (معادل هیچ حس نیست)



نکته: process بدون لیست حساسیت حتماً باید دارای wait باشد و در آن صورت دیگر قابل سنجش نیست. این خود

یک مزیت محسوب می شود چون درست همانا نیاز به چنین مواردی داریم.

نکته: process با لیست حساسیت نمی تواند دارای wait باشد و خطای compile دارد. (برای مدل کردن حس است)