The state of the s			
			الحاسمي سن بحرين در الله
			بخوه ی لارمردن با ما الها:
TYPE myfile IS FILE OF character	مر عال مسل العالى «		,
FILE fp: my_file;	VHOL,>		
*	عمال +x+دارم.	مراين الم	
FILE OPEN (fp, "input txt", read_mo	ode)		
		rode	<u> </u>
اراند خوانه سه م vead (fp, c);			
FILE_CLOSE(fp);	,		<u>₩</u> 1.4.1
اطلاعات حوانده مى شودو بى سىكنال اعال مى شود	1. (circuninterval), ili	- incida i esta a	المعمولاً در خواندری از فایل مدینا
ورا يقريف مايند :	· seli Moul estadas	المحادد الما	سلق مثال محواهيم مايلي به
PROCEOURE read_test_from_file(1-	RST	Opone
SIGNAL it : IN TI		;	19
STONAL nr: OUT STO	TO LOGIC:	0	000
SIGNAL nr: OUT STD_LOGIC; SIGNAL op: OUT STO-LOGIC-VECTOR (2 DOWNTOO)) IS 1 TYPE myfile IS FILE OF character;		001	
			· · · · · · · · · · · · · · · · · · ·
FILE fp: myfile;			
VARIABLE C character;		,	
VARIABLE current_time: TIN			
VARIABLE line_number: inter	ger:=1;	روستو سده، بودير	الست تا با فرصت كان تاجع
REGIN			حوانده شود
FILE OPEN (fp, "file txt", read			,
ignore line one (header)			الله والسال.
FOR 1 IN 0 TO 13 LOOP			
READ (fp,c);			and a second
END LOOP;			

WHILE (NOT ENDFILE (Pp)) LOOP	نلته دان تابع الردر بد صدارده شود، حون ورودی هایش
READ nr READ (fp,c)	تعدر بن الله عمرا لله بالردر ومان معفر مشبه سازى
	ا حرام سؤد.
ny <= TRANSPORT 1 '0' AFTER CURRE	· · · · · · · · · · · · · · · · · · ·
	111.41.11116;
ELSE	<u> </u>
nr = TRANSPORT '1' AFTER curre	ent_time;
END IF;	
READ (fp, c) read carriage return:] READ (fp, c) read line feed } Current_time := current_time + it;	من ستسمه لیافود ایما در ساحد ساحد
Current_time := Current_time + it;	enter اهذا فه كذا يستم.
line_number:- line_number+1;	
END LOOP;	
FILE_CLOSE(fp);	
END PROCEDURE read_test_from_file; LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.numeric_std.ALL; PROCEDURE write_results (ادامهى درس مثال بؤنسس بستمدرفايل (مق <i>دار ر</i> نديسترها).
SIGNAL r1, r2, dr, ac:IN std_logic_ve	ector(15 DOWNTO O) IS
TYPE text_file IS FILE OF string;	
FILE fp: text_file; or better FILE	fp: TEXT; > from texting package
VARIABLE Str. string (16 DOWNTO 1);	
	بازه رشة ني تواند شامل عدد ومفريات
FILE_OPEN (fp, "mini_core_results.txt", APP	END_MODE);
الا_to_str(v1, str); -> رادت رست الالالالالالالالالالالالالالالالالالال	يك تابع كه خودمان ساحته امع و كار آر
write (fp, str); منت سودن ماع دست دست ماع دست دست ماع دست دست ماع دست	1
write (fρ, " ");	النس على رسته بايم مست بالشند
write (fp, newline); VARIABLE liv	refeed: STRING (1 DOWNTO 1);
FILE_CLOSE (fp); linefeed (1) :=	در کا جانهی اساندار دندست شده است. ح
ENO write-results;	ورهانجاه السامار دورت السامات.

المراى الان معمل در مواقع تفسر عمد الرمين ما در مال حالب ساونه ، مهر الست عام در مواقع تفسر عمد معمل معمل ومسود تا
in exception to interest counce. (do land water)
نلته : هامه نماده در درول توانع في procedure هاى در هو دار مدارده شدى تابع از نوع مقداردهي مي شوند.
س به مین دلیل سراری اس که بارا ول خاط را با ک کند عمل بارا متر به نام mode منابع امامه می اساس آن write با
append ویکند. درعوین مقدارای mode درخارج ارتابع و در سا ده سازی append برده و دون
رون مواره است مثلا نه رون رون الله الله مواره الست مثلا نه رون رون الله الله مواره الله الله الله الله الله الله الله ا
mode (= WRI WHEN nrst = 101 ELSE APP;
! logic :iww
,
RTL (Register_transfer_level) -> gate level again guinge liter transfer_level) -> gate level
RTL code Synthesis
- Behaviaral Synthesis gate level code
- gate level
Technology File
constraints -delay ASIC: tech file From FAB
- avea FPGA: LUT, connection
-power
second sold wing:
Rule 1: TIME cannot be synthesized: delay, wait, now (il) (9,1) (3,0) (1,0) (5,0)
والله: y = NOT a AFTER 10ns;
dis: mode <= WRI WHEN now = 0 ELSE APP;
Rule2: In combinational PROCESS
- all inputs should be appear in PROCESS sensitivity list
- in one execution of a process, all output should be determined
- all states of inputs should be checked in conditions
A Contraction of the Contraction

Rule3: loop can be synthesized if the iteration number of them is fixed		
Jus. FOR 2 IN O TO & LOOP not good		
المت درمورد Pule . WAIT UNTIL و WAIT UNTIL ع) تواند با وجود شرايطي سنتر شوند		
Rule 4: Just one edge of clock can be used in a latch.		
نكته دكد روبروسينز مي سؤود چون دردماي وابقي هيچ FF وجود نفارد		
المت دكد روبروسستر مي سؤود چون دردساي واقع هيچ FF وجود ندارد الحد دروبروسستر مي المال الله الله الله الله الله الله الل		
ELSIF CIK='0' THEN		
ENDIF;		
END PROCESS;		
ادا ۵۰ درس		
Rule 5: Setup time and hold time		
Hold time: a time interval after edge clock in which		
data should be remained stable. clk		
Setup time: a time interval before clack edge in d		
which data should be stable.		
50: clock period > delay (critical path) + Tsetup setup hold		
Rule6: Reseting		
Two way:		
- IF clk='11 THEN Comb Comb A 300ns A 300ns		
IF nrst='0' THEN U		
- IF nrst='0' THEN 7		
ELSIF clk='1' THEN THEN		
· · · · · · · · · · · · · · · · · · ·		

الته اكر موارياش كل FF هاى مداررا reset سيم و موجه مسكنال ريست را وصل لينم ع مسكى بخواهيم داست. اما كاهى
به اد FF ها بسیار زیاد است (مثلاو دود cache) گاهی و مت معا فیرورت منارد که کا FF های مدار رسمت بشود
مثلاً أكر مدار صنحي قبل داراي فيريك بنا شه مي موانيم FF ورودي را reset كنيم و مَا دين كناك مسر ينس ما كل مدار
رسات شود دردرس مای بیار به دنس بهنه سازی نست و برای همه از reset د FF رهمهای است سود.
نلته رست كودن اوليهى مدار داراى نكتمهاى زيادى مى باشد از طرفى رست اوليمى مدار اهميت بسيارزيادى دارد جون
استای سروع کار مدار است، معولاً رست ما بوروس معرون مرآن عربی عربی میرون درآن عربی ازی FF به وسلم
NAND action ne survey to recognize to delay of the stilled of NAND
در مدار النو سيم هاء مه طعاى كى وسل هسته و معين دليل fan out آن ها لم است اما دو مورد clock و reset داراى
عامی انجامی شود تا بودرستی به مهرا کند بادی خوادرست ما برای clock کند استه ی سود و عامات به این انه میدانی خواد درستی به مهرستی به مهرس
اما درمورد رسید، در FPGA مامورا یاسی جدانداریم به مین دلیل تا دای ملی باید for out سم رسید کم باشد د
معرالًا لِيتر از ما ما ما (دراي clock به ميش تواز موا ما هم ورجون FPGA آن را با فري لا)
معروي ما معروي ما ومتى سسم روش و ما ومتى سسم روش ويش من المادر الساى لار السارى لار السارى المادر السارى لار المسسم
روش مهسود، مان است رای در العام مقار آن علط باشمو سستم وارد و معدت استاه شود. برای هدن سیم رست
رادر حالت سوا adive ما من مقاومت بمرمين وعلى مانشكا أثر در تعلمي اول هنوز data آن بيومده، معدار
latching critical setup
periode)=T(critical)+T(setup)+T(latching-detag) and
Clk total total (Skew) (Ita) Lotal total (Skew)
clock skew: the time difference between time of soonest clock edge and the
time of the latest clack edge
flis: input clock edge: 100ns
soonest clock edge: 101 ns clock skew = 108-107 = 7ns
latest edge: 108 ns

(most critical) in wind wind (in jo	ilia Des mask skew colock skew colock
100NS WOONS	به دال ده ثانی ما دیر FF دوم عن توانیم طول سازیارا
to to+a ((,)[;],so FF)	ناب دورت سوده سراط با به خاص بایش (مثلا delay ایم دامی بایش
	delay The submost critical path in
	(1-mladadis anti
	muital, alus clock skew scheduling la bus cuses