





1











STORE指令的执行过程 IF Fetch WB Writeback ID Decode **EXecute** Memory STORE指令 IF: 根据PC从指令Cache取指令至IF段的 Data ID: 将基址寄存器的值放到锁存器A,将 Cache Instruction 偏移量的值放到Imm。将要存的数放到B 5 Cache EX: 运算,得到有效地址。并将锁存器B的内容放到锁存器 Store。 M: 写入数据Cache WB: 空段 ①IF取指 → ②ID译码&取数 → ③EX 执行→ ④M访存 → ⑤WB写回寄存器 指令的汇编格式 功能 STORE Rs,996(Rd)  $Rs \rightarrow (996+(Rd))$ 或简写为:  $Rs \rightarrow (mem)$ STORE Rs,mem 王道考研/CSKAOYAN.COM





## 例题

时间单元

ID EX M

IF

LOAD 11 R1, [a] M[a] -> R1M[b] -> R2 12 LOAD R2, [b] 13 ADD R1, R2 (R1)+(R2)->R2  $(R2) \longrightarrow M[x]$ STORE R2, [x]

4

5

WB

M

则这4条指令执行过程中I3的ID段和I4的IF段被阻塞的原因各是什么?

WB

I3与I1和I2存在数据相关;

I4的IF段必须在I3进入ID 段后才能开始,否则会覆 盖IF段锁存器的内容

工3的指数据一直在工厂技术器里

10

WB

11 | 12 | 13

EX

14

WB

王道考研/CSKAOYAN.COM

9

指令

 $I_1$ 

 $I_2$ 

 $I_3$ 

 $I_4$ 

2 3

ID EX M

IF

ID EX

IF

1

IF

## 五段式指令流水线 ID FX M WB Fetch Writeback Decode **EXecute** Memory Data Register Cache Instruction S Cache √ Inst. ①IF取指→②ID译码&取数→③EX执行→④M访存→⑤WB写回寄存器 只有上一条指令进入ID段后,下一条指令才能开始IF段,否则会覆盖IF段锁存器的内容 王道考研/CSKAOYAN.COM