پیش گزارش آزمایش هفتم

روژین تقی زادگان ۴۰۱۱۰۵۷۷۵ رادین شاه دائی ۴۰۱۱۰۶۰۹۶ بارید شهرآبادی ۴۰۱۱۰۶۱۲۵

استاد محسن انصاري

توصيف آزمايش:

هدف از انجام این آزمایش طراحی یک ASCII بصورت سریال (UART) می باشد. در قسمت ارسال کننده این دستگاه هربار یک کد الابیتی ASCII بصورت سریال ارسال می گردد. در ابتدا یک بیت شروع (Start)، سپس یک بیت توازن (Parity) و بعد ۱۷ بیت داده ارسال می شوند. در انتها نیز حداقل یک بیت خاتمه (Stop) ارسال می شود (در مجموع ۱۰ بیت). در قسمت گیرنده نیز پس از دریافت بیت شروع (Start)، ۸ بیت مربوط به داده و توازن (Parity) بصورت سریال دریافت شده و در یک ثبات (Register) ۸ بیتی ذخیره می شود.

در این آزمایش، باید یک UART طراحی کنیم. یک UART شامل دو بخش sender و receiver است که باعث می شود دو UART بتوانند با هم ارتباط داشته باشند و به هم داده ارسال کنند. برای سادگی کار و تست، در این ماژول، اطلاعات را بین sender و receiver یک UART ارسال می کنیم تا از صحت کار دو ماژول receiver و receiver مطمئن شویم.

ماژول sender:

کد این ماژول در زبر آمدهاست:

```
module sender # (parameter START_SIG = 0) (
    input
                     resetNot,
    input
                     CLK,
    input
                     start,
    input
             [6:0]
                     dataIn,
                     signalOut,
    output
           reg
    output
            reg
                     sent
);
localparam IDLE
                     = 0;
localparam START
                     = 1;
                     = 2;
localparam PARITY
localparam SEND
                     = 3;
localparam STOP
                     = 4:
reg [2:0]
                     state;
reg [6:0]
                     data;
reg [2:0]
                     dataIndex;
                     prevStart = 0;
reg
wire
                     paritySig;
                     paritySig = ^data;
assign
```

```
always @(posedge CLK or negedge resetNot) begin
    if (~resetNot) begin
       state
              <= IDLE;
       dataIndex <= 0:</pre>
        signalOut <= 0;
        sent
                  <= 0;
        prevStart = 0;
    end
    else begin
       prevStart <= start;</pre>
        case (state)
           IDLE: begin
                if (start && prevStart == 0) begin
                    dataIndex <= 0;</pre>
                             <= dataIn;
                    data
                    state
                               <= START;
                    sent
                               <= 0;
                end
            end
            START: begin
                                <= START SIG;
                signalOut
                state
                                <= PARITY;
            end
            PARITY: begin
                               <= paritySig;
                signalOut
                state
                                <= SEND;
            end
            SEND: begin
                               <= data[dataIndex];
               signalOut
               dataIndex
                               <= dataIndex + 1;
                if (dataIndex == 6)
                    state
                               <= ST0P;
            end
            STOP: begin
                signalOut
                               <= ~START_SIG;
                state
                                <= IDLE;
                sent
                                <= 1;
            end
                               <= IDLE;
            default: state
        endcase
    end
end
endmodule
```

این ماژول شامل پارامتر START_SIG میباشد که نشان گر این است که سیگنال شروع ارسال داده چه مقداری باشد. سپس ورودیهای start ،clock ،reset و signal out را می گیرد که ورودی start برای شروع ارسال داده و ورودی data نیز دادهای که باید ارسال شود است. خروجیهای این ماژول شامل سیگنال signal out نیز داده است. این ماژول شامل ۵ که نشانگر سیگنالیاست که قرار است به صورت سریال، داده را ارسال کند. همچنین خروجی sent را داریم که نشانگر اتمام ارسال داده است. این ماژول شامل ۵ حالت JDLE, START, PARITY, SEND, STOP است که این ماژول به صورت متوالی بین این حالات تغییر می کند.

ماژول receiver:

کد این ماژول در زیر آمدهاست:

```
output
                          parityChecked,
    output reg [6:0]
                          data
);
localparam IDLE
                      = 0;
localparam PARITY
                       = 1;
localparam RECEIVE
                     = 2;
localparam STOP
                      = 3;
reg [1:0]
           state;
reg [2:0] dataIndex;
            parityReceived;
wire
            actualParity;
assign actualParity = ^data;
assign parityChecked = actualParity == parityReceived;
always @(posedge CLK or negedge resetNot) begin
    if (~resetNot) begin
        state <= IDLE;</pre>
        dataIndex <= 0;</pre>
        received <= 0;
        data <= 0;
    end
    else begin
        case (state)
             IDLE: begin
                 if (signalIn == START_SIG) begin
                     dataIndex <= 0;</pre>
                     data <= 0;
                      state <= PARITY;</pre>
                      received <= 0;
                 end
             end
             PARITY: begin
                 parityReceived <= signalIn;</pre>
                 state <= RECEIVE;</pre>
             end
             RECEIVE: begin
                 data[dataIndex] <= signalIn;</pre>
                 dataIndex <= dataIndex + 1;</pre>
                 if (dataIndex == 6) begin
                      state <= STOP;</pre>
                 end
             end
             STOP: begin
                 state <= IDLE;</pre>
                 received <= 1;
             default: state <= IDLE;</pre>
        endcase
    end
end
endmodule
```

این ماژول شامل پارامتر START_SIG میباشد که نشان گر این است که سیگنال شروع ارسال داده چه مقداری باشد. سپس ورودیهای signalIn ،clock ،reset به signalIn به ورودی های signalIn می گیرد که ورودی است که از ورودی sender می گیرد. خروجی این ماژول شامل data است که همان دادهای است که از ورودی sender به مورت سریال گرفته است، همچنین شامل parityCheck است که درستی parity ارسالی را چک می کند. همچنین شامل خروجی received است که نشانگر اتمام کار گیرنده است. این ماژول شامل ۵ حالت IDLE , PARITY, RECEIVE, STOP است که این ماژول به صورت متوالی بین این حالات تغییر می کند.

تست:

برای تست این دو ماژول، یک ماژول UART استفاده میکنیم و مقدار A را از sender به receiver ارسال میکنیم. این ماژول در زیر آمدهاست و همچنین خروجی waveform نیز در زیر میبینید.

```
module uart #(
    parameter START_SIG = 1
) (
    input
                    resetNot,
    input
                    CLK,
    input
                    send,
            [6:0]
                    dataToSend,
    input
    output
                    signalOut,
                    sent,
    output
    output
                    received,
    output
           [6:0]
                    dataReceived,
                    parityCheck
    output
);
sender #(START_SIG) SENDER (resetNot, CLK, send, dataToSend, signalOut, sent);
receiver #(START_SIG) RECEIVER (resetNot, CLK, signalOut, received, parityCheck, dataReceived);
endmodule
```

