گزارشکار آزمایش اول

آز طراحی سیستمهای دیجیتال

دستیار آموزشی: آقای طوقانی


نام اعضا:

روژین تقیزادگان ۴۰۱۱۰۵۷۷۵ رادین شاه دائی ۴۰۱۱۰۶۰۹۶ بارید شهرآبادی ۴۰۱۱۰۶۱۲۵


- بخش اول: طراحی سیستم تشخیص اعداد بخشپذیر بر ۳:

ابتدا مدار جمع کننده کامل ۴ بیتی را با استفاده از ۴ جمع کننده کامل ۱ بیتی میسازیم. هر کدام از جمع کنندههای کامل را با استفاده از ۲ نیمجمع کننده ساختیم. مدارهای هرکدام را در زیر آوردهام.


۱) نیمجمعکننده:




۲) جمع کننده کامل:




٣) جمع کننده ۴ بیتی:



برای طراحی مدار نهایی، به مداری که یک عدد ۴ بیتی میگیرد و باقیمانده آن را به ۳ حساب می کند نیاز داشتیم. باقی را بهصورت عددی ۴ بیتی که ۲ بیت پرارزش آن همیشه صفر بودند خروجی دادیم و ۲ بیت کمارزش را نیز با استفاده از جدول کارنو برای هرکدام و ورودیهای مختلف (هر کدام ۱۶ ورودی) طراحی کردیم. مدار محاسبه کنندهی باقیمانده را در زیر آوردهام.




درنهایت برای محاسبهی خروجی، ابتدا باقیمانده ۴ رقم هر عدد را نسبت به ۳ محاسبه میکنیم، این ۴ عدد را با هم جمع میکنیم و سپس دوباره باقیماندهی آن را به ۳ محاسبه میکنیم. اگر باقیمانده نهایی مقدار صفر را داشت، یعنی عدد ما به ۳ بخش پذیر است و سیگنال output فعال خواهد شد. شکل مدار در زیر آمدهاست.



خروجی flow summary:


	Flow Status	Successful - Wed Feb 28 12:28:16 2024
	Quartus II Version	9.0 Build 132 02/25/2009 SJ Web Edition
	Revision Name	Project 01-3
	Top-level Entity Name	Project 01-3
	Family	Stratix II
	Met timing requirements	Yes
	Logic utilization	< 1 %
	Combinational ALUTs	12 / 12,480 (< 1 %)
	Dedicated logic registers	0 / 12,480 (0 %)
	Total registers	0
	Total pins	17 / 343 (5 %)
	Total virtual pins	0
	Total block memory bits	0 / 419,328 (0 %)
	DSP block 9-bit elements	0 / 96 (0 %)
1	Total PLLs	0/6(0%)
ı	^Fotal DLLs	0/2(0%)
	Device	EP2S15F484C3
	Timing Models	Final

خروجی RTL Viewer:



خروجی Technology Map Viewer: 4Bit-mod3:inst inst9~0 A3[0..3] 4Bit-mod3:inst4 O output A2[0..3] LOGIC CELL COMB (8661188618866118) LOGIC CELL COMB (AAAACCCCCCCCFF00) 4Bit-mod3:inst6 LOGIC CELL COMB (6118866186611886) inst9~2 DATAC A1[0..3] A1[0..3] LOGIC CELL COMB (1886611861188660)

خروجي waveform و تست ٢ عدد 123 و 8000:




بخش دوم: طراحی سیستم تشخیص اعداد بخشپذیر بر ۱۱:


این بخش تفاوت عمدهای با بخش اول ندارد، بدین ترتیب که برای پیدا کردن باقیمانده ی کل عدد به ۱۱، ابتدا بیت چهارم و دوم آن را با هم جمع کرده و سپس جمع بیت سوم و اول را از آن کم می کنیم. باقیمانده ی این عدد همان باقیمانده ی عدد ما به ۱۱ میباشد. حال نحوه ی محاسبه (a2 + a0) – (a2 + a1) را توضیح می دهم. ابتدا ۲ جمع را محاسبه می کنیم، اگر سیگنال cout هر کدام از جمع کننده ها فعال شده بود یعنی سرریز داشتیم و باید مقدار جمع را منهای ۱۱ کنیم. سپس باقیمانده ی هر کدام از جمعها را به عدد ۱۱ محاسبه می کنیم و این دو مقدار را از هم کم می کنیم. در آخر کافی است چک کنیم که این عدد صفر شده است یا خیر. اگر صفر بود یعنی عدد ما به ۱۱ بخش پذیر است و سیگنال output را فعال می کنیم. این مدار بعلت بزرگ بودن در این گزارش جا نمیشد ولیکن تمامی فایل ها در پیوست آمده است.

خروجی flow summary:

Flow Status	Successful - Wed Feb 28 12:40:14 2024
Quartus II Version	9.0 Build 132 02/25/2009 SJ Web Edition
Revision Name	11divide
Top-level Entity Name	11divide
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Met timing requirements	Yes
Total logic elements	42 / 33,216 (< 1 %)
Total combinational functions	42 / 33,216 (< 1 %)
Dedicated logic registers	0 / 33,216 (0 %)
Total registers	0
Total pins	17 / 475 (4 %)
Total virtual pins	0
Total memory bits	0 / 483,840 (0 %)
Engedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0/4(0%)

خروجی RTL Viewer:





خروجي waveform و تست ۴ عدد 7777, 8019, 1234, 2000:

