آزمایشگاه طراحی سیستمهای دیجیتال

آزمایش شماره ۵: طراحی ضرب کننده



اعضای گروه:


روژین تقیزادگان ۴۰۱۱۰۵۷۷۵ رادین شاهدایی ۴۰۱۱۰۶۰۹۶ بارید شهرآبادی ۴۰۱۱۰۶۱۲۵

استاد: دکتر انصاری

هدف از این آزمایش طراحی یک واحد ضرب کننده است که برای انجام عمل ضرب از روش ضرب booth استفاده می کند. برای انجام این آزمایش مسیر داده و واحد کنترل جداگانه طراحی می شود و سپس با اتصال آنها به یکدیگر یک ضرب کننده ایجاد می کنیم.

در این طراحی، هنگامی که مضروبفیه (Multiplier) را به سمت راست شیفت می دهیم لازم است که واحدشیفت دهنده توان انجام شیفت بیش از یک بیت در یک پالس ساعت را داشته باشد تا بتواند نسبت به ضرب عادی (shift and add) تسریع داشته باشد.

الگوريتم booth:



نكات پيادهسازى الگوريتم:

- 1. به محض برخورد با اولین بیت ۱ کمارزش در رشته ۱ها در مضروب فیه، مضروب از حاصل ضرب جزئی کم می شود.
 - II. به محض برخورد با اولین صفر (به شرطی که قبل از آن ۱ باشد) در رشتهای از ۱ها در مضروب فیه، مضروب با حاصل ضرب جزئی جمع می شود.
 - ااا. وقتی که دو بیت متوالی مضروب فیه مانند هم باشند، حاصل ضرب جزئی تغییر نمی کند.

ماژول booth:

```
module booth (
input [3:0] multiplicand,
input [3:0] multiplier,
input rst,
input clk,
output [7:0] result,
output done);

wire [2:0] A_shift_amount;
wire [2:0] B_shift_amount;
wire [3:0] B;

controlUnit CU (B, rst, clk, A_shift_amount, B_shift_amount, op,
done);
datapath DP (multiplicand, multiplier, rst, clk, A_shift_amount,
B_shift_amount, op, done, result, B);
endmodule
```

در این ماژول دو instance از control unit و datapath گرفته ایم و برای راه ارتباطی این دو نیز یک سری instance تعریف کردهایم. (A_shift_amount, B_shift_amount, B) دقت شودکه خروجی α بیتی در result ذخیره می شود و یک شدن سیگنال done، به معنای پایان محاسبه و valid شدن مقدار result می باشد.

حال به شرح control unit پردازیم.

```
module controlUnit (
input [3:0] B,
input rst,
input clk,
output [2:0] A_shift_amount, output [2:0] B_shift_amount, output
output done);
reg [2:0] shifted;
reg first clock;
wire [1:0] one index;
wire [2:0] zero_index;
find_one first_one(B,one_index);
find_zero first_zero (B, zero_index);
assign op = B[0] & (\simfirst clock);
assign B_shift_amount = op ? zero_index : {1'b0, one_index};
assign A_shift_amount = shifted + B_shift_amount;
assign done = shifted + B_shift_amount >= 4;
always @(posedge clk) begin
    if (rst) begin
        shifted <= 0;</pre>
        first clock <= 1;</pre>
    end
    else begin
        first clock <= 0;</pre>
        shifted <= shifted + B_shift_amount;</pre>
    end
end
endmodule
```

در صورت ریست شدن، مقدار shifted برابر صفر شده و در کلاک اول پس از شروع محاسبات قرار میگیریم. در صورت posedge clk، مقدار shifted با B_shift_amount جمع شده و دیگر در اولین کلاک قرار نداریم .

استفاده از دو ماژول find_zero و find_one اندیس اولین بیت 0 یا 1 در B را پیدا میکنم که ما را برای انجام چندین شیفت در یک پالس ساعت یاری می کند. با توجه به تعریف، op کم ارزش ترین بیت B را ذخیره میکند (دقت شود که B خروجی datapath و شیفت راست داده شده اکستند شده multiplier می باشد که همان مضروب فیه در ماژول datapath می باشد) همچنین با توجه به نحوه assign شدن می باشد که همان مضروب قیه در ماژول datapath می باشد) همچنین با توجه به نحوه و first_clock می در نظر گرفته شود. با توجه به تعریف زیر:

assign B shift amount = op ? zero index : {1'b0, one index};

اگر op برابر ۱ شد ما به دنبال اولین اولین بیت صفر پس از آن، و در غیر این صورت به دنبال اولین بیت یک پس از آن هستیم. مقدار shifted که برابر مقدار شیفت خوردن B کلاک قبلیست نیز با B_shift_amount جمع زده می شود تا A_shift_amount مشخص شود، یعنی مقداری که A برای جمع یا منها شدن حاصل نهایی باید به چپ شیفت بخورد . اگر مقدار B_shift_amount + shifted بررسی شده است. پس برابر 4 یا بیشتر شود، یعنی شیفت به راست دادن B به این مقدار، تمام بیتهای B بررسی شده است. پس محاسبات به اتمام رسیده است.

حال به شرح datapath میپردازیم.

```
module datapath (
input [3:0] multiplicand,
input [3:0] multiplier,
input rst,
input clk,
input [2:0] A_shift_amount,
input [2:0] B_shift_amount,
input op,
input done,
output reg [7:0] result,
output reg [3:0] B);
reg[7:0] A;
always @(posedge clk) begin
    if (rst) begin
        A <= {{4{multiplicand[3]}}, multiplicand};
        B <= {{4{multiplier[3]}}, multiplier};</pre>
        result <= 0:
    end
    else if (~done) begin
        B <= B >> B_shift_amount;
        if(op == 1)
             result <= result + (A << A_shift_amount);</pre>
        if(op == 0)
             result <= result - (A << A shift amount);</pre>
end
endmodule
```

در صورت ریست شدن یعنی یک شدن سیگنال rst ، مقدار ورودیهای 4 بیتی multiplicand و multiplier به ترتیب در دو رجیستر 8 بیتی A و B به اندازه ی ۴ بیت اکستند شده و ذخیره می شوند. در ادامه ی کار نیز در posedge اعملیات شیفت برای multiplicand و multiplicand انجام شود. یعنی B به میزان B_shift_amount به و است شیفت داده شود و همچنین ما در الگوریتم booth داریم که با توجه به مو که ۱ باشد یا ۰، مضروب باید از حاصل کم شده یا با آن جمع شود و سپس حاصل به سمت راست شیفت داده شود. این عمل معادل حرکت ما یعنی شیفت دادن A به سمت چپ که اکستندشده multiplicand می باشد (آن هم به مقدار A_shift_amount) سپس جمع یا کسر آن از result

در این ماژول ایندکس اولین بیت از ورودی که برابر صفر است را پیدا می کنیم.

```
module find_zero (input [3:0] A, output [2:0] out);
assign out[2] = A[3] \& A[2] \& A[1] \& A[0];
assign out[1] = A[1] & A[0] & (\sim(A[3] & A[2]));
assign out[0] = A[0] & (\simA[1] | A[2]);
endmodule
```

در این ماژول ایندکس اولین بیت از ورودی که برابر ۱ است را پیدا می کنیم.

```
module find_one (input [3:0] A, output [1:0] out);
assign out[1] = \sim(A[1] | A[0]);
assign out[0] = \sim A[0] \& (A[1] | \sim A[2]);
endmodule
```

A[3:0]	out[1:0]	arar a100 00 01 11 10
0000	1 1	00 1 0 0 1
000	0 0	0 0 0 0
000	0 [11 0 0 0 0
00(1	6 0	(1 0 0 0 0
0 00	1 0	(0 1 1 1
0101	6 0	
0110	0	$\operatorname{out}[0] = \alpha_1 \overline{\alpha_0} + \overline{\alpha_1} \overline{\alpha_0}$
0 (0 0	
1000	1 1	$=$ 7 out $[0] = \overline{a_0} (a_1 + \overline{a_1})$
1001	6 0	,
1010	• I	arar
1011	0 0	a100 00 01 11 10
1100	1 0	00
1101	6 0	0 0 0 0
116	0	
trn	0 0	((0 0 0 0
		0 0 0 0
		out $[1] = \overline{\alpha_1 \cdot \overline{\alpha_0}} = (\alpha_1 + \alpha_0)$

جمدول درستی مربوط به find_one

A[3:0]	out [2:0]	arar a1a0 00 01 11 10		
0000	0 0 0	•• 0 • 0		
0001	6 0 l			
0010	600			
00(1	0 1 0	" - -		
0 00	0 0 0	(0 0 0 0 0		
0101	0 0 l			
0110	0 0 0	$\operatorname{out}[0] = \overline{\alpha_1} \alpha_0 + \alpha_1 \alpha_0$		
0 [[]	0 1			
1000	0 0 0	out $[0] = ao(\overline{a_1} + a_1)$		
1001	. 0 1			
1010	0 0 0	\arar		
1011	0 1 0	a100 00 01 11 10		
1100	0 0 0	•• 0 • 0		
1101	0 0 1	0000		
116	0 0 0			
trn	1 0 1			
		0 0 0		
		out $[1] = \overline{\alpha_r} \alpha_1 \alpha_0 + \overline{\alpha_r} \alpha_1 \alpha_0$		
		out $[1] = \alpha_1 \alpha_0 \left(\overline{\alpha_V} + \overline{\alpha_V} \right)$		
جدول درستی مربوط به find_zero				

:Test Bench

```
module booth_TB ();
reg signed [3:0] A;
reg signed [3:0] B;
reg reset = 0, clk = 1;
wire signed [7:0] result; wire done;
booth MUL (A, B, reset, clk, result, done);
always #10 clk = \simclk;
initial begin
    #20;
    A=-5; B=4; reset = 1;
   #20 reset = 0;
    wait (done);
    display("%d * %d = %d", A, B, result);
    #20;
    A=7; B=2; reset = 1;
    #20 reset = 0;
    wait (done);
    display("%d * %d = %d", A, B, result);
    #20;
    A=-8; B=-7; reset = 1;
    #20 reset = 0;
    wait (done):
    display("%d * %d = %d", A, B, result);
    #20;
    A=6; B=-1; reset = 1;
    #20 reset = 0;
    wait (done);
    display("%d * %d = %d", A, B, result);
```

```
#20;
A=0; B=2; reset = 1;
#20 reset = 0;
wait (done);
$display("%d * %d = %d", A, B, result);

$stop;
$finish;
end
endmodule
```

```
VSIM 10> run -all


# -5 * 4 = -20

# 7 * 2 = 14

# -8 * -7 = 56

# 6 * -1 = -6

# 0 * 2 = 0
```



تغییرات نسبت به پیشگزارش: در پیشگزارش از سیگنال rst و صفر کردن آن برای ریست کردن ضربکننده استفاده میکردیم اما در اینجا از سیگنال reset و یک شدن آن برای ریست کردن استفاده میکنیم.