

فهرست مطالب

ست مطالب	فهر
ف آزمایشف	_
يل مورد نياز	
ین مورد قیار	
ے ، رهایش چه مورد انتظار	
چه مورد انتظار	
ح انمانية .	نتات

هدف آزمایش

هدف از انجام این آزمایش با ALU، ثبات و گذرگاه داده میباشد.

وسایل مورد نیاز

- IC 74HC181 (ALU) •
- IC 74175 (D Flip-Flop) x 2
 - IC 74176 (BCD counter) •
- 7-SEGMENT BCD DISPLAY x 3
 - ۸ گیت ΝΟΤ
 - ۱۱ گیت AND
 - ۸ گیت OR
 - ۲ گیت NOR چهار ورودی


شرح آزمایش

مداری طرح کنید که دارای دو ثبات داده A و B، یک ALU و یک کنترل کننده باشد .به طوری که با دادن کدهای مختلف به ALU، اعمال مختلف بر روی ورودی ها انجام گیرد.

ثباتهای A و B از طریق گذرگاه داده به ورودیهای ALU وصل می شوند .هر دو ثبات می توانند ALU اطلاعات بگیرند. این مدار را با 74181 (ALU)، 74175 (ثباتها) و گذرگاه داده AND-OR بسازید. با استفاده از یک شمارنده عملیات زیر را به ترتیب انجام دهید :


شمارنده	خروجی ALU		
1	A	←	DATA1
2	В	←	DATA2
3	Α	←	ADD(A,B)
4	Α	←	DEC(A)
5	A	←	Α
6	A	←	В
7	Α	←	XNOR(A,B)

نتيجه مورد انتظار





در این مدار هنگامی که شمارنده در عدد یک است، سیگنال لود دیتا در گیتهای AND متصل به فلیپفلاپ A یک می شود تا دیتا در فلیپفلاپ B وصل می شود و دیتا در این فلیپفلاپ B وصل می شود و دیتا در این فلیپفلاپ لود می شود. در بقیه حالات شمارنده، ورودی های ALU به طوری تنظیم شده اند که خروجی مطلوب را بدهند.

جدول كارنو:



$$\mathcal{S}_{Y} = \overline{\mathbb{Q}_{1}} + \overline{\mathbb{Q}_{Y}} \overline{\mathbb{Q}_{0}}$$






$$S_0 = \overline{Q_Y} + Q_0 + \overline{Q_1}$$




$$\mathcal{M} = Q_{\gamma}Q_{0} + Q_{1}\overline{Q_{0}}$$


نتايج آزمايش




شمارنده در عدد ٠: حالت اولیه




شمارنده در عدد ۱: لود شدن دیتای اول (عدد ۹) در فلیپفلاپ مربوط به A




شمارنده در عدد ۲: لود شدن دیتای دوم (عدد ۶) در فلیپفلاپ مربوط به B




شمارنده در عدد ۳: لود شدن مجموع A و B (عدد ۱۵) در فلیپفلاپ مربوط به A




A مشمارنده در عدد ۴: کم شدن یک از A و لود شدن عدد ۱۴ در F-1=E



شمارنده در عدد ۵: لود شدن عدد A در A (مقادیر A و B بدون تغییر باقی میمانند)



همارنده در عدد ۶: لود شدن داده B در A (عدد ۶ در A ذخیره می شود)



شمارنده در عدد V: چون مقدار A در مرحله قبل برابر با B شد بنابراین در این مرحله حاصل برابر با A دو عدد برابر یعنی A (همه بیتها A) می شود.