# Taller 08: Controlador SVGA y visualización de objetos en pantalla.

Nicolás Andrés Gómez Ramírez Departamento de ingeniería electrónica Pontificia Universidad Javeriana Bogotá, Colombia nandres-gomez@javeriana.edu.co Luis Alberto Munóz Rodríguez
Departamento de ingeniería electrónica
Pontificia Universidad Javeriana
Bogotá, Colombia
munoz\_la@javeriana.edu.co

Ruslán Domínguez Ivanova Departamento de ingeniería electrónica Pontificia Universidad Javeriana Bogotá, Colombia ru-dominguez@javeriana.edu.co

Abstract— Este proyecto tiene como objetivo desarrollar un controlador de imagen en VGA mediante una arquitectura modular que integra la sincronización de señales (ImageSync) y la generación de colores en pantalla (PixelGenerate). Así mismo, se realizó un código que muestra en pantalla un cuadrado que responde a movimientos leídos por un circuito externo, siendo un Schmitt Trigger para le lectura de un joystick y de un sistema anti rebotes para un botón. Finalmente, se logró mostrar tanto la imagen del cuadrado como visualizar la respuesta de este al movimiento del joystick.

Keywords— VGA, RGB, ModelSim, TestBench, barrido horizontal, barrido vertical, píxel, paquetes.

## I. INTRODUCCIÓN

Este taller busca desarrollar un controlador de imagen en VGA mediante una arquitectura modular que combina sincronización y generación de colores en pantalla. Los módulos principales son *ImageSync*, que gestiona las señales de sincronización y genera las coordenadas XY del píxel, y *PixelGenerate*, que asigna colores RGB a cada píxel según su posición. También se implementó un cuadrado rojo cuyo movimiento en pantalla se controla mediante un joystick.

El joystick se integra utilizando comparadores LM393 que gestionan los ejes horizontal y vertical del movimiento, permitiendo un control preciso del cuadrado. Adicionalmente, se utilizó un filtro pasa-bajos para eliminar rebotes en los botones y asegurar señales estables mediante un inversor con trigger Schmitt.

El diseño utiliza paquetes reutilizables como *BasicPackage* y *VgaPackage* para la gestión eficiente de datos y sincronización, junto con un contador parametrizable mediante *GralLimCounter*. La operación del sistema se sincroniza con un reloj de 50 MHz, permitiendo gestionar 1040 píxeles horizontalmente y 666 verticalmente, con ajustes en backporch y frontporch para mantener la estabilidad visual.

Finalmente, el sistema se validó mediante un testbench en ModelSim, confirmando que las señales y colores generados cumplen con las especificaciones VGA, garantizando un funcionamiento preciso y sin errores visuales.

# II. DISEÑO DEL SISTEMA

Sabiendo que el objetivo de este taller es realizar un controlador de imagen en VGA, se presenta el diagrama de bloques de la *Figura 1*, el cual explica a grandes rasgos el comportamiento de los bloques más importantes del controlador y se muestran las señales de entrada y salida que contiene el sistema.




Figura 1. Diagrama en bloques general de un sistema digital

El bloque *ImageSync* se encarga de mantener la sincronización entre las señales horizontales y verticales, generando una coordenada XY que se mostrará en la pantalla. Por último, el bloque *PixelGenerate* toma como entrada la salida del anterior bloque y la convierte en color en formato RGB que tiene el píxel en la posición especificada anteriormente.

A. Descripción del funcionamiento de los códigos de cada bloque.

En primer lugar, se encuentra *BasicPackage* (*Figura 2*) el cual se encarga de contener en paquetes las señales que se utilizarán recurrentemente en el resto de los códigos. Junto con *BasicPackage* se crea el tipo de dato *ObjectT*, cuya función es contener las 3 señales de importancia (RGB) en un mismo grupo, para no tener que definirlas por separado. Cabe destacar que las señales R, G y B tendrán un tamaño de 8 bits acorde al estándar utilizado en este taller.

Además, se define la función *Int2sl* encargada de convertir un *Integer en un STD\_LOGIC\_VECTOR* con un tamaño de *size*. En el resto del código, se definen los subtipos que permitirán definir los vectores con un tamaño específico (desde 1 hasta 11 bits). Para finalizar, se implementa la función y se define la tarea que realizará (retornar un vector sin signo).

```
LIBBANY IMES.

UNE INEE.STD LOSIC 1164.ALL;

UNE INEE.STD LOSIC 1164.ALL;

SEPACKAGE BasicPackage IS

FUNCTION INTESTY (Val.: INTEGER; Size : INTEGER) RETURN STD LOGIC VECTOR;

TO DECLARACIÓN DE LA SUMPLICATION DE LOGIC VECTOR;

TYPE ObjectT IS RECORD

R : STD LOGIC VECTOR (T DONNTO 0);

S : STD LOGIC VECTOR (T DONNTO 0);

S : STD LOGIC VECTOR (T DONNTO 0);

S : STD LOGIC VECTOR (T DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTOR (S DONNTO 0);

SUBTYPE UNION IS STD LOGIC VECTO
```

Figura 2. Código en VHDL de BasicPackage

Posteriormente, se encuentra el código *VgaPackage* mostrado en la *Figura 3* se encarga de importar los tipos y subtipos definidos en el paquete del código anterior. Se crea el paquete *VgaPackage* que contiene los siguientes records:

- *ColorT:* Agrupa los canales de color de la VGA (rojo, verde y azul) definidos como vectores de 8 bits utilizando los subtipos de *BasicPackage*.
- VgaCtrlT: Agrupa las señales que controlan el funcionamiento de la sincronización de la VGA (Clk, Blank, Sync, Hsync y Vsync).

• *SVGADataT*: Agrupa las variables que controlan el barrido horizontal y vertical de los píxeles en pantalla. En este *record*, se definen *HData* y *VData* que manejan los tiempos de espera horizontales y verticales respectivamente de las variables creadas en *SvgaDataT*.

Más precisamente, *HData* debe tardarse 1056 ciclos aproximadamente en recorrer de forma horizontal una línea, mientras que *VData* determina cuántas líneas se recorren para formar un recuadro o imagen (623 líneas) y, finalmente, ambas señales se convertirán en vectores utilizando la función *Int2slv*. Más adelante, se comprobará mediante *TestBenchs* si los tiempos de recorrido para *HData* y *VData* se cumplen.

```
⊟PACKAGE VgaPackage IS
                   TYPE ColorT IS RECORD
                   R: uint08;
G: uint08;
B: uint08;
END RECORD ColorT;
TYPE VgaCtrlT IS RECORD
                                           : uint01;
: uint01;
                           Blank
                                               uint01:
                   Vsync : uint01
END RECORD VgaCtrlT;
                  TYPE SvgaDataT IS RECORD
                           Display : INTEGER;
FrontP : INTEGER;
Retrace : INTEGER;
                   END RECORD SvgaDataT;
                   CONSTANT HData : SvgaDataT := (Display \Rightarrow 799, FrontP \Rightarrow 16, Retrace \Rightarrow 80, BackP \Rightarrow 160); CONSTANT VData : SvgaDataT := (Display \Rightarrow 599, FrontP \Rightarrow 1, Retrace \Rightarrow 2, BackP \Rightarrow 21);
                   TYPE TimeStampT IS RECORD
                           Display : uint11;
FrontPorch : uint11;
                           Retrace : uint1
FullScan : uint1
RECORD TimeStampT;
                                                                                    (Display => (Int2slv((HData.Display), 11)),
FrontPorch => (Int2slv((HData.Display + HData.FrontP), 11)),
Retrace => (Int2slv((HData.Display + HData.FrontP + HData.Retrace), 11)),
FullScan => (Int2slv((HData.Display +
                  CONSTANT HTime : TimeStampT := (Display
                                                                                                                                    HData.FrontP +
                                                                                   (Display => (Int2slv((VData.Display), 11)),
FrontPorch => (Int2slv((VData.Display + VData.FrontP), 11)),
Retrace => (Int2slv((VData.Display + VData.FrontP + VData.Retrace), 11)),
FullScan => (Int2slv((VData.Display +
```

Figura 3. Código en VHDL de VgaPackage.

Después, hallamos el módulo *PixelGenerate* que genera el color de un píxel en función de los datos de entrada y las coordenadas del píxel. Utiliza los valores RGB proporcionados por la entrada *ImageData*, así como las coordenadas X (PosX) e Y (PosY) del píxel en la pantalla. La señal *VideoOn* controla si los colores se muestran o se apagan.

Cuando *VideoOn* está activa ('1'), los canales RGB se asignan con su valor máximo (x"FF"), generando un píxel blanco. Si *VideoOn* está inactiva ('0'), los valores de los canales RGB se ponen en cero, apagando el color del píxel. El módulo utiliza tipos definidos en los paquetes *BasicPackage* y *VgaPackage*. La entrada *ImageData* es de tipo *ObjectT*, que agrupa los canales RGB, mientras que la salida RGB utiliza el tipo *ColorT*. Estos tipos mejoran la claridad y modularidad del código.

Figura 4. Código en VHDL de PixelGenerate.

El módulo *GralLimCounter* es un contador parametrizable que cuenta hacia arriba o hacia abajo según las señales de control *Up* y *Dwn*. Funciona con un tamaño configurable de bits *Nbits* y utiliza un reloj *Clk* para sincronizar las actualizaciones. Puede habilitarse o detenerse mediante la señal *Ena* y cuenta con *resets* sincrónico (MR) y asíncrono (SR) para reiniciarse a cero. El contador se detiene si alcanza el valor máximo definido por el parámetro *Limit*, activando la señal *MaxCount*; de manera similar, si llega a cero, activa la señal *MinCount*. La salida del contador se convierte en un *STD\_LOGIC\_VECTOR* para ser utilizada en otros módulos.

```
38
                                                                                                                        -- Proceso secuencial para actualizar el valor del contador
                                                                                                                        PROCESS(Clk, MR)
40
                                                                                                                       BEGIN
                                                                                                                             IF (MR = '1') THEN
                                                                                                         41
                                                                                                               Ė
                                                                                                         42
                                                                                                                                    count s <= ZEROS;
                                      IC_VECTOR (Nbits-1 DOWNTO 0); -- Limite del contador GIC;
                                                                                                                             ELSIF rising_edge (Clk) THEN
IF (Ena = '1') THEN
                                                                                                         43
                                                                                                         44
                                                                                                               П
                                                                                                         45
                                                                                                                                          count s <= count next;
                                                                                                         46
                                                                                                                                    END IF;
                                                                                                        47
48
                                                                                                                              END IF:
         HITECTURE rtl OF GralLimCounter IS
                                                                                                                       END PROCESS:
                                                                                                         49
                                                                                                        50
51
52
                                                                                                                        -- Asignación de la salida del contador
                                                                                                                       Count <= STD_LOGIC_VECTOR(count_s);</pre>
                                                                                                                       -- Señales de max_tick y min_tick
maxCount_s <= '1' WHEN count_s = UNSIGNED(Limit) ELSE '0';
MaxCount <= maxCount_s;</pre>
                                                                                                         53
                                                                                                         54
                         (OTHERS => 10') WHEN SR = '!' ELSE
(OTHERS => '0') WHEN MR = '!' ELSE
(OTHERS => '0') WHEN (En = '!' AND
COUNT s + 1 WHEN (Ena = '!' AND
COUNTS - 1 WHEN (Ena = '!' AND
                                                                                                         55
                                                                                                                       MinCount <= '1' WHEN count_s = ZEROS ELSE '0';
                                                                                                        57
58
```

Figura 5. Código en VHDL de GranLimCounter.

Luego, se encuentra el módulo *ImageSync* que utiliza contadores horizontales y verticales, *HCount* y *VCount*, para determinar las coordenadas actuales del píxel en la pantalla, que se asignan a las señales *PixelX* y *PixelY* cuando la señal *VideoOn* está activa. Esta señal se activa solo si los contadores se encuentran dentro del rango de visualización. Las señales de sincronización *HSync* y VSync se generan comparando los contadores con los valores de tiempo definidos, como *FrontPorch* y *Retrace*, asegurando una transición correcta entre las fases del ciclo VGA. Además, se emplean dos instancias del módulo *GralLimCounter* para gestionar los ciclos horizontal y vertical, manteniendo la sincronización precisa con el reloj del sistema y permitiendo que cada línea y cuadro de la pantalla se dibujen en el momento adecuado.

```
| Description | The property | The p
```

Figura 6. Código en VHDL de ImageSync.

El módulo *TopLevel* es la entidad principal del sistema que integra los módulos *ImageSync* y *PixelGenerate* para gestionar la sincronización y generación de colores en un sistema VGA. Utiliza señales internas como *PixelX* y *PixelY* para indicar las coordenadas del píxel en la pantalla, y la señal *VideoOn* para controlar si el video está activo. La señal de reloj *SyncClk* y el *Reset* sincronizan los módulos internos. *ImageSync* se encarga de generar las señales de sincronización horizontal *HSync* y vertical *VSync*, así como las coordenadas del píxel actual. Luego, el módulo PixelGenerate utiliza estas coordenadas y los datos de la imagen ImageData para definir el color del píxel a través de la salida RGB. Este diseño modular permite una gestión eficiente del video mediante la conexión ordenada de los submódulos en una arquitectura clara y estructurada.

```
□ENTITY TopLevel IS
                 Reset
                 SyncClk
10
11
12
                               IN
IN
                 ImageData
                 HSync
                                OUT uint01;
                VSync
RGB
                                OUT uint01;
END ENTITY TopLevel;
     ⊟ARCHITECTURE Behavioral OF TopLevel IS
               Señales internas para conectar los módulos
            SIGNAL VideoOn
SIGNAL PixelX
                                   uint01;
uint11;
                                                  Coordenada X del pixel
                                              -- Coordenada Y del píxel
            SIGNAL PixelY
                                 : uint11;
     BEGIN
               Instancia del módulo ImageSync
            ImageSync inst: ENTITY WORK.ImageSync PORT MAP (
Reset => Reset,
                 SyncClk => SyncClk,
                 HSync => HSync,
VSync => VSync,
                 VideoOn => VideoOn.
                 Viuc.
PixelX
                          => PixelX,
=> PixelY
                                                Salida PixelX
                                             -- Salida PixelY
                 PixelY
            PixelGenerate_inst : ENTITY WORK.PixelGenerate
            PORT MAP (
                                               -- Imagen de entrada con datos de color
-- Entrada de coordenada X del píxel desde ImageSync
-- Entrada de coordenada Y del píxel desde ImageSync
                 PosX
                              => PixelX,
                 PosY
                             => PixelY,
                                               -- Entrada VideoOn desde ImageSync
                 VideoOn
                             => VideoOn
                                                    Salida componente azul
            );
       END ARCHITECTURE Behavioral;
```

Figura 7. Código en VHDL de TopLevel.

Así mismo, se tiene *TopLevel\_tb* como se puede ver en la Figura 8. Este código, declara las señales necesarias para conectar con el módulo mayor *TopLevel* y simular su comportamiento, incluyendo un reloj de sincronización con un período de 20 ns. El proceso de estímulo aplica un reset al sistema al inicio (por 40 ns) para reiniciar el estado del módulo, seguido de una ejecución continua del sistema durante 24,000 ns para observar su comportamiento. Este *testbench* permite evaluar la respuesta del sistema bajo condiciones

controladas, asegurando que el módulo *TopLevel* sincronice las señales y genere los colores esperados en cada momento de la simulación.

```
- Generación del reloj de sincronización
                                                                                                   40
      LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.NUMERIC_STD.ALL;
USE WORK.BasicPackage.ALL;
USE WORK.VgaPackage.ALL;
                                                                                                                 SyncClk_Process: PROCESS
                                                                                                   42
                                                                                                        WHILE TRUE LOOP
                                                                                                   43
                                                                                                                              SyncClk <= '0';
                                                                                                   44
                                                                                                   45
                                                                                                                              WAIT FOR SyncClkPeriod / 2;
                                                                                                                             SyncClk <= '1';
    MARCHITECTURE behavior OF TopLevel_tb IS
                                                                                                   46
WAIT FOR SyncClkPeriod / 2;
              Declaración de señales para conectar con el TopLevel
                                                                                                   48
                                                                                                                       END LOOP;
           SIGNAL SyncClk : STD_LOGI
SIGNAL ImageData : ObjectT;
                                                                                                   49
                                                                                                                 END PROCESS;
                                                      -- Datos de imagen RGB de entrada
                                                                                                   50
           SIGNAL HSync
SIGNAL VSync
                                uint01;
                                                                                                   51
                                                                                                                  -- Proceso para aplicar estímulos
                               : uint01;
: ColorT;
                                                                                                   52
                                                                                                                 Stimulus Process: PROCESS
                                                                                                   53
           -- Constante para definir el color blanco (RGB máximo) CONSTANT White : ColorT := (R \Rightarrow X"FF", G \Rightarrow X"FF", B \Rightarrow X"FF");
                                                                                                   54
                                                                                                                         - Inicialización de las señales
                                                                                                   55
                                                                                                                       Reset. <= '1':
                                                                                                                                                                -- Aplicar reset
                                                                                                   56
                                                                                                                       WAIT FOR 40 ns;
                                                                                                                                                                 -- Espera durante 2 ciclos de reloj
               Reloj de sincronización (50 MHz, periodo 20 ns)
STANT SyncClkPeriod : TIME := 20 ns;
                                                                                                                       Reset <= '0';
                                                                                                   57
58
                                                                                                                                                                 -- Liberar reset
                                                                                                   59
                                                                                                                          - Simulación durante 24,000 ns
              Instancia del DUT (Device Under Test)
                                                                                                   60
           DUT: ENTITY WORK, TopLevel
                                                                                                   61
                                                                                                   62
                                                                                                                         - Finaliza la simulación
                Reset => Reset,
SyncClk => SyncClk,
ImageData => ImageData,
HSync => HSync,
VSync => VSync,
RGB => RGB
               SyncClk
                                                                                                   63
                                                                                                   64
                                                                                                                 END PROCESS:
                                                                                                   65
                                                                                                           END ARCHITECTURE behavior;
```

Figura 8. Código en VHDL de TopLevel\_tb.

### III. PRUEBAS DE FUNCIONAMIENTO

Con base en la simulación ejecutada del TopLevel\_tb en ModelSim, es posible evaluar el comportamiento preciso de las señales críticas del sistema, en especial HSync y VSync, verificando si las fases del ciclo de sincronización horizontal (Display, Front Porch, Retrace y Back Porch) se ejecutan correctamente y conforme a los tiempos esperados. Estas fases son esenciales para la estabilidad visual, ya que controlan cuándo deben mostrarse los píxeles y cuándo la pantalla se prepara para un nuevo ciclo de dibujo. A partir de las ondas generadas durante la simulación, se capturaron los tiempos de cada fase y se convirtieron en ciclos de reloj para compararlos con los valores predeterminados, asegurando así que el diseño cumpla con las especificaciones de temporización del protocolo VGA o cualquier estándar correspondiente. La sincronización precisa de estas fases evita defectos visuales, como saltos o distorsiones, y permite validar el comportamiento de la señal RGB, garantizando que los colores de los píxeles se generen correctamente según las coordenadas proporcionadas por ImageSync y los datos de entrada de ImageData.

Para asegurar un correcto proceso de impresión, es fundamental comprender los tiempos que la señal HSync requiere en cada una de sus fases. Esto implica realizar la conversión entre los ciclos de reloj y la duración de la señal en nanosegundos. En esta primera simulación, se utilizaron los valores de HSync definidos en ciclos de reloj como: CONSTANT HData: SvgaDataT:= (Display => 799, FrontP => 16, Retrace => 80, BackP => 160);. Con base en estos datos, es posible calcular el tiempo esperado para cada fase. En el primer caso ilustrado en la Figura 9, se midió la duración de las fases Display y Front Porch, con 799 y 16 ciclos de reloj, respectivamente. Sumando estos valores (815 ciclos) y multiplicándolos por su equivalente en tiempo por ciclo (20 ns), se obtiene:

$$815(Ciclos\ de\ reloi) \cdot 20ns = 16300ns$$

Como se puede ver, este tiempo es coherente al tiempo diferencial entre ambos cursores, por lo que se puede afirmar que esta primera fase de la señal Hsync funciona correctamente.




Figura 9. Medición de tiempos con TestBench en ModelSim para Display y FrontP.

Aplicamos el mismo proceso para evaluar el tiempo de duración de *Retrace* y de un periodo completo de *Hsync* en las Figuras 10 y 11 respectivamente, obteniendo así:

$$Tiempo de Retrace => 80(Ciclos de reloj) \cdot 20ns = 1600ns$$

$$Tiempo\ de\ Hsync => (799 + 16 + 80 + 160)(Ciclos\ de\ reloj) \cdot 20ns = 21100ns$$

Como se puede ver en las simulaciones, los tiempos y el conteo de las señales, así como el cambio en el color de la pantalla, funcionan correctamente y respetan la lógica del programa.




Figura 10. Medición de tiempos con TestBench en ModelSim para Retrace.




Figura 11. Medición de tiempos con TestBench en ModelSim para un periodo de Hsync.

# IV. OBJETOS EN PANTALLA

## A. Hardware

Con la finalidad de capturar un buen movimiento del cuadrado como respuesta a un control (Joystick) movimiento del cuadrado en pantalla, se realizaron los siguientes ajustes en hardware y sus posteriores comprobaciones mediante el osciloscopio.

la configuración de la *Figura 12*, utiliza dos comparadores del circuito integrado LM393, los cuales evalúan el voltaje proveniente de un joystick. El LM393 es un comparador doble que compara las señales de sus entradas (+ y -) y genera un cambio en el estado del voltaje de salida, dependiendo de si la entrada no inversora (+) es mayor o menor que la entrada inversora (-). Cada comparador controla un eje del joystick: uno para el eje horizontal (izquierda-derecha) y otro para el eje vertical (arriba-abajo). Las resistencias R1, R2, R4 y R5 forman divisores de voltaje que fijan los niveles de referencia (VCompH y VCompL). Dependiendo de la posición del joystick, las salidas de los comparadores (HOutputH y LOutputL) cambian su estado, permitiendo controlar el movimiento del objeto en pantalla. Esto asegura una respuesta precisa según la dirección del joystick en ambos ejes.




Figura 12. Circuito de comparadores para la toma de datos de un joystick.

El circuito de la *Figura 13*, es un filtro pasa-bajos diseñado para eliminar los rebotes de un botón, utilizando una resistencia R7 y un condensador C1 que forman una red RC. Al presionar un botón mecánico, es común que la señal generada tenga fluctuaciones rápidas (rebotes), lo que podría causar lecturas erróneas en sistemas digitales. Este filtro atenúa las señales de alta frecuencia no deseadas y deja pasar únicamente los cambios lentos y estables, es decir, los pulsos reales. El integrado CD40106, que es un inversor con trigger Schmitt, se utiliza para limpiar y estabilizar la señal filtrada. Esto garantiza que la salida (FinalButton) tenga transiciones claras y sin ruido al detectar las pulsaciones del botón.




Figura 13. Filtro pasa-bajos para eliminar rebotes en un botón.

Para hacer la comprobación del circuito comparador del Joystick como se muestra en la *Figura 14*, se comprobó desde el osciloscopio que la señal del comparador se fuera a alto o a bajo a partir de un punto en específico definido por el voltaje de comparación en RX y en RY. Este circuito muestra como el comparador funciona correctamente para la salida de alto. Es importante mencionar que este circuito debe ser duplicado si se quieren tener valores tanto de alto como de bajo y como de izquierda y de derecha, aplicando esta comprobación 4 veces para cada caso.




Figura 13. Comprobación de los comparadores para la toma de datos de un joystick.

# B. Software

Se tuvo problemas con el código anteriormente implementado, pues al subirlo a la FPGA e intentar mostrarlo por medio del puerto VGA a la pantalla, mostraba una pantalla negra (inclusive esperando una blanca) y al aplicar el botón de reset anteriormente descrito, se notó un leve cmbio en la coloración de la pantalla, por lo cual, mostraba algo, pero no era cercano a lo que se esperaba.

Dados los anteriores problemas, el equipo decidió mirar la referencia [3] que grosso modo hacía lo mismo que de la anterior implementación siguiendo la guía solo que de una manera un tanto más compacta.

Proceso principal de sincronización y dibujo.

Este proceso se basa en el seguimiento de los flancos de bajada y de subida del reloj de 50Mhz (20ns) de la FPGA.

```
| library lose; | sees.ad Jojic 1164.ali; | use ieee.numric_rd.ali; | vs. | sees.ad Jojic 1164.ali; | use ieee.numric_rd.ali; | vs. | sees.ad Jojic 1164.ali; | use ieee.numric_rd.ali; | vs. | sees.ad Jojic 1164.ali; | sees.ad Jojic 1164.ali
```

```
IF((HPOS>0 AND HPOS<240) OR (VPOS>0 AND VPOS<66))THEN
R<=(others=>'0');
G<=(others=>'0');
         PROCESS (CLK)
                                                                                                           74
75
76
77
78
79
            BEGIN
            IF (clk'event and clk ='1') THEN
47
48
                                                                                                                -- vamos a dibujar el cuadro cuando draw=1
IF(DRAW='1')THEN
R<=(others=>'1');
                                                                                                            80
81
82
50
51
     IF (HPOS<1040) THEN
                 HPOS<=HPOS+1;
52
     83
                                                                                                                              G<=(others=>'0');
                                                                                                            84
85
                                                                                                                              B<=(others=>'0')
                      HPOS<=0:
53
54
                      IF (VPOS<666) THEN
     R<=(others=>'0');
                                                                                                            86
55
                          VPOS<=VPOS+1;</pre>
                                                                                                          87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
56
57
                      ELSE
                                                                                                                               <=(others=>'0');
                          VPOS<=0;
                                                                                                                          END IF;
                                                                                                                            ND 1F;
-mover el cuadro solo si estamos en (0,0)
F(VPOS=0 AND HPOS=0) THEN
IF(KEYS(0)='0')THEN
                      END IF:
                END IF;
59
60
                 -- sincronia horizontal
                                                                                                                             SQ_X<=SQ_X+5;
END IF;
61
                IF (HPOS>56 AND HPOS<176) THEN----HSYNC
     Ė
62
                    HSYNC<='0';
     上目
                ELSE
                                                                                                                              IF (KEYS (1) = '0') THEN
63
                                                                                                                             SQ_X<=SQ_X-5;
END IF;
64
                    HSYNC<='1';
65
                END IF;
66
                 -- sincronia vertical
                                                                                                                              IF (KEYS (2) = '0') THEN
67
     ė
                IF (VPOS>37 AND VPOS<43) THEN----
                                                                                                                              SQ_Y<=SQ_Y-5;
END IF;
                    VSYNC<='0';
68
69
                ELSE
     104
105
106
70
                    VSYNC<='1';
                                                                                                                              IF (KEYS (3) = '0') THEN
                                                                                                                             SQ_Y<=SQ_Y+5;
END IF;
71
72
                END IF;
                 -- rgb por fuera del dysplay
                                                                                                                          END IF:
```

Figura 15. Proceso principal de sincronización y dibujo para mostrar los objetos en pantalla.

La condición IF (clk'event AND clk = '1') garantiza que el proceso se ejecute en el flanco de subida del reloj. Esto asegura que la lógica se ejecute de forma sincrónica con el reloj de 50 MHz. De la línea 50 a la línea 58 se tiene el incremento de las posiciones horizontal y vertical anteriormente descritas, nótese que para este apartado se usó un total de 1040 píxeles de manera horizontal y otro total de 666 para el tope vertical y que los valores de backporche y frontporche también cambiaron, pero se sigue usando la misma lógica descrita en el primer apartado, (línea 661 y 67).

Para establecer el color negro fuera del área visible (línea 74 a la 78) fue tan simple como comparar si el valor de HPOS es mayor a 0 y menor a 240, lo mismo con VPOS entre 0 y 66, estableciendo que todos los bits estén en '0'. Para dibujar el cuadradito rojo (líneas 81 - 89) se estableció la señal DRAW en '1' y se ajustaron los valores de RGB para que fuera rojo.

Para el control de movimiento del cuadrado (91 – 107) se verifica si la posición actual es (0,0), es decir, si se ha completado un cuadrado completo, Si se presiona uno de los pulsadores (cuando un bit de KEYS está en '0'), se actualizan las coordenadas SQ\_X y SQ\_Y: KEYS(0) = '0': Mueve el cuadrado 5 píxeles a la derecha. KEYS(1) = '0': Mueve el cuadrado 5 píxeles a la izquierda. KEYS(2) = '0': Mueve el cuadrado 5 píxeles hacia arriba KEYS(3) = '0': Mueve el cuadrado 5 píxeles hacia abajo. Claramente, estos botones serán el input del hoystick anteriormente descrito en la sección de hardware.

#### V. CONCLUSIONES

- La sincronización de las señales HSync y VSync, junto con la generación precisa de las coordenadas y el manejo adecuado de los datos de imagen, garantizan que el sistema funcione de manera estable. La validación realizada demuestra que el código es capaz de imprimir en pantalla un color blanco uniforme, confirmando así la integridad del diseño y su capacidad para gestionar correctamente la visualización de datos.
- El uso del circuito basado en comparadores LM393 permite evaluar y convertir las variaciones de voltaje del joystick en señales digitales claras para controlar con precisión el movimiento en ambos ejes (horizontal y vertical) de un objeto en pantalla. Cada comparador se configura con divisores de voltaje para establecer niveles de referencia adecuados, asegurando que las transiciones de la señal ocurran de manera estable y precisa según la posición del joystick.
- La implementación del filtro RC junto con el inversor Schmitt (CD40106) es fundamental para garantizar la detección correcta de pulsaciones de botones, eliminando los rebotes mecánicos que podrían generar señales erróneas.
- Los problemas iniciales con la visualización en la FPGA, como la pantalla negra inesperada y los cambios leves en la coloración tras el reset, llevaron al equipo a investigar y optimizar la implementación del código. Al adaptar la lógica siguiendo una referencia más compacta y eficiente, se logró mejorar la sincronización del dibujo en pantalla, utilizando un reloj de 50 MHz y ajustando los valores de backporch, frontporch y coordenadas. Este proceso permitió corregir la representación del cuadrado rojo y su movimiento en pantalla, alineando las funciones del joystick con la actualización de los píxeles, logrando así un control preciso del objeto dibujado.

# REFERENCIAS

[1] Díaz R., "08 – Taller SVGA"

[2] Manual de uso de la FPGA "DE2\_115\_User\_manual"

[3] Orlando M., "Controlador de VGA en VHDL: Sistemas Digitales II"

[4] Ru. (10-18-2024). Demostración del funcionamiento del taller de VGA [Video]. YouTube. https://youtu.be/fA4BiLyqKCU?si=9G0qyGzLgdXfi83s