

# MÁQUINA DE FAZER PÃO(versão 1)

Trabalho realizado por: João Bastos (113470), Rúben Gomes(113435).

## 1 Introdução

Este projeto visa implementar uma máquina de fazer pão, que permita ao utilizador escolher o tipo de pão que pretende fazer. Para tal, é necessário que o programa tenha uma máquina de estados finitos que permita ao utilizador escolher o tipo de pão a ser fabricado facilmente, bem como adicionar tempo extra de cozedura e/ou tempo prévio de espera para iniciar a máquina.

Para tornar este projeto possível, pretendemos implementar uma máquina de estados, e os seus componentes necessários em linguagem de *hardware* VHDL e desenvolvido no software Quartus®Prime, de forma a aplicar a matéria lecionada na cadeira de LSD.

## 2 Arquitetura

A arquitetura deste projeto é divisível em várias partes distintas, que, logicamente, são complementares para o resultado do projeto. Estas serão descritas abaixo da Figura 2.




Figura 1: Figura representativa do *top-level* do projeto

- **KeyLogger** - Este bloco é responsável por um simples registo de cliques em um dado botão, ou seja, ao clicar uma vez, é registado esse clique como uma unidade de tempo de espera ou extra.

- **ToggleSwitch** - O componente ToggleSwitch é usado para começar/parar a máquina de pão a qualquer momento, simulando um *switch*.
- **ClkDividerN** - Este componente é responsável por dividir o sinal de *clock* por um determinado valor, de forma a que seja enviado um pulso de um certo valor de Hertz. Por motivos de estar em causa um temporizador, este tem de ser dividido de forma a gerar um pulso de 1 Hz.
- **DebounceUnit** - O seguinte componente é usado para controlar o uso de um botão. Um botão em uma FPGA manda centenas de sinais ao ser clicada. Ao usar este componente, é possível controlar o número de sinais enviados, de forma a que o botão seja ativado apenas uma vez, sem repetições.
- **ROM\_5x8\_breadTime** - É uma memória que armazena 5 palavras de 8 bits, sendo cada palavra o tempo de um programa (como tempo de cozedura de pão rústico, por exemplo), que serão enviados para a State Machine(mais sobre a mesma na Figura 3)
- **ShowTimeToDisplay** - O seguinte bloco tem como proveito receber uma palavra de 8 bits, neste caso de um temporizador, e convertê-la em dois vetores *standard logic* de 4 bits, sendo um vetor o valor das dezenas, e outro o valor das unidades, e enviá-lo para um decodificador de um *display* de 7 segmentos.
- **Bin7SegDecoder** - Este bloco descodifica uma palavra de 4 bits para um *display* de 7 segmentos, de forma a que seja possível mostrar o valor decimal.

### 3 Implementação

Como referido anteriormente, este projeto é maioritariamente focado em uma máquina de estados finitos, mais especificamente uma máquina de Mealy, pois depende do estado atual, como das entradas. Na Figura 2, está representado o diagrama de estados da respetiva máquina, e na lista abaixo estão descritos os seus estados.




Figura 2: Máquina de estados presente no projeto

- **STANDBY** - Este estado é o estado inicial da máquina. Por defeito, permite seleccionar o programa que o utilizador pretende, adicionar tempo extra de cozedura ou adicionar tempo de espera total da máquina. Este estado será ativado quando o utilizador clica no botão de reset ou o pão a ser processado acaba o seu tempo de cozedura;
- **DELAY** - Após iniciar a máquina, ela transita para este estado, mesmo que nenhum tempo extra tenha sido introduzido a máquina irá fazer a verificação e avançará para o estado seguinte. A verificação é feita iniciando o temporizador com o tempo total das 3 etapas para fabricar o pão, acrescentado com o tempo extra pre definido que pode ser zero. A saída do temporizador é lida pela máquina e é feita a verificação para proceder para o estado seguinte;
- **CRUMPLE** - Terminando o tempo de espera, o seu programa dará início. Chegando a este estado, a máquina acenderá os *leds*: LEDG0, LEDG1, LEDG2 e LEDR0 para mostrar as 3 etapas e que a máquina está ligada respetivamente. Assim que o tempo desta etapa termina avançará de estado.
- **LEAVEN** - Sendo a segunda etapa para a fabricação do pão e desliga um *LED* verde para mostrar que terminou uma etapa. Tal como o estado anterior, a máquina espera pelo temporizador para poder transitar para o estado seguinte.
- **COOK** - Etapa final onde realiza o mesmo que o anterior desligando um outro *LED* verde e aguarda para avançar de estado.
- **FINISH** - Fim do programa, é desligado o *LED* verde restante e aguarda 2 segundos para apagar o *LED* vermelho regressando ao estado STANDBY para aceitar um novo pedido.

Destaca-se também o botão de *start/stop*, que permite interromper o programa e resumir a qualquer momento e o *reset* força a máquina a voltar ao início.

## 4 Manual do Utilizador

Nesta secção será apresentado um manual de utilizador para o funcionamento da máquina de pão.




Figura 3: Imagem representativa da placa Terasic Altera DE2-115

### LEGENDA:

1. **KEY1** - Função *start/stop* da máquina;
2. **KEY2** - Botão *reset* da máquina;
3. **KEY0** - Botão para adicionar tempo extra de cozedura;
4. **KEY3** - Botão para adicionar tempo de espera ao tempo total da máquina;
5. **SW0** - Botão de seleção do programa (rústico ou normal);
6. **HEX0/HEX1** - *Displays* de 7 segmentos para mostrar o tempo total da máquina;
7. **HEX4** - *Display* de 7 segmentos com o propósito de mostrar o tempo extra de cozedura;

## 5 Conclusão

Com este projeto foi possível aprofundar os conhecimentos adquiridos nas aulas teóricas e práticas da unidade curricular de LSD. Com o projeto que foi atribuído aos autores, foi possível desenvolver vários componentes necessários para o projeto na linguagem VHDL, como um contador decrescente, um temporizador, um *button toggler*, entre outros.

Utilizando os componentes desenvolvidos, foi possível desenvolver uma máquina de estados finitos que comanda o funcionamento de uma máquina de pão.

Os autores também consideram que o projeto foi concluído com sucesso, tendo sido alcançado todos os objetivos propostos no guião com eficácia.

### 5.1 Autoavaliação

A autoavaliação dos autores deste projeto é a seguinte:

- João Bastos (113470)- 50%
- Rúben Gomes (113435)- 50%

## **Acrónimos**

**VHDL** Very High-Speed Integrated Circuit Hardware Description Language

**LSD** Laboratório de Sistemas Digitais

31 de maio de 2023