Universidad Autónoma de Madrid

Escuela Politécnica Superior

25|26

Trabajo fin de grado

Diseño e implementación RTL de un módem para comunicaciones inalámbricas basado en RFSoC



Rubén Mata Alonso
Sergio López Buedo
Escuela Politécnica Superior
Universidad Autónoma de Madrid
C\Francisco Tomás y Valiente nº 11

Campus Internacional excelencia UAM CSIC

www.uam.es

UNIVERSIDAD AUTÓNOMA DE MADRID

ESCUELA POLITÉCNICA SUPERIOR





Grado en Ingeniería de Tecnologías de Telecomunicación

TRABAJO FIN DE GRADO

Diseño e implementación RTL de un módem para comunicaciones inalámbricas basado en RFSoC

Autor: Rubén Mata Alonso

Tutor: Sergio López Buedo

Cotutor: Miguel Bueno Mora

Octubre 2026

Todos los derechos reservados.
Queda prohibida, salvo excepción prevista en la Ley, cualquier forma de reproducción, distribución comunicación pública y transformación de esta obra sin contar con la autorización de los titulares de la propiedad intelectual. La infracción de los derechos mencionados puede ser constitutiva de delito contra la propiedad intelectual *(arts. 270 y sgts. del Código Penal)*.

DERECHOS RESERVADOS
© 20 de Octubre de 2026 por UNIVERSIDAD AUTÓNOMA DE MADRID
Francisco Tomás y Valiente, nº 1
Madrid, 28049
Spain

Rubén Mata Alonso
Desarrollo de un módem SDR basado en FPGA para comunicaciones inalámbricas

Rubén Mata Alonso
C\ Francisco Tomás y Valiente Nº 11
IMPRESO EN ESPAÑA – PRINTED IN SPAIN

AGRADECIMIENTOS

Lo primero de todo es agradecer a mi familia por aguantar tanto tiempo conmigo a su lado en todos los momentos de estrés, incertidumbre e incluso rabia. El hecho de que ellos estuviesen siempre apoyándome ha sido muy determinante en este proceso y sobre todo en como confrontaba las dificultades, no podría estar más orgulloso y agradecido con de ellos.

También debo agradecer con todo mi ser a mi cotutor Miguel Bueno Mora por todas las horas que ha estado acompañándome y ayudándome. Antes siquiera de que yo pisase por primera vez el laboratorio, ya contaba con la ayuda de Miguel desde casa. Siempre ha sacado la paciencia y el tiempo justo para poder aportarme ese punto de vista diferente, ese matiz teórico que desconocía o esa empatía reflejada con un mensaje de apoyo que igual no sabía que necesitaba. Como te habré dicho mil veces ya, muchísimas gracias por todo.

Muchas gracias también a mi tutor Sergio López Buedo por proporcionarme las facilidades necesarias que me han hecho llegar aquí y por su colaboración.

Gracias también a mi hermano de otra sangre que ha estado conmigo durante horas y horas de llamada, haciéndome ver que, aunque esté entre cuatro paredes durante días, en ningún momento he llegado a estar solo.

También quiero agradecer a esa persona única en compartir todo lo que tiene con sus seres queridos, ya que si no fuera por el igual nunca hubiera llegado aquí, o al menos no tan “pronto”.

Agradezco siempre por todo lo que tengo y por lo que me queda por tener, pero sobre todo agradezco de tener las personas que tengo a mi alrededor porque estoy seguro de que sin ellos no hubiera llegado a este punto. Gracias, gracias a ti que estas leyendo esto, y da las gracias conmigo por todo lo que te rodea.

RESUMEN

En este Trabajo de Fin de Grado se ha diseñado e implementado un módem QPSK sobre la plataforma RFSoC4x2, integrando una cadena completa de transmisión y recepción. El sistema incorpora conformado de pulso mediante filtros RRC, filtrado adaptado y mecanismos de recuperación de temporización y fase basados en Gardner y Costas. También se ha desarrollado un comprobador de tasa de error de bit (BER) para evaluar la información recuperada.

La arquitectura utiliza la lógica programable de la FPGA para realizar el procesamiento digital de la señal, mientras que el RF Data Converter se encarga de adaptar las tasas de muestreo y realizar la conversión entre banda base y una portadora de 1 GHz.

El funcionamiento del módem se verificó mediante simulaciones y pruebas experimentales sobre hardware real. En el loopback con portadora de 1 GHz sobre una única placa se consiguió recuperar la secuencia transmitida sin detectar errores durante el intervalo de medida. Posteriormente, se realizaron ensayos de comunicación entre dos plataformas independientes, primero mediante cable coaxial y después mediante antenas, ampliando la evaluación del sistema a diferentes condiciones de transmisión.

PALABRAS CLAVES

Radio definida por software (SDR), modulación QPSK, FPGA, RFSoC4x2, RF Data Converter, filtro RRC, algoritmo de Gardner, lazo de Costas, PRBS-15, tasa de error de bit (BER), Vivado, MATLAB, PYNQ.

ABSTRACT

In this Bachelor's Thesis, a QPSK modem has been designed and implemented on the RFSoC4x2 platform, integrating a complete transmission and reception chain. The system incorporates pulse shaping using root-raised-cosine (RRC) filters, matched filtering, and timing and phase recovery mechanisms based on the Gardner and Costas algorithms. A bit error rate (BER) checker has also been developed to evaluate the recovered information.

The architecture uses the FPGA's programmable logic to perform digital signal processing, while the RF Data Converter is responsible for adapting the sampling rates and performing the conversion between baseband and a 1 GHz carrier.

The modem's operation was verified through simulations and experimental tests on real hardware. In the loopback test with a 1 GHz carrier on a single board, the transmitted sequence was recovered without detecting errors during the measurement interval. Subsequently, communication tests were carried out between two independent platforms, first using a coaxial cable and then using antennas, extending the evaluation of the system to different transmission conditions.

KEYWORDS

Software-defined radio (SDR), QPSK modulation, FPGA, RFSoC4x2, RF Data Converter, RRC filter, Gardner algorithm, Costas loop, PRBS-15, bit error rate (BER), Vivado, MATLAB, PYNQ.

ÍNDICE

Capítulo 1 Introducción 1

1.1 Motivación ... 1

1.2 Objetivos ... 2

1.3 Estructura de la memoria ... 2

Capítulo 2 Estado del arte 3

2.1 Tecnologías empleadas ... 3

2.1.1 La radio definida por software SDR ... 3

2.1.2 Plataforma de implementación ... 3

2.1.2.1 FPGA: lógica reconfigurable 3

2.1.2.1 RFSoC y conversión digital de frecuencia 4

2.2 Entorno de desarrollo y verificación ... 5

2.2.1 Desarrollo e implementación en Vivado ... 5

2.2.2 Verificación y depuración con Vivado y MATLAB ... 5

2.3 Implementaciones similares ... 6

Capítulo 3 Fundamentos TEÓRICOS 9

3.1 La modulación QPSK ... 9

3.2 Conformado de pulso: el filtro RRC y el filtro adaptado ... 10

3.3 Sincronización en el receptor ... 11

3.4 Fuente de datos y metodología de validación ... 11

Capítulo 4 Diseño 13

4.1 Estructura general del módem ... 13

4.2 Elementos del sistema ... 14

4.2.1 PRBS: generador pseudoaleatorio ... 14

4.2.2 Transmisor: de los bits al símbolo conformado ... 15

4.2.3 RF Data Converter ... 15

4.2.4 Filtros adaptados RRC ... 17

4.2.5 Recuperación de temporización mediante Gardner ... 18

4.2.6 Receptor con recuperación mediante lazo de Costas ... 19

4.2.7 BER Checker 20

Capítulo 5 Implementación 21

5.1 Validación del transmisor y del PRBS Checker 21

5.2 Loopback externo en banda base 22

5.3 Loopback externo con portadora de 1 GHz 24

5.4 Comunicación entre dos placas mediante cable SMA 27

5.5 Comunicación entre dos placas mediante antenas 28

Capítulo 6 Resultados 31

6.1 Loopback externo en banda base 31

6.2 Loopback externo con portadora de 1 GHz 33

6.3 Comunicación entre dos placas mediante cable 34

6.4 Comunicación entre dos placas mediante antenas 36

6.5 Verificación espectral de la conversión a radiofrecuencia 36

Capítulo 7 Conclusiones y Trabajos Futuros 39

7.1 Conclusiones 39

7.2 Trabajos futuros 39

Capítulo 8 Bibliografía 41

Apéndice Diseño de Vivado y montajes de verificación espectral 47

A.1. Vista general del diseño 47

A.2. Cadena de transmisión 48

A.3. Cadena de recepción 48

A.4. Configuración del RF Data Converter 49

A.5. Medida de la señal en banda base 50

A.6. Medida de la señal con portadora de 1 GHz 50

Capítulo 1

INTRODUCCIÓN

La evolución de los sistemas de comunicaciones inalámbricas ha favorecido el desarrollo de arquitecturas cada vez más reconfigurables, en las que una parte importante del procesamiento de señal se realiza mediante software o lógica programable. Este enfoque constituye la base de la radio definida por software (SDR, *Software Defined Radio*), cuyo principio fundamental consiste en implementar mediante procesamiento digital funciones que tradicionalmente dependían de circuitería específica [1].

Esta capacidad de reconfiguración permite modificar características como la modulación empleada, la forma de onda transmitida o determinados algoritmos de procesamiento sin necesidad de rediseñar físicamente el sistema. Este principio constituye el punto de partida del presente Trabajo Fin de Grado, orientado al diseño e implementación de un módem digital sobre una plataforma reconfigurable de radiofrecuencia. Un módem está formado por un modulador y un demodulador. El primero transforma la información binaria en una señal adecuada para su transmisión, mientras que el segundo realiza el proceso inverso para recuperar los datos recibidos.

La elección de la modulación QPSK (*Quadrature Phase Shift Keying*) responde a un compromiso entre eficiencia espectral, resistencia al ruido y complejidad de implementación. Al transmitir dos bits por símbolo, permite alcanzar una mayor tasa binaria que BPSK (modulación por desplazamiento de fase binaria) para una misma tasa de símbolos, mientras que su constelación de cuatro estados facilita la implementación de los procesos de modulación y recuperación de la señal. Frente a modulaciones de mayor orden, como 16-QAM (modulación de amplitud en cuadratura, *Quadrature Amplitude Modulation*), ofrece una mayor tolerancia al ruido, aunque a costa de transmitir menos información por símbolo [2]. Su utilización en sistemas de comunicaciones móviles, como 4G y 5G, y en comunicaciones por satélite [3] refuerza su interés como modulación de referencia para desarrollar y validar un módem digital sobre FPGA.

1.1 Motivación

La motivación de este trabajo surge del interés por diseñar e implementar una cadena completa de comunicaciones digitales sobre una plataforma de hardware reconfigurable. Este desarrollo requiere definir los bloques encargados de transformar los bits en símbolos, realizar el conformado de pulso y recuperar la información en recepción, así como establecer la forma en que se conectan y trabajan conjuntamente. Su implementación sobre una FPGA también exige tomar decisiones que condicionan la arquitectura del sistema, como la gestión de los relojes, el uso de aritmética de precisión finita y la distribución de las operaciones para cumplir las restricciones temporales del diseño.

La disponibilidad de dispositivos Zynq UltraScale+ RFSoC (*Radio Frequency System on Chip*) permite abordar este tipo de sistemas de una forma especialmente integrada, al combinar en un mismo dispositivo lógica programable y convertidores de datos capaces de trabajar a tasas de muestreo del orden de varias gigamuestras por segundo [4]. Esta arquitectura permite generar y adquirir señales directamente en radiofrecuencia, reduciendo la necesidad de emplear etapas externas de conversión y facilitando la implementación de sistemas de radio definida por software sobre una única plataforma.

Otro elemento importante en la elección del proyecto fue la posibilidad de trasladar el diseño más allá de la simulación. La implementación sobre una placa real permite comprobar experimentalmente el comportamiento del sistema, observar las señales en distintos puntos de la cadena y evaluar las limitaciones propias del hardware. Por tanto, uno de los principales objetivos del trabajo reside en desarrollar y validar un módem digital completo cuya operación pueda verificarse directamente sobre la plataforma RFSoC.

1.2 Objetivos

El objetivo principal de este Trabajo Fin de Grado es diseñar, implementar y validar un módem digital QPSK sobre una plataforma RFSoC, desarrollando la cadena completa de transmisión y recepción y comprobando su funcionamiento tanto mediante simulación como sobre el hardware real.
La parte del modulador de un modem transforma la información binaria en una señal adecuada para su transmisión, mientras que la parte demoduladora realiza el proceso inverso para recuperar los datos recibidos. En este trabajo ambas funciones se implementan mediante procesamiento digital sobre la lógica programable de la plataforma.
A partir de este objetivo general se establecen los siguientes objetivos específicos:

- Diseñar una cadena de transmisión basada en modulación QPSK, definiendo las etapas de procesado necesarias para generar la señal que se desea transmitir.
- Desarrollar una cadena de recepción que permita recuperar la información transmitida mediante los mecanismos de procesado y sincronización adecuados.
- Integrar el módem con los recursos de conversión de la plataforma RFSoC, estableciendo la conexión entre el procesamiento digital y las señales transmitidas y recibidas.
- Adaptar la arquitectura a las restricciones propias de una implementación sobre FPGA, especialmente en lo relativo a representación numérica, paralelismo y cumplimiento de las restricciones temporales.
- Incorporar mecanismos de generación y comprobación de datos que permitan verificar el funcionamiento del enlace y cuantificarlo mediante la tasa de error de bit (BER, *Bit Error Rate*).
- Validar progresivamente el sistema mediante simulación y diferentes configuraciones experimentales sobre la plataforma hardware.

1.3 Estructura de la memoria

Tras este capítulo introductorio, la memoria se organiza en seis capítulos adicionales. El Capítulo 2 presenta las tecnologías utilizadas, las herramientas de desarrollo y algunos trabajos relacionados con la implementación de sistemas SDR sobre FPGA. El Capítulo 3 recoge los fundamentos teóricos de la modulación QPSK, el conformado de pulso y los mecanismos de sincronización y verificación del enlace. A continuación, el Capítulo 4 describe la arquitectura del módem y el funcionamiento de los bloques que componen las cadenas de transmisión y recepción. El Capítulo 5 aborda su implementación sobre la plataforma RFSoC4x2, desde las primeras comprobaciones digitales y las pruebas en banda base hasta la transmisión con portadora de 1 GHz y la comunicación entre dos placas mediante cable y antenas. Los resultados de estos ensayos se analizan en el Capítulo 6 a partir de las constelaciones, las medidas de BER y la verificación espectral. Por último, el Capítulo 7 recoge las conclusiones del trabajo y las posibles líneas de mejora del sistema.

Capítulo 2

ESTADO DEL ARTE

2.1 Tecnologías empleadas

El desarrollo del sistema se apoya en varias tecnologías que permiten abordar de forma conjunta el procesado digital de señal, la implementación sobre lógica reconfigurable y la conversión directa entre banda base y radiofrecuencia. En los siguientes apartados se presentan las principales tecnologías empleadas en el proyecto y el papel que desempeñan dentro de la arquitectura general.

2.1.1 La radio definida por software SDR

La noción de radio definida por software (SDR), formulada a comienzos de los años noventa [1], propone llevar a programa o a lógica reconfigurable aquellas funciones de radio que tradicionalmente se resolvían con circuitos analógicos a medida: mezcladores, filtros, moduladores. El ideal es un transceptor maleable, capaz de adaptarse a distintas normas y formas de onda con solo cambiar su descripción, sin tocar el hardware.

La idea nació en el ámbito militar, donde la convivencia de decenas de estándares de comunicaciones hacía inviable un equipo distinto para cada uno [5], y fue extendiéndose durante las dos décadas siguientes a la investigación y a la industria civil: comunicaciones móviles, satélite, radioastronomía, docencia. En ese camino fueron decisivos los entornos abiertos como GNU Radio [6], que pusieron el procesado de señal al alcance de cualquiera con un ordenador, y el abaratamiento progresivo del hardware de conversión. Lo que en su día requería bancos de instrumentación voluminosos cabe hoy en placas asequibles, lo que ha democratizado la experimentación con señales de radio.

2.1.2 Plataforma de implementación

2.1.2.1 FPGA: lógica reconfigurable

La FPGA (*Field Programmable Gate Array*) es un circuito integrado cuya función puede configurarse después de su fabricación mediante un fichero de configuración o *bitstream*. Internamente está formada por bloques lógicos programables, registros y una red de interconexión configurable. A diferencia de un procesador convencional, que ejecuta instrucciones de manera secuencial, una FPGA materializa directamente el circuito descrito, permitiendo realizar numerosas operaciones en paralelo en cada ciclo de reloj [7].

Con el tiempo, estos dispositivos han incorporado memorias internas, recursos aritméticos dedicados como los DSP (*Digital Signal Processing*) slices [8], interfaces de alta velocidad y, en determinadas familias, procesadores integrados. Esta combinación de paralelismo y recursos especializados ha convertido a la FPGA en una plataforma especialmente adecuada para el procesado digital de señal en tiempo real, donde operaciones como filtrado, modulación o demodulación pueden ejecutarse de forma concurrente. La

evolución hacia dispositivos SoC (*System on Chip*), como la familia Zynq, permitió además integrar procesadores ARM y lógica programable dentro del mismo chip [9]. Sobre esta arquitectura se desarrollan los dispositivos RFSoC utilizados en este trabajo, que incorporan también conversores de radiofrecuencia.
El uso de lógica programable introduce, sin embargo, algunas restricciones que condicionan el diseño. Una de ellas es la representación numérica. En este tipo de sistemas es habitual trabajar con aritmética de coma fija, utilizando palabras de un número limitado de bits. Como consecuencia, cada operación debe controlar la anchura de los datos y los posibles efectos de truncado, redondeo o saturación, ya que estos introducen errores de cuantificación que pueden propagarse a lo largo de la cadena de procesado [10]. El segundo condicionante importante es la temporización. A una frecuencia de reloj determinada, todas las operaciones comprendidas entre dos registros deben completarse antes del siguiente ciclo. El proceso de verificar y satisfacer esta condición se conoce como cierre de tiempos o *timing closure* [11]. Cuando una operación resulta demasiado compleja para ejecutarse en un único ciclo, se recurre habitualmente al *pipelining*, dividiendo el cálculo en varias etapas separadas por registros [12]. Esta técnica facilita el funcionamiento a frecuencias elevadas, aunque incrementa la latencia y puede resultar especialmente delicada en lazos realimentados.

2.1.2.1 RFSoC y conversión digital de frecuencia

Los dispositivos RFSoC amplían la arquitectura de los SoC FPGA integrando en un mismo dispositivo la lógica programable, procesadores de propósito general y convertidores de datos capaces de trabajar a varias gigamuestras por segundo. Esta integración permite generar y capturar señales en radiofrecuencia, reduciendo la necesidad de utilizar etapas externas de conversión y haciendo de esta familia una plataforma especialmente adecuada para aplicaciones de radio definida por software [4].
Una característica importante de estos dispositivos es que el RF Data Converter (RFDC) no se limita a realizar las conversiones digital-analógica y analógico-digital, sino que incorpora bloques de procesado digital asociados a los convertidores. En transmisión, el camino hacia el DAC (*Digital-to-Analog Converter*) puede actuar como un DUC (*Digital Up Converter*), aumentando la frecuencia de muestreo mediante interpolación y trasladando posteriormente la señal hasta la frecuencia deseada mediante un mezclador digital. En recepción se realiza el proceso complementario mediante un DDC (*Digital Down Converter*), que traslada la señal recibida hacia banda base y reduce posteriormente su frecuencia de muestreo mediante decimación [13].
La traslación en frecuencia se apoya en un NCO (*Numerically Controlled Oscillator*), un oscilador digital cuya frecuencia puede programarse. El NCO proporciona las referencias seno y coseno empleadas por el mezclador para desplazar digitalmente una señal en frecuencia [14]. De esta forma, una señal compleja con componentes en fase y cuadratura (I/Q) generada en banda base puede trasladarse a una portadora antes de llegar al DAC y, de manera inversa, una señal recibida por el convertidor analógico-digital (ADC, *Analog-to-Digital Converter*) puede convertirse nuevamente a sus componentes I/Q en banda base.
La integración de estas funciones permite separar los ritmos de trabajo de los distintos dominios: los convertidores pueden operar a varias gigamuestras por segundo mientras la lógica programable procesa la señal a una frecuencia mucho menor. Así, las tareas de interpolación, decimación y conversión de frecuencia pueden delegarse en hardware especializado del RFSoC, dejando a la lógica programable el procesamiento digital de la señal en banda base.

2.2 Entorno de desarrollo y verificación

Además de la plataforma hardware, el desarrollo del sistema requiere un conjunto de herramientas destinadas a la descripción, integración, implementación y comprobación del diseño. En este trabajo se emplean principalmente Vivado [15] para el desarrollo sobre FPGA y MATLAB como herramienta complementaria para el análisis de las señales capturadas durante el proceso de verificación.

2.2.1 Desarrollo e implementación en Vivado

Vivado Design Suite es el entorno de desarrollo de AMD orientado al diseño de sistemas basados en FPGA y dispositivos SoC. Permite trabajar con módulos descritos mediante lenguajes de descripción de hardware (HDL, *Hardware Description Language*), integrar bloques de propiedad intelectual y construir arquitecturas completas mediante un entorno gráfico de diseño [15], [16].
En este trabajo, Vivado constituye la herramienta principal para desarrollar e integrar los distintos bloques que forman el módem QPSK. Los módulos implementados en lógica programable se incorporan al proyecto y se conectan con los recursos específicos de la plataforma RFSoC, entre ellos el RF Data Converter, encargado de gestionar los convertidores ADC y DAC y las operaciones asociadas a la conversión de datos.
El entorno permite además combinar bloques desarrollados específicamente para el sistema con recursos ya disponibles en la plataforma, facilitando la construcción de una arquitectura modular. Esta forma de trabajo resulta especialmente adecuada en sistemas de comunicaciones digitales, donde la cadena suele estar formada por múltiples etapas de procesado que deben conectarse entre sí de manera ordenada.
Una vez definido el diseño, Vivado proporciona las herramientas necesarias para sintetizar e implementar la lógica sobre el dispositivo y generar finalmente el *bitstream* con el que se configura la FPGA [15]. De este modo, el mismo entorno abarca desde la descripción e integración de los bloques hasta la preparación del diseño para su ejecución sobre el hardware real.

2.2.2 Verificación y depuración con Vivado y MATLAB

La verificación de sistemas implementados sobre FPGA requiere herramientas que permitan observar el comportamiento interno del diseño una vez desplegado sobre el hardware. Dentro del entorno Vivado, una de las herramientas más utilizadas para esta tarea es el el ILA (*Integrated Logic Analyzer*), que permite capturar señales internas de la FPGA durante su funcionamiento y analizar posteriormente su evolución temporal [17] [18].
Este tipo de instrumentación resulta especialmente útil en sistemas de procesado digital de señal, donde muchas de las señales de interés no son accesibles directamente desde los pines del dispositivo. La posibilidad de insertar puntos de observación dentro de la propia lógica facilita la comprobación de etapas intermedias y la localización de errores de integración.
El análisis puede complementarse con herramientas externas como MATLAB, que permiten procesar las muestras capturadas y representar gráficamente su comportamiento. En aplicaciones de comunicaciones digitales, este tipo de tratamiento permite representar constelaciones, procesar las muestras capturadas y comparar las señales o secuencias obtenidas en diferentes etapas del sistema [19].

La combinación de herramientas de observación interna y análisis numérico constituye, por tanto, una metodología habitual para la verificación de sistemas SDR implementados sobre FPGA, al permitir estudiar tanto el funcionamiento lógico del diseño como las características de las señales procesadas.

2.3 Implementaciones similares

El transceptor QPSK de referencia sobre RFSoC: el proyecto de la Universidad de Strathclyde

El antecedente más próximo a este trabajo es el transceptor QPSK desarrollado por el laboratorio de radio definida por software de la Universidad de Strathclyde (StrathSDR, Glasgow), publicado en IEEE Access en 2020 [20] y mantenido desde entonces como proyecto de código abierto con el nombre "rfsoc_qpsk" [21]. Se trata de una cadena completa de transmisión y recepción QPSK implementada íntegramente sobre dispositivos RFSoC de Xilinx (actualmente AMD). El diseño se presentó originalmente sobre la placa de evaluación ZCU111 y el proyecto se ha ido adaptando al resto de plataformas de la familia, entre ellas la ZCU208 y la RFSoC4x2, la placa utilizada en este TFG.

El transmisor del sistema genera símbolos pseudoaleatorios, los mapea a la constelación QPSK en componentes I/Q, les aplica conformado de pulso con un filtro de coseno alzado en raíz (RRC, *Root Raised Cosine*) para limitar el ancho de banda, y eleva la tasa de muestreo mediante varias etapas de interpolación hasta entregar la señal al conversor RF DAC del propio chip, cuyo interpolador y mezclador NCO internos la trasladan a la frecuencia de portadora. El receptor recorre el camino inverso: el RF ADC baja la señal a banda base y la decima, un filtro adaptado maximiza la relación señal-ruido, y dos lazos de sincronización recuperan la referencia de temporización (el instante óptimo de muestreo) y la de portadora (la fase y frecuencia del mezclador), de forma que el receptor se engancha a la señal recibida sin conocer los datos transmitidos. Es, por tanto, un transceptor con sincronización completa, capaz de operar en lazo cerrado por cable o por antena.

Una característica distintiva del proyecto es su instrumentación software. Los bloques de procesado se diseñaron con System Generator for DSP, la herramienta de diseño basado en modelos de Xilinx sobre Simulink, y se integraron en Vivado como un *overlay* para el *framework* PYNQ. Sobre los procesadores ARM del chip se ejecuta un sistema operativo Linux con un entorno Jupyter, y varios canales de acceso directo a memoria (DMA, *Direct Memory Access*) extraen muestras de puntos intermedios de la cadena, de modo que desde un cuaderno Jupyter se observan en tiempo real la constelación, el espectro y la evolución temporal de la señal en cada etapa del transmisor y del receptor. El sistema se concibió como demostrador y herramienta docente de la plataforma RFSoC, y de hecho acompaña al libro de referencia sobre SDR con RFSoC del mismo grupo [22].

Este trabajo comparte con el proyecto de Strathclyde la plataforma (RFSoC), la modulación y el reparto de funciones entre la lógica programable y los conversores: en ambos casos el módem trabaja en banda base dentro de la FPGA y la traslación a portadora se delega en la interpolación, decimación y mezcladores NCO del RF Data Converter. Difieren, en cambio, en el flujo de diseño y en el propósito: donde Strathclyde genera el hardware desde modelos de alto nivel con System Generator, aquí la descripción a nivel de transferencia de registros (RTL, *Register Transfer Level*) se ha escrito a mano en SystemVerilog y se ha validado contra un modelo de referencia en punto fijo, priorizando la comprensión de cada bloque; y donde su demostrador se orienta a la visualización interactiva, este trabajo incorpora la medida del BER en el propio hardware mediante una secuencia binaria pseudoaleatoria (PRBS, *Pseudo-Random Binary Sequence)* autosinctonizante, una capacidad de verificación cuantitativa que el demostrador original no incluye.

Un módem QPSK como SDR sobre la familia Zynq: el trabajo de la Universidad Presbiteriana Mackenzie

Un segundo antecedente es el módem QPSK desarrollado por Bimbi Junior, Chaves de Oliveira y Bedicks Junior en la Universidad Presbiteriana Mackenzie (São Paulo, Brasil), publicado en 2015 en el *Journal of*

Computer Science [23]. El trabajo estudia la implementación de un modulador y demodulador QPSK mediante radio definida por software sobre la familia Zynq-7000 de Xilinx, anterior a la plataforma RFSoC utilizada en este TFG.

La plataforma empleada está formada por una placa de desarrollo ZedBoard [24], basada en un dispositivo Zynq-7000 que integra dos procesadores ARM Cortex-A9 y lógica programable basada en Artix-7. Para realizar la conversión entre banda base y radiofrecuencia se utiliza el módulo externo AD-FMCOMMS1-EBZ de Analog Devices [25], conectado mediante una interfaz FMC (*FPGA Mezzanine Card*). Este módulo incorpora convertidores digital-analógico y analógico-digital, etapas de modulación y demodulación en cuadratura y circuitos de generación de las señales de oscilador local. Por tanto, la conversión a radiofrecuencia depende de componentes externos al dispositivo Zynq.

Los autores desarrollan un modelo de la cadena de comunicaciones en MATLAB y Simulink [19], que comprueban mediante simulaciones antes de realizar la implementación física. Posteriormente utilizan las herramientas de desarrollo de Xilinx para trasladar el diseño a la plataforma hardware. La evaluación del sistema incluye el análisis de las constelaciones y los espectros de las señales obtenidas en distintas etapas del procesamiento.

Este trabajo guarda relación con el presente TFG por la modulación utilizada y por el procedimiento de verificar el diseño mediante simulación antes de implementarlo sobre hardware reconfigurable. En nuestro caso, se desarrolló también un modelo de referencia en Python con aritmética de coma fija para contrastar el funcionamiento de los módulos RTL. La diferencia principal se encuentra en el tratamiento de la radiofrecuencia: la RFSoC4x2 integra convertidores de datos y mezcladores digitales que permiten realizar la traslación a portadora dentro del propio dispositivo, sin recurrir a una tarjeta externa de conversión. La arquitectura desarrollada incorpora, además, recuperación de temporización y fase y un comprobador de BER basado en una secuencia PRBS.

Capítulo 3
FUNDAMENTOS TEÓRICOS

En este capítulo se presentan los fundamentos teóricos necesarios para comprender el funcionamiento del módem QPSK. Se abordan los principios de la modulación, el conformado de pulso y los mecanismos de sincronización en recepción, así como el uso de secuencias pseudoaleatorias para verificar la información recuperada.

3.1 La modulación QPSK

La modulación QPSK es una modulación digital de fase en la que cada símbolo representa una combinación de dos bits de información. Las cuatro combinaciones binarias posibles se transmiten mediante cuatro estados de fase diferentes. Por tanto, la tasa binaria bruta es el doble de la tasa de símbolos.

Estos estados se representan mediante una constelación en el plano complejo, utilizando dos componentes ortogonales: la componente en fase I (*in-phase*) y la componente en cuadratura Q (*quadrature*). Cada combinación de signos de ambas componentes determina uno de los cuatro puntos de la constelación. Para una representación normalizada, los símbolos pueden expresarse como:

$$a_k = \frac{1}{\sqrt{2}}(\pm 1 \ \pm j) \qquad \textbf{(Ecuación 3.1)}$$

donde a_k representa el símbolo QPSK transmitido en el instante k. Los signos independientes de la parte real y de la parte imaginaria determinan las componentes en fase I y en cuadratura Q, dando lugar a las cuatro combinaciones posibles de la constelación. El factor $1/\sqrt{2}$ normaliza la amplitud de ambas componentes, de forma que todos los símbolos presentan la misma energía y se sitúan a igual distancia del origen.

El desplazamiento absoluto de la constelación puede cambiar según la convención utilizada; lo relevante en QPSK es que los cuatro estados estén separados uniformemente por $\pi/2$. Esta representación I/Q permite trabajar con la señal en banda base compleja, evitando procesar directamente la oscilación de alta frecuencia de la portadora.

La señal real transmitida se obtiene combinando ambas componentes con dos portadoras en cuadratura. Utilizando una de las convenciones habituales [26] puede escribirse durante el intervalo correspondiente al símbolo k como:

$$s(t) = I(t)\cos(2\pi f_c t) - Q(t)sen(2\pi f_c t) \qquad \textbf{(Ecuación 3.2)}$$

donde $\boldsymbol{f_c}$ representa la frecuencia de la portadora e I(t) y Q(t) son las señales de banda base. Estas componentes pueden variar durante el intervalo de símbolo cuando se aplica conformado de pulso, mientras que, en el caso ideal sin conformado, mantienen el valor correspondiente al símbolo transmitido. En recepción se realiza el proceso inverso. La señal recibida se traslada nuevamente a banda base para recuperar sus componentes I y Q. Una vez realizado el filtrado correspondiente y seleccionado el instante adecuado de muestreo, cada símbolo recibido puede representarse nuevamente como un punto del plano

complejo. El demodulador QPSK debe determinar cuál de los cuatro puntos ideales de la constelación se encuentra más próximo a la muestra recibida [2].
Cuando la constelación está correctamente alineada, esta decisión puede realizarse simplemente a partir de los signos de las componentes I y Q. Aplicando después la correspondencia inversa se recuperan los dos bits originalmente transmitidos. Este mismo principio se utiliza posteriormente en el receptor desarrollado en este trabajo, donde la decisión final se realiza a partir del signo de ambas componentes.
En un sistema real, sin embargo, las muestras recibidas no coinciden exactamente con los puntos ideales de la constelación. El ruido y otras perturbaciones producen dispersión, mientras que un error de fase entre transmisor y receptor provoca una rotación de toda la constelación. Si dicha rotación es suficientemente grande, una decisión basada directamente en los cuadrantes puede producir símbolos incorrectos. Por ello, antes de realizar la decisión es necesario recuperar adecuadamente las referencias de temporización y de fase de la señal, cuestión que se desarrolla en el apartado dedicado a la sincronización del receptor.

3.2 Conformado de pulso: el filtro RRC y el filtro adaptado

Al transmitir una secuencia de símbolos no resulta conveniente representar cada uno mediante cambios instantáneos de amplitud, ya que este tipo de señal ocuparía un ancho de banda muy elevado. Por este motivo se utiliza el conformado de pulso, mediante el cual cada símbolo se transforma en un pulso de duración temporal mayor y con una forma controlada. El objetivo es limitar el ancho de banda de la señal sin provocar interferencia entre símbolos (ISI, *Inter-Symbol Interference*), es decir, evitando que la contribución de un símbolo dificulte la decisión de los símbolos vecinos [2].
Una solución habitual consiste en utilizar filtros de coseno alzado en raíz (RRC). El filtrado se reparte entre los dos extremos del enlace: se aplica un filtro RRC en transmisión y otro en recepción. La combinación de ambos produce una respuesta global de coseno alzado [26].
Esta respuesta cumple el denominado criterio de Nyquist para ausencia de ISI [27]. Dicho criterio establece que, en los instantes en los que el receptor debe decidir qué símbolo ha sido transmitido, la contribución de los demás símbolos debe ser nula. Los pulsos pueden, por tanto, solaparse entre sí durante la transmisión, pero si el receptor realiza el muestreo en el instante adecuado, cada símbolo puede recuperarse sin interferencia de sus vecinos.
El filtro RRC utilizado en recepción cumple además la función de filtro adaptado (*matched filter*). Este tipo de filtro está diseñado teniendo en cuenta la forma del pulso transmitido y permite concentrar su energía en el instante de decisión, mejorando la relación entre la señal útil y el ruido presente en la recepción [2]. En el caso del conformado RRC, emplear el mismo tipo de filtro en transmisión y recepción permite obtener conjuntamente la respuesta de coseno alzado descrita anteriormente.
Una característica importante de estos filtros es el factor de caída o *roll-off*, normalmente representado mediante α o β. Este parámetro controla el exceso de ancho de banda respecto al mínimo teórico. Un valor pequeño reduce la banda ocupada, pero hace más abrupta la transición del filtro; un valor mayor suaviza dicha transición a cambio de utilizar una mayor porción del espectro. La elección del *roll-off* supone, por tanto, un compromiso entre eficiencia espectral y facilidad de implementación [26].

3.3 Sincronización en el receptor

Para recuperar correctamente los símbolos transmitidos, un receptor digital debe determinar dos referencias fundamentales: la sincronización temporal, que establece el instante adecuado para realizar el muestreo de cada símbolo, y la sincronización de portadora, relacionada con la fase y la frecuencia de la señal recibida. Un error de temporización provoca que las muestras se tomen fuera del instante óptimo, mientras que un error de fase produce una rotación de la constelación y una diferencia de frecuencia hace que dicha rotación varíe con el tiempo [28].

La recuperación de temporización tiene como objetivo determinar qué instante de muestreo representa mejor cada símbolo. Para ello pueden emplearse detectores de error temporal como el algoritmo de Gardner [29], que analiza muestras tomadas en diferentes posiciones dentro del intervalo de símbolo para determinar si el receptor está muestreando demasiado pronto o demasiado tarde. A partir de esta estimación, el instante de muestreo se corrige progresivamente hasta alcanzar una posición adecuada para la posterior decisión de los símbolos.

Una vez recuperada la temporización, todavía puede existir un desfase entre la orientación de la constelación recibida y la esperada por el receptor. En modulaciones de fase como QPSK, esta recuperación de portadora puede realizarse mediante un lazo de Costas [30], que estima el error de fase a partir de las componentes I y Q recibidas y utiliza dicha información para corregir progresivamente la orientación de la constelación. Cuando el lazo alcanza el sincronismo, los puntos de la constelación permanecen correctamente orientados y puede realizarse la decisión de los símbolos.

3.4 Fuente de datos y metodología de validación

La verificación de un sistema de comunicaciones digital requiere utilizar datos cuyo comportamiento sea conocido, de forma que pueda comprobarse si la información recuperada por el receptor coincide con la transmitida. La simple observación de una forma de onda o de una constelación permite detectar determinados problemas, pero no garantiza por sí sola que los bits se estén recuperando correctamente. Por este motivo, durante la validación resulta útil emplear secuencias de datos conocidas que permitan seguir la información a través de las distintas etapas del sistema. Esta necesidad aparece también durante el desarrollo del módem, donde la validación por etapas permitió comprobar directamente la correspondencia entre los símbolos introducidos en el transmisor y los recuperados en recepción.

En las primeras fases de comprobación pueden utilizarse secuencias fijas y periódicas, ya que su estructura conocida facilita la identificación de los símbolos y permite detectar alteraciones en su orden o representación. Una vez comprobado el funcionamiento básico de la cadena, resulta conveniente utilizar secuencias más largas y con características similares a datos aleatorios.

Para este propósito se emplean habitualmente las secuencias binarias pseudoaleatorias (PRBS) [31]. Aunque presentan una apariencia aleatoria, se generan mediante una regla determinista, normalmente utilizando un registro de desplazamiento con realimentación lineal (LFSR, *Linear Feedback Shift Register*) [32] [33]. Esta propiedad permite que el receptor conozca la regla de generación y pueda determinar qué bits deberían recibirse sin necesidad de transmitir una segunda copia de la secuencia por otro canal.

La comparación entre los bits esperados y los recuperados permite obtener una medida cuantitativa del funcionamiento del enlace mediante la tasa BER, definida como $BER = \frac{N_{err}}{N_{bits}}$, donde N_{err} representa el

número de bits recibidos incorrectamente y N_{bits} el número total de bits analizados [2]. Cuanto menor sea este valor, menor será la proporción de errores introducidos durante la transmisión y recepción.

De esta forma, la validación puede plantearse de manera progresiva: primero mediante secuencias conocidas que faciliten la comprobación de las distintas etapas y, posteriormente, mediante una PRBS y la medida de BER para evaluar de forma continua el comportamiento del enlace completo.

Capítulo 4

DISEÑO

En este capítulo se presenta el diseño del módem QPSK, comenzando por su arquitectura general y continuando con la descripción de los bloques que forman las cadenas de transmisión y recepción. También se explica la distribución de funciones entre la lógica programable y el RF Data Converter, así como las principales decisiones adoptadas para integrar ambos elementos.

4.1 Estructura general del módem

La arquitectura del módem se ha planteado de forma modular, separando la generación de datos, la cadena de transmisión, la conversión entre banda base y radiofrecuencia, la cadena de recepción y el sistema de medida. La Figura 4.1 muestra el recorrido completo de la información y la relación entre los principales bloques del diseño.




Figura 4.1 – Diagrama esquema de la cadena completa

En transmisión, la fuente de datos proporciona los dibits (pareja de bits que forma un símbolo QPSK) que son mapeados a sus componentes I y Q y posteriormente conformados mediante el filtro RRC. La señal compleja resultante se entrega al RF Data Converter, que realiza las operaciones necesarias para llevarla al dominio analógico y trasladarla a la frecuencia de trabajo. Tras atravesar el enlace físico, el recorrido se invierte: el RF Data Converter recupera las componentes I y Q en banda base y las entrega a la cadena de recepción.

A partir de este punto, el receptor aplica el filtro adaptado, recupera la temporización mediante Gardner y corrige la fase mediante el lazo de Costas antes de realizar la decisión de los símbolos. Finalmente, los bits recuperados se introducen en el comprobador de BER, que permite evaluar cuantitativamente el comportamiento del enlace.

La principal separación funcional del diseño se establece, por tanto, entre el procesamiento del módem en banda base, realizado en la lógica programable, y las operaciones asociadas a la conversión y traslación en frecuencia, delegadas en el RF Data Converter. Los apartados siguientes describen con mayor detalle cada uno de los bloques que forman esta cadena.

4.2 Elementos del sistema

En este apartado se describen los principales bloques que componen el módem QPSK y la función que desempeña cada uno dentro del sistema. Se explica el recorrido de la información desde su generación en el transmisor hasta su recuperación y comprobación en el receptor.

4.2.1 PRBS: generador pseudoaleatorio

La fuente principal de datos del sistema es un generador PRBS, implementado como un bloque independiente del transmisor. Su finalidad es proporcionar una secuencia determinista con apariencia aleatoria, adecuada tanto para excitar el módem como para realizar posteriormente la medida de la tasa de error de bit.

El generador utiliza una PRBS-15 basada en un registro de desplazamiento con realimentación lineal basada en un LSFR de 15 bits, definido por el polinomio $[x^{15} + x^{14} + 1]$ [31]. La secuencia correspondiente tiene un periodo máximo de $2^{15} - 1 = 32767$ bits y, tras un reinicio, el registro se inicializa con el valor 0x7FFF, evitando así el estado nulo [32].

Como se representa en la Figura 4.2, cada pulso de habilitación, con nombre de variable “en”, inicia la generación de un nuevo dibit. A partir del estado actual del LFSR se calcula un primer bit de realimentación y se realiza un desplazamiento del registro. Sobre este nuevo estado se repite la misma operación para obtener el segundo bit. Finalmente, ambos bits se agrupan para formar el dibit que se entrega al transmisor y el LFSR conserva el estado resultante para la siguiente iteración.

La señal de habilitación del generador procede de “tx_sym_load”, por lo que este proceso únicamente se ejecuta cuando el transmisor está preparado para aceptar un nuevo símbolo. De esta forma, la generación de datos avanza al mismo ritmo que el procesamiento de los símbolos.




Figura 4.2 - Diagrama del funcionamiento del generador PRBS-15 y formación del dibit de salida

4.2.2 Transmisor: de los bits al símbolo conformado

El bloque transmisor recibe un dibit procedente de la fuente de datos seleccionada y lo transforma en una señal QPSK compleja en banda base. Su función comprende tres operaciones principales: el mapeo de los bits sobre las componentes I y Q, el sobremuestreo de los símbolos y el conformado de pulso mediante filtrado RRC.

El primer paso consiste en realizar el mapeo QPSK. Cada uno de los dos bits del dibit controla el signo de una de las componentes de la señal: dibit[0] se asocia a la componente I y dibit[1] a la componente Q. Un bit de valor 0 se representa mediante una amplitud positiva y un bit de valor 1 mediante una amplitud negativa. De esta forma, las cuatro combinaciones posibles del dibit generan las cuatro combinaciones de signos de I y Q y, por tanto, los cuatro símbolos de la constelación QPSK.

Una vez obtenido el símbolo complejo, las ramas I y Q se sobremuestrean mediante inserción de ceros. El símbolo no se repite varias veces de forma consecutiva, sino que su amplitud aparece en una de las posiciones del periodo de símbolo y el resto se completa con valores nulos. Para una componente cualquiera, el flujo previo al filtrado puede representarse de forma general como [A,0,…,0], donde A toma signo positivo o negativo según el bit correspondiente. Este procedimiento genera el tren de impulsos sobre el que actúa posteriormente el filtro conformador [14]. La finalidad del sobremuestreo no es, por tanto, duplicar la información transmitida, sino proporcionar muestras intermedias que permitan construir digitalmente la forma temporal del pulso.

A continuación, las componentes I y Q atraviesan dos filtros RRC idénticos, uno por cada rama. Estos filtros realizan el conformado de pulso explicado en el capítulo de fundamentos teóricos y transforman el tren de impulsos anterior en dos secuencias de muestras que evolucionan de forma continua entre símbolos. A la salida del bloque se obtiene así la representación compleja I/Q de la señal QPSK conformada en banda base, preparada para ser entregada al RF Data Converter.

El avance del transmisor se coordina con los bloques situados antes y después de él. Por un lado, las señales tready asociadas a las ramas I y Q indican cuándo la etapa siguiente puede aceptar nuevas muestras [34]; el transmisor únicamente avanza cuando ambas ramas están disponibles, evitando que se pierda la correspondencia temporal entre las dos componentes. Por otro lado, la señal “tx_sym_load” indica el instante en el que el transmisor consume un nuevo dibit. Esta señal se utiliza para habilitar la fuente de datos, de forma que el generador PRBS o la secuencia fija solo avanzan cuando realmente va a procesarse un nuevo símbolo.

A nivel de integración, el procesamiento principal se encuentra en el módulo “qpsk_tx_core”, que agrupa el mapeo QPSK, el sobremuestreo y el filtrado de ambas componentes. Un envoltorio Verilog, “simple_tx_axis”, adapta este núcleo a las interfaces utilizadas en el diseño de Vivado [16]. El bloque dispone además de la señal “tx_dibit”, que conserva el último dibit procesado y se utiliza como punto de observación durante las tareas de verificación.

4.2.3 RF Data Converter

El RF Data Converter constituye la interfaz entre la lógica programable y el dominio analógico de la RFSoC. En transmisión, los convertidores digital-analógico reciben las muestras generadas por la FPGA y producen la señal analógica disponible en las salidas de la placa. En recepción, los convertidores analógico-digitales realizan el proceso inverso y entregan nuevamente muestras digitales a la lógica programable.

Los convertidores se organizan internamente en grupos denominados *tiles*, que comparten determinados recursos de funcionamiento, entre ellos parte de la infraestructura de reloj [13]. El bloque RF Data Converter de Vivado permite configurar los DAC y ADC utilizados, así como las operaciones digitales asociadas a cada camino de conversión, entre ellas la interpolación, la decimación y la mezcla en frecuencia.

El diseño parte además del sistema MTS (*Multi-Tile Synchronization*) proporcionado por AMD, encargado de mantener sincronizados los convertidores pertenecientes a los distintos *tiles* [35]. La comunicación entre la lógica del módem y el RF Data Converter se realiza mediante interfaces AXI-Stream [34].

Funcionamiento en banda base

Durante las primeras configuraciones del sistema, las componentes I y Q se trataron como dos señales reales independientes. Cada una se dirigía a un DAC diferente y atravesaba el enlace físico por una conexión propia. En recepción, ambas señales eran adquiridas nuevamente por el RF Data Converter y entregadas por separado a la lógica.

La Figura 4.3 representa de forma simplificada esta organización, mostrando los dos caminos independientes utilizados para transportar las componentes I y Q entre los convertidores.




Figura 4.3 – Diagrama del flujo del convertidor en banda base

En esta configuración no se realizaba traslación en frecuencia, por lo que las señales permanecían centradas en banda base durante todo el recorrido. El RF Data Converter se encargaba únicamente de adaptar las tasas de muestreo entre los convertidores y la lógica programable.

Esta arquitectura permitió comprobar de forma independiente buena parte del procesamiento digital del módem, aunque el enlace analógico en banda base presentó limitaciones que motivaron posteriormente el uso de una portadora.

Configuración con portadora de 1 GHz

La arquitectura definitiva mantiene el procesamiento digital del módem en banda base, pero modifica la interfaz con el dominio analógico. En lugar de utilizar dos caminos físicos independientes, las componentes I y Q se combinan antes de entrar en el DAC y se entregan conjuntamente al RF Data Converter como una señal compleja [13].




Figura 4.4 – Diagrama de la cadena de datos

Como se muestra en la Figura 4.4, ambas componentes se empaquetan en un único flujo antes de introducirse en el camino de conversión utilizado por el DAC. A partir de este punto, el RF Data Converter realiza internamente la adaptación de tasa y la conversión digital en frecuencia.
En transmisión, el mezclador digital utiliza un NCO para trasladar la señal desde banda base hasta una portadora de 1 GHz. La combinación de las componentes I y Q genera así una única señal real de radiofrecuencia que puede ser convertida mediante un solo DAC y transmitida a través de una única conexión física.
En recepción se realiza el proceso complementario. La señal capturada por el ADC se traslada digitalmente de nuevo a banda base y se separa en sus componentes I y Q, que vuelven a entregarse a la cadena digital del receptor. A partir de este punto, ambas ramas continúan hacia el filtro adaptado y los bloques de sincronización.
La diferencia principal entre ambas configuraciones reside, por tanto, en el tratamiento del enlace físico y en la propia configuración del RF Data Converter. En banda base, I y Q recorren caminos analógicos independientes, mientras que en la arquitectura con portadora ambas componentes se integran en una única señal real de radiofrecuencia. Los parámetros concretos de interpolación, decimación, frecuencias de muestreo, canales utilizados y configuración de los NCO se describen en el capítulo de implementación.

4.2.4 Filtros adaptados RRC

Una vez recuperadas las componentes I y Q en banda base por el RF Data Converter, la señal pasa por el filtro adaptado RRC antes de llegar al recuperador de temporización Gardner. El filtrado se realiza de forma independiente sobre ambas componentes, manteniendo la representación compleja de la señal durante todo el procesamiento.
A diferencia de etapas posteriores del receptor, el filtro no reduce todavía la señal a una única muestra por símbolo. Su entrada corresponde al flujo sobremuestreado procedente del RF Data Converter y su salida conserva esta estructura temporal, ya filtrada, para que Gardner pueda analizar la evolución de las muestras y determinar posteriormente el instante adecuado de decisión. La posición del bloque dentro del receptor queda, por tanto, definida por la secuencia vista en la Figura 4.5.




Figura 4.5 – Diagrama de flujo tras la salida del ADC del RF Data Converter

El bloque se ha diseñado para aceptar directamente el formato paralelo con el que las muestras llegan desde el convertidor. Para ello, el procesamiento se distribuye en varios carriles que trabajan simultáneamente sobre muestras consecutivas del flujo recibido [14]. Este paralelismo permite mantener el caudal de entrada sin aumentar la frecuencia de funcionamiento de la lógica y sin alterar el orden temporal de las muestras.
La implementación se organiza mediante los módulos “rrc_mf” y “rrc_mf_top”. Internamente, las operaciones del filtro FIR se distribuyen en varias etapas registradas, evitando concentrar un número elevado de multiplicaciones y sumas dentro de un único ciclo. Esta organización permite adaptar el filtro a las restricciones temporales de la FPGA manteniendo de forma continua el procesamiento de las muestras procedentes del RF Data Converter. La arquitectura utiliza cuatro carriles de procesamiento en paralelo.

A la salida del filtro se obtiene, por tanto, la señal I/Q sobremuestreada y preparada para la recuperación de temporización. Gardner será el bloque encargado de reducir posteriormente este flujo a una única muestra válida por símbolo.

4.2.5 Recuperación de temporización mediante Gardner

Después del filtro adaptado, la señal continúa estando sobremuestreada. En el diseño se dispone de 16 muestras por símbolo para cada una de las componentes I y Q, pero todavía es necesario determinar cuál de esas posiciones corresponde al instante más adecuado para realizar la decisión. Esta función se lleva a cabo mediante el bloque de recuperación de temporización basado en el algoritmo de Gardner.
Las muestras procedentes del filtro adaptado llegan agrupadas de cuatro en cuatro en cada ciclo de reloj. El bloque reúne progresivamente las muestras correspondientes a cada periodo de símbolo y mantiene tanto el conjunto más reciente como el correspondiente al símbolo anterior. Esta información permite comparar la evolución de la señal entre dos símbolos consecutivos.
La posición de muestreo utilizada por el bloque se representa mediante la variable tau. Cada valor de tau identifica una de las posiciones disponibles dentro del periodo de símbolo y determina qué muestra se considera representativa del símbolo recibido. El objetivo del lazo es modificar progresivamente esta posición hasta aproximarla al instante de muestreo más adecuado.
Para estimar el error temporal, Gardner utiliza tres referencias [29]: una muestra correspondiente al símbolo anterior, otra correspondiente al símbolo actual y una muestra situada aproximadamente a mitad de camino entre ambas. En el diseño, esta muestra intermedia se obtiene desplazándose medio periodo de símbolo respecto a la posición indicada por tau, utilizando para ello las muestras almacenadas del símbolo actual y del anterior.
A partir de estas tres muestras se obtiene el error de temporización. Para cada componente se calcula la diferencia entre las muestras asociadas al símbolo actual y al anterior, y esta diferencia se combina con la muestra intermedia. Finalmente, se suman las contribuciones obtenidas para I y Q. De esta forma, el detector determina si la posición seleccionada tiende a encontrarse adelantada o retrasada respecto al instante adecuado de muestreo.
El error calculado no modifica directamente tau con cada símbolo. Antes se acondiciona y se introduce en un acumulador, de manera que pequeñas variaciones aisladas no provoquen cambios continuos en la posición seleccionada. Cuando los errores mantienen una determinada tendencia y el valor acumulado supera un umbral, tau se desplaza una posición en la dirección correspondiente. Con ello se forma un lazo de control que va corrigiendo progresivamente el instante de muestreo.




Figura 4.6 – Diagrama del funcionamiento del bloque Gardner

La Figura 4.6 resume este proceso: a partir de las muestras disponibles se seleccionan las referencias necesarias para calcular el error, este se acondiciona y acumula y, cuando la desviación resulta suficiente, se actualiza tau antes de seleccionar la muestra que será entregada a la siguiente etapa.
Una característica importante de esta implementación es que no se utiliza un interpolador para generar muestras situadas entre las posiciones disponibles [36]. La corrección temporal se realiza seleccionando directamente una de las 16 muestras existentes dentro de cada símbolo. Por tanto, la resolución temporal del recuperador está determinada por el grado de sobremuestreo disponible en recepción.

El cálculo del error utiliza conjuntamente las componentes I y Q y puede realizarse antes de la recuperación de fase [29]. Por esta razón, Gardner se sitúa antes del lazo de Costas dentro de la cadena del receptor. Una vez estabilizada la recuperación temporal, el bloque entrega una única pareja I/Q por símbolo junto con una señal de validación, reduciendo así el flujo sobremuestreado a una muestra compleja válida que puede ser procesada posteriormente por Costas.

4.2.6 Receptor con recuperación mediante lazo de Costas

La salida de Gardner proporciona una única muestra compleja I/Q por símbolo, por lo que en este punto la referencia temporal ya ha sido recuperada. Sin embargo, la constelación puede mantener una rotación de fase respecto a la orientación esperada por el decisor. El bloque "qpsk_rx_core" se encarga de corregir esta rotación mediante un lazo de Costas y, posteriormente, determinar el dibit correspondiente a cada símbolo recibido.

La recuperación de fase se realiza manteniendo una estimación interna de la corrección que debe aplicarse a la muestra recibida. A partir de esta estimación se obtienen las referencias seno y coseno necesarias para realizar una rotación digital de las componentes I y Q. El resultado de esta operación son las componentes corregidas, denominadas Id y Qd, sobre las que se realizan tanto la estimación del error de fase como la decisión posterior del símbolo.

Para determinar si todavía existe una rotación residual, el bloque utiliza un detector de error adaptado a QPSK [26]. En lugar de calcular explícitamente el ángulo de cada muestra, el detector combina los valores de Id y Qd teniendo en cuenta sus signos. De esta forma se obtiene una señal de error cuya polaridad indica en qué dirección debe modificarse la estimación de fase. Cuando la constelación se encuentra correctamente orientada, el error medio tiende a situarse alrededor de cero.

El error obtenido no modifica directamente la fase utilizada en la siguiente rotación, sino que atraviesa un filtro de lazo proporcional-integral [37]. La componente proporcional permite responder a las variaciones instantáneas del error, mientras que la componente integral acumula las desviaciones persistentes. La combinación de ambas actualiza progresivamente la estimación utilizada para corregir las siguientes muestras, formando así un sistema realimentado.




Figura 4.7 – Diagrama del funcionamiento del bloque receptor

El funcionamiento completo del bloque se resume en la Figura 4.7. Cada nueva muestra I/Q procedente de Gardner se rota utilizando la estimación de fase disponible, se obtiene el error residual, se actualiza el estado del lazo y, finalmente, se realiza la decisión QPSK.

Una vez corregida la orientación de la constelación, la decisión del símbolo se obtiene directamente a partir del signo de Id y Qd. Esta operación reproduce la correspondencia utilizada en el transmisor: el signo de la componente I determina uno de los bits del dibit y el signo de Q determina el otro. El resultado se entrega como símbolo recibido junto con una señal de validación que indica cuándo se ha completado el procesamiento de una nueva muestra.

El procesamiento interno se encuentra segmentado en varias etapas registradas, de manera que la obtención de las referencias trigonométricas, la rotación de la muestra, el cálculo del error y la

actualización del lazo no tengan que realizarse en un único ciclo. Esta organización permite repartir las operaciones aritméticas y facilita el cumplimiento de las restricciones temporales de la FPGA.
De esta forma, Gardner y Costas realizan funciones consecutivas pero diferentes dentro del receptor: Gardner determina cuándo debe tomarse la muestra representativa del símbolo y Costas corrige con qué orientación de fase debe interpretarse. Tras ambas etapas, el receptor dispone del dibit decidido y puede entregarlo al comprobador de BER.

4.2.7 BER Checker

El BER Checker constituye la última etapa de la cadena de recepción. Recibe los dibits decididos por el demodulador junto con la señal “rx_valid”, que indica cuándo existe un nuevo símbolo válido, y utiliza estos datos para comprobar si la secuencia recuperada sigue correctamente la PRBS transmitida.
La comprobación se realiza de forma autosincronizante. En lugar de almacenar una copia completa de la secuencia transmitida o compensar explícitamente la latencia introducida por la cadena, el bloque mantiene un historial de los bits recibidos y utiliza la recurrencia de la PRBS-15 para predecir cuál debería ser el siguiente bit [32]. Cada nueva recepción se compara con esta predicción, de manera que el propio flujo recibido permite tanto adquirir el sincronismo como detectar posteriormente los errores.
Antes de comenzar la medida, el comprobador atraviesa una fase de adquisición de sincronismo. Durante este periodo analiza la secuencia recibida hasta comprobar que las predicciones de la PRBS se cumplen de forma suficientemente consistente. Una vez reconocida la secuencia se activa el estado “in_sync” y comienza la contabilización efectiva de bits y errores. De esta forma, el periodo inicial de adquisición no se incorpora a la medida del BER.
El bloque incorpora también un mecanismo para detectar la pérdida de sincronismo. Los errores recientes se acumulan de forma progresiva, de manera que un fallo aislado puede contabilizarse sin provocar inmediatamente una nueva adquisición, mientras que una sucesión mantenida de errores termina haciendo que el detector abandone el estado sincronizado. En ese caso se detiene temporalmente la medida y se inicia de nuevo la búsqueda de la PRBS.
Un segundo aspecto importante del diseño es la resolución de la ambigüedad de fase de QPSK. El lazo de Costas puede entregar una constelación correctamente sincronizada pero orientada según cualquiera de las cuatro rotaciones equivalentes separadas 90 grados [26]. Como consecuencia, la correspondencia entre los signos de I y Q y los bits recibidos puede diferir de la utilizada originalmente en transmisión.
Para resolver esta situación, el módulo “prbs_ber_check_auto” ejecuta en paralelo cuatro interpretaciones diferentes de los dibits recibidos, una por cada posible rotación de la constelación. Cada una intenta adquirir sincronismo con la PRBS y aquella que reconoce correctamente la secuencia se selecciona automáticamente como referencia para la medida. El sistema puede indicar además qué rotación ha sido identificada mediante la señal “locked_rot”.
Una vez adquirido el sincronismo, el sistema mantiene de forma independiente el número total de bits analizados y el número de errores detectados. Estos valores, junto con las señales de estado del comprobador, se exponen mediante el módulo “ber_checker_axi_lite” [38], permitiendo que puedan consultarse posteriormente desde software y utilizarse para calcular el BER.

Capítulo 5

IMPLEMENTACIÓN

Este capítulo recoge el proceso de desarrollo e integración del módem QPSK sobre la plataforma RFSoC4x2. El objetivo no es únicamente describir la arquitectura final, sino mostrar cómo se fue construyendo el sistema, qué problemas aparecieron durante la implementación y qué decisiones permitieron ir resolviéndolos.

El desarrollo se realizó de forma progresiva, validando los distintos bloques por separado antes de integrarlos en la cadena completa. Para ello se recurrió a simulaciones, bancos de prueba, capturas mediante ILA y análisis posterior de las señales.

A lo largo del proyecto se modificaron tanto el transmisor como el receptor y la configuración del RF Data Converter. Estas iteraciones permitieron identificar limitaciones del camino analógico, ajustar los bloques de sincronización y validar progresivamente el funcionamiento del enlace.

En los apartados siguientes se describe la evolución del sistema, desde las primeras pruebas de integración hasta su puesta en funcionamiento sobre la plataforma RFSoC4x2. Los resultados obtenidos, así como su comparación con las configuraciones anteriores, se presentan en el capítulo 6.

5.1 Validación del transmisor y del PRBS Checker

Las primeras etapas del desarrollo se centraron en comprobar el funcionamiento de los bloques digitales antes de abordar la transmisión a través de los convertidores de la plataforma. Para ello se partió de un diseño de referencia de AMD basado en la sincronización MTS [35], sobre el que se fueron incorporando los módulos propios del módem.

El prototipo inicial utilizaba una modulación de cuatro niveles de amplitud, por lo que fue necesario modificar la arquitectura para implementar una modulación QPSK. El nuevo transmisor pasó a representar cada pareja de bits mediante dos componentes, I y Q, incorporando posteriormente el sobremuestreo y el filtrado RRC previstos para el conformado de pulso.

La primera validación del transmisor se realizó mediante simulaciones en Vivado [15], comprobando la correspondencia entre los dibits de entrada y los símbolos generados. Durante la integración aparecieron también dificultades relacionadas con el cumplimiento de las restricciones temporales, especialmente en el filtro RRC, cuya primera implementación concentraba demasiadas operaciones en un único ciclo. Para resolverlo, el filtro se reorganizó utilizando una estructura FIR en forma transpuesta [8] y se distribuyeron determinadas operaciones entre varias etapas registradas.

Paralelamente, se desarrolló el sistema de comprobación de errores. Su primera versión comparaba directamente los bits transmitidos y recibidos, lo que obligaba a compensar la latencia de la cadena. Además, el cálculo del BER mediante una división realizada directamente en hardware introducía dificultades de temporización. Por estos motivos se sustituyó por un comprobador autosincronizante basado en PRBS-15, capaz de reconocer la secuencia recibida sin conocer previamente el retardo de transmisión y de mantener contadores independientes de bits y errores.

Para facilitar las pruebas se separó también la generación de datos del transmisor, creando el módulo independiente “PRBS_core”. Esta modificación permitió comprobar el generador y el medidor sin necesidad de utilizar el resto de los bloques del módem. El comprobador se verificó inicialmente mediante bancos de prueba en simulación, entre ellos “tb_prbs_ber”, que permitió comprobar sus funciones de sincronización y detección de errores.

Posteriormente se realizó una prueba específica sobre la FPGA, conectando directamente la salida del generador PRBS a la entrada del BER Checker, sin que los datos atravesaran el transmisor, el receptor ni el RF Data Converter. La señal de dato válido se mantuvo activa durante la prueba para que el comprobador procesara los dibits generados. Al ejecutar el sistema se observó que el detector adquiría sincronismo, incrementaba correctamente el contador de bits y no registraba errores.

Esta comprobación permitió verificar de manera independiente la generación de la secuencia PRBS y el funcionamiento básico del medidor de BER. De este modo, ambos bloques pudieron descartarse como origen de los fallos observados posteriormente durante la puesta en funcionamiento del enlace, concentrando las siguientes pruebas en la integración del transmisor, los convertidores y la cadena de recepción.

5.2 Loopback externo en banda base

Tras las primeras comprobaciones de los bloques digitales, se comenzó la integración del módem a través de los convertidores de la RFSoC4x2. Para facilitar la depuración se optó por una configuración de loopback externo en banda base, en la que la señal salía físicamente de la placa a través de los DAC y regresaba a los ADC mediante cables coaxiales SMA, sin utilizar todavía una portadora de radiofrecuencia.

En esta configuración, las componentes I y Q se transmitían como dos señales reales independientes. La componente I se enviaba al DAC del *tile* 230 y la componente Q al DAC del *tile* 228, mientras que la recepción se realizaba mediante los canales asociados al *tile* 226, con salidas digitales m20 y m22 [39]. Esta disposición, representada anteriormente en la Figura 4.3, permitía observar ambas componentes por separado y comprobar su comportamiento a lo largo del enlace físico. La Figura 5.1 muestra el montaje utilizado, con los dos cables SMA que unen las salidas de los DAC con las entradas del ADC.




Figura 5.1 – Fotografía del montaje del loopback externo en banda base: las componentes I y Q salen por dos DAC y vuelven al ADC mediante dos cables SMA

Para estas pruebas, la lógica programable se configuró con un reloj de 250 MHz, mientras que los convertidores trabajaban a 1 GS/s. El DAC utilizaba una interpolación por cuatro y los mezcladores del RF Data Converter permanecían desactivados, en modo *Real-to-Real* y con frecuencia de mezcla nula [13]. De

esta manera, el RFDC adaptaba las tasas de muestreo sin realizar ninguna traslación en frecuencia. Se mantuvo además la sincronización MTS para coordinar el funcionamiento de los convertidores utilizados.

Primeras pruebas y depuración del enlace

Inicialmente se simplificó el transmisor para reducir el número de elementos que podían introducir errores. Se utilizó una única muestra por símbolo, eliminando temporalmente el sobremuestreo y el filtrado RRC. Así, el transmisor se limitaba a convertir cada dibit en los niveles correspondientes de I y Q, y la recepción podía realizarse sin necesidad de recuperar todavía la temporización.

Durante estas pruebas apareció un problema de integración: el BER Checker mostraba cero bits procesados y cero errores. Dado que el comprobador ya había sido validado de forma independiente, se revisaron las señales de control del transmisor y del RFDC mediante los analizadores ILA. Se comprobó que el transmisor permanecía detenido cuando uno de los DAC no activaba correctamente su señal “tready”, situación relacionada con la sincronización MTS. Fue necesario revisar el estado de los convertidores y sus señales de disponibilidad para garantizar el avance de ambas ramas.

Una vez conseguido que los datos atravesaran el enlace, las capturas mostraron diferencias importantes entre las señales transmitidas y recibidas. Para estudiar su comportamiento se realizaron distintas pruebas con patrones conocidos, incluyendo una secuencia en la que cada símbolo se mantenía durante 32 ciclos. También se modificó la amplitud de transmisión y se revisó la correspondencia entre las componentes transmitidas y recibidas. Durante estas comprobaciones se detectó que I y Q aparecían intercambiadas en determinadas capturas debido al orden de conexión de los cables SMA.

Como comprobación adicional, se sustituyó temporalmente la señal QPSK por un tono senoidal de 31,25 MHz, generado digitalmente y observado mediante un osciloscopio. Esta prueba permitió verificar el paso de una señal conocida a través del camino DAC-ADC y comprobar el funcionamiento de los convertidores y de la conexión física independientemente del resto del procesamiento del módem.

Recuperación de la cadena QPSK y ajuste del receptor

Tras estas comprobaciones se recuperó progresivamente el transmisor QPSK con conformado de pulso. Se restableció un sobremuestreo de cuatro muestras por símbolo y se incorporó el filtro RRC de 33 coeficientes, con un factor de caida (*roll-off)* de 0,35. La amplitud de símbolo se fijó en “A_SYM” = 4000. Con el reloj de 250 MHz, esta configuración proporcionaba una tasa de 62,5 Msímbolos/s, equivalente a 125 Mbit/s.

La recuperación del sobremuestreo hizo necesario corregir también la coordinación entre la fuente de datos y el transmisor. El generador PRBS avanzaba inicialmente en cada ciclo de reloj, mientras que el transmisor únicamente consumía un nuevo dibit cada cuatro ciclos. Como consecuencia, se estaba transmitiendo solamente una parte de la secuencia generada, que dejaba de seguir la recurrencia esperada por el comprobador de BER.

Para solucionarlo se añadió una entrada de habilitación al generador PRBS y se conectó a “tx_sym_load”, de forma que la secuencia avanzara únicamente cuando el transmisor aceptaba un nuevo símbolo. Esta modificación se aplicó también al generador de secuencia fija. Además, se incorporó un multiplexor controlado desde PYNQ [40] que permitía seleccionar entre ambas fuentes sin necesidad de modificar el diseño.

En recepción fue necesario aumentar la cantidad de muestras disponibles para implementar la recuperación automática de temporización. Para ello, el ADC pasó a trabajar sin decimación, entregando cuatro muestras por ciclo de 250 MHz, agrupadas en un bus de 64 bits por componente. Esta organización proporcionaba un total de 16 muestras por símbolo, utilizadas posteriormente por el recuperador Gardner.

Gardner se incorporó inicialmente como un selector de posición fija, con el objetivo de comprobar el orden de las muestras y las señales de validación. Posteriormente se añadió el cálculo del error temporal y el lazo encargado de ajustar automáticamente la posición de muestreo. Durante su ajuste fue necesario modificar el escalado del error y permitir la inversión de la polaridad del lazo mediante la señal "loop_inv", controlada desde PYNQ. Esto permitió comprobar ambas direcciones de corrección sin tener que volver a generar el *bitstream*.

Finalmente, se incorporó antes de Gardner el filtro adaptado definitivo, diseñado para procesar las muestras recibidas en cuatro carriles paralelos. Este filtro utiliza 65 coeficientes y un árbol de sumadores registrado para distribuir las operaciones entre varias etapas, facilitando así el cumplimiento de las restricciones temporales a 250 MHz. La salida de Gardner se conectó al receptor con lazo de Costas y decisión QPSK, completando la cadena digital de recepción.

Comprobación de la cadena completa

Con los distintos bloques integrados, la validación se realizó mediante capturas ILA en varios puntos del sistema, utilizando tanto una secuencia fija de 32 símbolos como el generador PRBS. Las muestras exportadas se analizaron posteriormente en MATLAB [19] para comprobar la correspondencia entre los símbolos generados, las distintas etapas de procesamiento y los dibits recuperados por el receptor.

Estas comprobaciones permitieron verificar la continuidad de la información a través de la cadena y detectar que algunas medidas prolongadas de BER no reflejaban correctamente el comportamiento observado en las capturas. El comprobador podía permanecer sincronizado con una rotación anterior de la constelación después de que esta cambiara de orientación. Para corregirlo, se incorporó un acumulador de errores con fuga, que permite abandonar el estado de sincronismo cuando se detecta una sucesión sostenida de errores y buscar nuevamente la rotación adecuada.

De esta forma, las pruebas de loopback externo en banda base permitieron desarrollar y comprobar progresivamente el transmisor, el filtrado adaptado, los mecanismos de sincronización y el sistema de medida de errores. Los resultados experimentales de esta configuración se presentan en el capítulo de Resultados.

5.3 Loopback externo con portadora de 1 GHz

Una vez completada la validación del módem en banda base, el siguiente paso consistió en adaptar la configuración del RF Data Converter para transmitir la señal QPSK sobre una portadora de 1 GHz. Esta modificación permitió pasar de los dos caminos analógicos independientes utilizados anteriormente para las componentes I y Q a una única señal de radiofrecuencia, manteniendo el procesamiento digital desarrollado en la FPGA.

Configuración del RF Data Converter

Antes de realizar el cambio se revisó la configuración efectiva de los mezcladores del RF Data Converter mediante los archivos generados por Vivado [13]. Esta comprobación permitió confirmar que, durante las pruebas anteriores, los mezcladores se encontraban en modo *bypass* y no se estaba realizando ninguna traslación en frecuencia. A partir de esta revisión se preparó una nueva configuración del conversor, utilizando sus mezcladores finos y osciladores NCO para realizar la subida y bajada de frecuencia.

La principal modificación consistió en aumentar la frecuencia de muestreo de los convertidores, manteniendo el reloj de la lógica programable. Para ello se conservó la referencia de reloj de 500 MHz utilizada por la plataforma y se modificó la configuración del lazo de enganche de fase (PLL, *Phase-Locked*

Loop) de los convertidores, cuyo divisor de salida pasó de 12 a 3 [13] [41]. De esta forma, el cambio de frecuencia no requirió modificar los archivos de configuración de los relojes externos de la placa.

La Tabla 5.1 recoge los principales parámetros de funcionamiento utilizados en esta configuración. En ella se distinguen las frecuencias de procesamiento de la lógica programable, las tasas de muestreo de los convertidores y los factores de interpolación y decimación empleados para adaptar ambas partes del sistema.

Parámetro	Valor
Reloj FPGA	250 MHz
Sobremuestreo TX	4 muestras/símbolo
Tasa de símbolo	62,5 Msym/s
Fs DAC/ADC	4 GS/s
Interpolación DAC	x16
Frecuencia de portadora	1 GHz
NCO del DAC	+1 GHz
NCO del ADC	-1 GHz
Decimación ADC	x4
Muestras/símbolo RX	16

Tabla 5.1 - Tabla de los parámetros principales de la configuración en loopback con portadora de 1 GHz.

En transmisión, el DAC se configuró con el mezclador fino en modo I/Q a real y con el factor de interpolación indicado en la Tabla 1. De esta forma, el RF Data Converter aumenta la tasa de muestreo de la señal generada por la lógica programable y realiza su posterior traslación a la frecuencia de portadora mediante el NCO.

Este modo de funcionamiento también obligó a modificar la conexión entre el transmisor y el RF Data Converter. En la configuración anterior, las componentes I y Q se enviaban por dos interfaces independientes, cada una conectada a un DAC. En la nueva configuración fue necesario reunir ambas componentes en un único flujo digital. Para ello se incorporó un bloque de empaquetado, denominado “iq_pack”, que combina las dos muestras de 16 bits en una palabra de 32 bits, situando I en los 16 bits menos significativos y Q en los 16 bits más significativos [13]. Este flujo se entrega al RF Data Converter, que realiza internamente la conversión de la señal compleja I/Q en una única señal real de radiofrecuencia.

En recepción se configuró el ADC con el mezclador fino en modo real a I/Q y con el factor de decimación correspondiente. En este caso, uno de los aspectos más importantes fue establecer el NCO a −1 GHz, de manera que la señal recibida pudiera trasladarse nuevamente a banda base sin invertir su espectro [13] [42]. Durante la revisión se detectó que algunas configuraciones preliminares habían utilizado una frecuencia positiva también en recepción, lo que podía provocar una conjugación de la señal compleja recuperada. Esta situación es diferente de la ambigüedad de fase propia de QPSK, ya que una inversión espectral no puede corregirse únicamente mediante una rotación de la constelación.

Adaptación de las conexiones y de la cadena digital

Tras la conversión, las componentes I y Q se obtienen a través de las interfaces digitales m20 y m21, respectivamente, correspondientes al mismo convertidor ADC. Por tanto, fue necesario actualizar las conexiones del diseño para dirigir estas salidas hacia el filtro adaptado del receptor, sustituyendo la distribución utilizada anteriormente con dos canales analógicos independientes.

La modificación también simplificó la conexión física entre los convertidores. En lugar de utilizar dos cables coaxiales, uno para cada componente, el loopback pasó a realizarse mediante un único cable SMA conectado desde la salida DAC A hasta la entrada “vin2_01” del ADC B. De esta forma, la señal QPSK se

transmite y recibe a través de un único camino analógico, mientras que la separación de las componentes I y Q se realiza digitalmente dentro del RF Data Converter.

Se mantuvo además la infraestructura de sincronización MTS utilizada en las configuraciones anteriores. Aunque el enlace físico únicamente necesitaba un DAC y un ADC, el diseño conservó los nueve convertidores habilitados en el bloque RF Data Converter, cuatro DAC y cinco ADC, debido a las dependencias existentes en la distribución de los relojes y la sincronización entre *tiles* [13]. Por este motivo, se revisó la configuración de todos los convertidores habilitados, incluso de aquellos que no participaban directamente en la transmisión de datos.

Uno de los objetivos durante esta adaptación fue conservar la estructura temporal del procesamiento digital. El transmisor continuó funcionando a 250 MHz, con cuatro muestras por símbolo, mientras que el ADC, después de aplicar la decimación, entregaba una tasa efectiva de 1 GS/s. Esto permitió mantener las 16 muestras por símbolo que necesitaba el receptor, distribuidas en grupos de cuatro muestras por ciclo de reloj. En consecuencia, no fue necesario modificar la estructura del filtro adaptado, el recuperador de temporización Gardner ni el lazo de Costas, que pudieron reutilizarse con la nueva configuración del conversor.

Ajustes de amplitud y generación del diseño

Otro ajuste necesario estuvo relacionado con la amplitud de la señal. Las operaciones de mezcla introducen factores de escala que modifican el nivel de las muestras recuperadas respecto al observado durante las pruebas en banda base. Para compensar esta reducción se aumentó el parámetro “A_SYM” del transmisor de 4000 a 10000. Con este valor se buscó mantener una amplitud de recepción próxima a la utilizada durante la validación anterior, evitando tener que reajustar los lazos de sincronización. También se comprobó que el incremento no provocase desbordamientos en el filtro de transmisión, cuyo valor máximo previsto permanecía dentro del rango representable con 16 bits.

Durante la preparación de esta configuración se prestó especial atención al proceso de síntesis e implementación en Vivado. En fases anteriores del desarrollo se habían detectado situaciones en las que la herramienta reutilizaba núcleos sintetizados a partir de versiones antiguas del código. Para evitar que este problema afectara a la nueva configuración, se trabajó sobre una copia del proyecto, se revisaron las rutas de las fuentes utilizadas por los procesos de síntesis fuera de contexto y se desactivaron los mecanismos de caché y síntesis incremental [43] [44]. Posteriormente se regeneraron los productos de los bloques y se reconstruyó el diseño, comprobando que la configuración efectiva del RF Data Converter coincidía con los parámetros establecidos.

Una vez generado el diseño, se consultó el informe de utilización de recursos de Vivado para conocer la ocupación de la lógica programable. Entre los principales recursos de la FPGA se encuentran las LUT (*Look-Up Tables*), que permiten implementar funciones lógicas combinacionales.

Estas forman parte de los CLB (*Configurable Logic Blocks*), bloques lógicos configurables que también contienen registros para almacenar información entre ciclos de reloj. Por otro lado, las memorias *Block RAM* se utilizan para almacenar datos dentro de la FPGA, mientras que los bloques DSP están diseñados para realizar operaciones aritméticas, especialmente multiplicaciones y acumulaciones.

La Tabla 5.2 recoge estos recursos utilizados por el diseño integrado, incluyendo tanto la cadena del módem como la infraestructura auxiliar de sincronización y depuración como puede ser MTS o los ILAs.

CLB LUTs	CLB Regs	Block RAM (tiles)	DSPs
24.972	32.362	35,5	727

Tabla 5.2. Recursos utilizados por el diseño integrado en la plataforma RFSoC4x2.

Estos valores representan aproximadamente el 5,9 % de las LUT, el 3,8 % de los registros, el 3,3 % de la memoria Block RAM y el 17,0 % de los bloques DSP disponibles en el dispositivo. La mayor ocupación relativa corresponde a los DSP, lo que resulta coherente con las operaciones aritméticas presentes en el procesamiento digital de la señal. En términos de utilización, los resultados muestran que todavía existe margen de recursos para introducir modificaciones o ampliar determinadas partes del diseño

Comprobación de la cadena completa

Finalmente, la puesta en funcionamiento de la nueva configuración se realizó mediante una validación progresiva de la cadena. Primero se verificaron las salidas del transmisor para comprobar que el cambio de amplitud se había aplicado correctamente. A continuación, se observaron las componentes I y Q recuperadas por el ADC y se comprobó que ambas contenían señal sin alcanzar los límites de representación.

Una vez verificado el recorrido a través de los convertidores, se analizaron las muestras obtenidas después del filtro adaptado y de Gardner. La observación de la constelación permitió comprobar la recuperación de los cuatro símbolos QPSK, mientras que el receptor se encargaba de corregir la orientación de fase antes de realizar la decisión. También se utilizó la secuencia PRBS-15 para verificar que los símbolos recuperados mantenían la estructura esperada y que el comprobador de BER podía adquirir sincronismo con la nueva configuración.

Como comprobación adicional, se realizaron medidas espectrales sobre la salida analógica para verificar la traslación de la señal hasta la portadora seleccionada. Las capturas de las constelaciones, las medidas de BER y los resultados de esta verificación espectral se presentan y analizan en el capítulo 6.

Con estas modificaciones quedó implementada la configuración de loopback externo sobre una portadora de 1 GHz, manteniendo el procesamiento digital del módem en la FPGA y delegando en el RF Data Converter la adaptación de las tasas de muestreo y la conversión en frecuencia.

5.4 Comunicación entre dos placas mediante cable SMA

Una vez validado el funcionamiento del módem sobre una portadora de 1 GHz mediante loopback en una única RFSoC, el siguiente paso consistió en extender la comunicación a dos plataformas independientes [45]. El objetivo de esta prueba fue comprobar el comportamiento del sistema cuando las funciones de transmisión y recepción se realizan en dispositivos físicos diferentes, manteniendo la conexión entre ellos mediante un cable coaxial.

Para esta configuración se utilizó el mismo diseño de Vivado en ambas placas, cargando el mismo *bitstream* y conservando los parámetros de funcionamiento establecidos en el apartado anterior. De esta forma, no fue necesario desarrollar arquitecturas independientes para el transmisor y el receptor. La principal modificación consistió en cambiar la conexión física, utilizando la salida del DAC A de una RFSoC para transmitir la señal y la entrada del ADC B de la segunda placa para recibirla mediante un cable SMA.

La Figura 5.2 muestra el montaje: la salida DAC A de la placa transmisora, la cual se ubica en la zona derecha de la imagen, se conecta con un cable SMA a la entrada del ADC B de la placa receptora.




Figura 5.2 – Fotografía del montaje de la comunicación entre dos RFSoC4x2 mediante cable SMA con portadora de 1 GHz

Separación de las plataformas y sincronización

La principal diferencia respecto al loopback anterior es que el transmisor y el receptor dejan de compartir el mismo dispositivo físico. En la primera plataforma se genera la secuencia de datos, se realiza la modulación QPSK y se traslada la señal a radiofrecuencia mediante el RF Data Converter. La segunda plataforma recibe la señal analógica, la convierte nuevamente a banda base y realiza el procesamiento necesario para recuperar los símbolos transmitidos.

Esta separación introduce una consideración importante relacionada con la sincronización. Aunque ambas placas utilizan el mismo *bitstream* y, por tanto, tienen configuradas las mismas frecuencias nominales, esto no garantiza que sus referencias de reloj estén sincronizadas. El sistema MTS permite sincronizar los convertidores dentro de cada plataforma, pero no establece por sí mismo una referencia común entre dispositivos diferentes [13].

5.5 Comunicación entre dos placas mediante antenas

Como última configuración experimental, se sustituyó la conexión coaxial entre las dos plataformas RFSoC4x2 por un enlace inalámbrico mediante antenas, manteniendo la modulación QPSK y la portadora de 1 GHz. Para este ensayo se utilizaron dos antenas del equipo ADALM-PLUTO (PlutoSDR) de Analog Devices, correspondientes al modelo JCG401 de Jinchang Electron [46]. Según la documentación del fabricante, estas antenas están especificadas para las bandas de 824 a 894 MHz y de 1710 a 2170 MHz . La frecuencia de trabajo del módem queda fuera de estos intervalos nominales, aunque las antenas pueden presentar respuesta en otras frecuencias.

Adaptación al enlace inalámbrico

Para realizar esta prueba se colocaron las dos plataformas RFSoC sobre una misma mesa de trabajo, conectando una antena a la salida de transmisión de la primera placa y otra a la entrada de recepción de la segunda. Las antenas se situaron próximas entre sí, con una separación aproximada de unos pocos centímetros. Esta disposición permitió realizar una primera comprobación de la comunicación inalámbrica en un entorno de laboratorio y a muy corta distancia.

La Figura 5.3 muestra la disposición de las placas y de las antenas durante el ensayo.




Figura 5.3 - Fotografia del montaje de la comunicación inalámbrica entre dos RFSoC4x2 con antenas del ADALM-PLUTO separadas unos pocos centímetros

La sustitución del cable coaxial por las antenas modificó las condiciones de propagación de la señal. A diferencia de la conexión directa utilizada anteriormente, la transmisión se realizó a través del aire, quedando expuesta a las pérdidas de propagación [47], las posibles reflexiones del entorno y las interferencias presentes durante la prueba. Aunque la corta separación entre las antenas facilitaba la recepción de la señal, esta configuración permitió comprobar el comportamiento del módem sin una conexión eléctrica directa entre los convertidores de ambas placas.

Durante este ensayo se mantuvieron sin modificaciones los mecanismos de sincronización del receptor utilizados en la comunicación por cable. De esta forma, la prueba permitió evaluar el comportamiento del sistema al cambiar el medio de transmisión sin alterar las etapas de procesamiento digital.

Comprobación de la comunicación inalámbrica

La validación se centró en comprobar la recuperación de la información transmitida y evaluar el comportamiento del enlace mediante el BER Checker. Para ello se utilizó la secuencia PRBS-15 como fuente de datos, permitiendo al comprobador identificar la secuencia recibida y contabilizar los bits procesados y los errores detectados.

Las medidas obtenidas se consultaron desde PYNQ, siguiendo el procedimiento utilizado en las configuraciones anteriores. De esta forma fue posible evaluar cuantitativamente el funcionamiento del enlace inalámbrico y compararlo posteriormente con los resultados obtenidos mediante la conexión por cable.

Con esta última prueba se completó la validación experimental del módem en las diferentes configuraciones planteadas durante el desarrollo. El sistema pasó de las primeras conexiones en banda base a la transmisión sobre una portadora de 1 GHz y, finalmente, a la comunicación entre dos plataformas independientes mediante un canal inalámbrico. Los resultados obtenidos, así como su comparación con las configuraciones anteriores, se presentan en el capítulo 6.

Capítulo 6

RESULTADOS

En este capítulo se presentan los resultados experimentales obtenidos durante la validación del módem QPSK sobre la plataforma RFSoC4x2. Se analizan las constelaciones y las medidas de BER de los distintos escenarios de prueba, comparando el comportamiento del sistema en las configuraciones de loopback y en la comunicación entre dos placas mediante cable y antenas. También se incluyen las medidas espectrales realizadas para comprobar la conversión de la señal a una portadora de 1 GHz.

6.1 Loopback externo en banda base

La Figura 6.1 muestra las constelaciones obtenidas en los distintos puntos de la cadena durante la prueba de loopback externo en banda base. Estas representaciones permiten observar cómo evoluciona la distribución de las muestras a medida que la señal atraviesa los convertidores y las etapas de procesamiento del receptor.

A la salida del transmisor se aprecia una distribución ordenada, formada por numerosas agrupaciones pequeñas y simétricas. Esta estructura se debe al sobremuestreo y al conformado de pulso mediante el filtro RRC. Como se representan todas las muestras generadas y no únicamente los instantes de decisión, aparecen tanto las posiciones correspondientes a los símbolos QPSK como los valores intermedios producidos durante las transiciones entre ellos.

Tras atravesar el camino de conversión, la constelación del ADC presenta una forma aproximadamente rectangular, con las muestras distribuidas de manera mucho más continua. Esto se debe, en parte, a que el ADC entrega múltiples muestras por símbolo, incluyendo numerosos valores correspondientes a las transiciones. Sin embargo, también se observa una pérdida de la estructura ordenada que presentaba la señal transmitida, lo que indica que el recorrido por los convertidores y el enlace físico ha modificado su distribución.

A la salida del filtro adaptado, la nube adquiere una forma más redondeada, con determinadas regiones de mayor concentración. El filtrado combina las muestras consecutivas de la señal recibida y modifica su distribución al recuperar la forma de los pulsos transmitidos. No obstante, todavía se representan diferentes instantes dentro de cada símbolo, por lo que no cabe esperar cuatro agrupaciones claramente separadas en esta etapa.

Finalmente, Gardner selecciona una muestra por símbolo en los instantes estimados como óptimos. Por este motivo, su constelación deja de mostrar las trayectorias intermedias y comienza a presentar cuatro agrupaciones, correspondientes a las posibles combinaciones de I y Q. Sin embargo, estas regiones siguen siendo bastante dispersas y presentan una separación poco definida, lo que dificulta la decisión correcta de algunos símbolos.




Figura 6.1 - Captura de MATLAB con la evolución de la constelación QPSK en loopback en banda base

Esta dispersión se refleja también en la medida del BER Checker, presentada en la Figura 6.2. Durante la prueba se contabilizaron 1.362.370 bits y 22.061 errores, obteniéndose un BER aproximado de $1{,}62 \times 10^{-2}$. Este resultado muestra que la recuperación de los datos presenta errores, en concordancia con la dispersión observada a la salida de Gardner.

Además, en la captura se observa que el indicador "in_sync" se encuentra desactivado en las últimas lecturas. Por tanto, el BER obtenido corresponde a los errores acumulados durante los intervalos contabilizados y no garantiza que el sincronismo se haya mantenido de forma continua durante toda la prueba.

```
in_sync=0  locked_rot=0  bits=1362370  errs=22061  BER=0.0162
```

```
In [15]: high_count = ol.axi_gpio_count.channel1.read()
         low_count = ol.axi_gpio_count.channel2.read()
         total_count = (high_count << 32) | low_count

         high_error = ol.axi_gpio_error.channel1.read()
         low_error = ol.axi_gpio_error.channel2.read()
         total_errores = (high_error << 32) | low_error

         BER=total_errores/total_count
         print(f"Errores acumulados: {total_errores}")
         print(f"Bits procesados: {total_count}")
         print(f"BER actual: {BER:.2e}")

Errores acumulados: 22061
Bits procesados: 1362370
BER actual: 1.62e-02
```

Figura 6.2 - Captura de pantalla del notebook mostrando la tasa de error de bit durante el loopback en banda base.

6.2 Loopback externo con portadora de 1 GHz

La Figura 6.3 muestra las constelaciones obtenidas durante la prueba de loopback externo con una portadora de 1 GHz. En comparación con los resultados anteriores en banda base, se observa una recuperación de los símbolos mucho más definida, especialmente a la salida del bloque Gardner.




Figura 6.3 - Gráfica de MATLAB de la evolución de la constelación QPSK en loopback con portadora de 1 GHz

La señal transmitida presenta una distribución ordenada de pequeñas agrupaciones, producida por el sobremuestreo y el conformado mediante el filtro RRC. Tras la conversión a radiofrecuencia y su posterior recuperación en el ADC, las muestras forman una figura aproximadamente romboidal, con cuatro zonas de mayor concentración próximas a sus vértices. Esta orientación es compatible con una diferencia de fase entre la señal transmitida y la recibida. Los puntos distribuidos por el interior y los bordes del rombo corresponden a muestras tomadas durante las transiciones entre símbolos, por lo que su presencia no implica necesariamente errores de recepción.

A la salida del filtro adaptado se mantiene una geometría similar, aunque las cuatro regiones principales aparecen más definidas. El filtrado modifica la distribución de las muestras y favorece la concentración de la señal en los instantes correspondientes a los símbolos. Sin embargo, al seguir representándose varias muestras por símbolo, todavía aparecen trayectorias intermedias.

El cambio más evidente se produce después de Gardner. La constelación queda reducida a cuatro agrupaciones compactas, situadas aproximadamente sobre los ejes I y Q y claramente separadas entre sí. Esta distribución indica que la recuperación de temporización está seleccionando muestras próximas a los instantes adecuados de decisión, con una dispersión considerablemente menor que la observada en banda base.

```
in_sync=1  locked_rot=3  bits=1252127534  errs=0  BER=0
```

```
In [15]: high_count = ol.axi_gpio_count.channel1.read()
         low_count = ol.axi_gpio_count.channel2.read()
         total_count = (high_count << 32) | low_count

         high_error = ol.axi_gpio_error.channel1.read()
         low_error = ol.axi_gpio_error.channel2.read()
         total_errores = (high_error << 32) | low_error

         BER=total_errores/total_count
         print(f"Errores acumulados: {total_errores}")
         print(f"Bits procesados: {total_count}")
         print(f"BER actual: {BER:.2e}")

         Errores acumulados: 0
         Bits procesados: 1255686658
         BER actual: 0.00e+00
```

Figura 6.4 – Captura del notebook con la medida de BER obtenida durante el loopback externo con portadora de 1 GHz

La Figura 6.4 muestra los resultados obtenidos mediante el BER Checker. Durante la prueba se contabilizaron 1.255.686.658 bits sin registrar ningún error, obteniéndose un BER de 0 en el intervalo medido. Las lecturas sucesivas muestran que el comprobador permaneció sincronizado ("in_sync" = 1) y mantuvo seleccionada la rotación "locked_rot" = 3, correspondiente a una de las cuatro posibles orientaciones de los símbolos QPSK.

Estos resultados son coherentes con la separación observada en la constelación de Gardner y confirman que el sistema consiguió recuperar correctamente la secuencia transmitida durante el intervalo de medida. Frente al loopback en banda base, esta configuración presentó una recuperación de símbolos mucho más definida y no registró errores de bit durante la prueba.

6.3 Comunicación entre dos placas mediante cable

La Figura 6.5 muestra las constelaciones obtenidas durante la comunicación entre dos plataformas RFSoC4x2 conectadas mediante cable coaxial, manteniendo la transmisión sobre una portadora de 1 GHz. En comparación con el loopback realizado sobre una única placa, las muestras recibidas presentan una mayor dispersión, aunque sigue siendo posible identificar las cuatro regiones correspondientes a los símbolos QPSK.




Figura 6.5 – Captura de MATLAB con la evolución de la constelación QPSK durante la comunicación entre dos plataformas RFSoC4x2 mediante cable

A la salida del transmisor se mantiene la distribución ordenada observada en las pruebas anteriores. Sin embargo, la constelación obtenida tras el ADC presenta una forma aproximadamente cuadrada, con una elevada dispersión de muestras y una mayor concentración hacia las esquinas. Esta distribución incluye tanto las muestras correspondientes a los símbolos como los valores intermedios de sus transiciones, por lo que todavía no permite evaluar directamente la calidad de las decisiones.
Después del filtro adaptado comienzan a distinguirse cuatro regiones de mayor concentración, situadas aproximadamente en las esquinas de la constelación. También aparecen trayectorias curvas y muestras dispersas en la zona central, correspondientes a distintos instantes de muestreo de la señal filtrada.
A la salida de Gardner se observa una distribución característica: las muestras se concentran alrededor de cuatro posiciones, pero también aparecen numerosos puntos a lo largo de los lados del cuadrado que forman. A diferencia del loopback anterior, donde los cuatro grupos estaban claramente aislados, aquí existe una dispersión apreciable entre las posiciones de los símbolos. Esto indica que la recuperación temporal no consigue concentrar todas las muestras alrededor de los puntos esperados, aunque la figura por sí sola no permite determinar la causa concreta de esta degradación.

La Figura 6.6 recoge las medidas obtenidas mediante el BER Checker. Durante la prueba se contabilizaron 23.962.412 bits y 100.010 errores, obteniéndose un BER aproximado de $4{,}17 \times 10^{-3}$. Las lecturas sucesivas muestran que el indicador “in_sync” alterna entre los estados 0 y 1, mientras que la rotación seleccionada por el comprobador también cambia durante la medida. Este comportamiento indica que la sincronización de la secuencia recibida no se mantuvo de forma continua.

El resultado confirma que fue posible recuperar información entre ambas placas, aunque con errores y pérdidas intermitentes de sincronismo. La mayor dispersión observada a la salida de Gardner es coherente con esta degradación respecto al loopback de 1 GHz realizado sobre una única plataforma, donde no se registraron errores durante el intervalo analizado.

```
in_sync=0  locked_rot=0  bits=22787374  errs=97409  BER=0.00427
in_sync=0  locked_rot=0  bits=23936344  errs=99993  BER=0.00418
```

```
In [13]: high_count = ol.axi_gpio_count.channel1.read()
         low_count = ol.axi_gpio_count.channel2.read()
         total_count = (high_count << 32) | low_count

         high_error = ol.axi_gpio_error.channel1.read()
         low_error = ol.axi_gpio_error.channel2.read()
         total_errores = (high_error << 32) | low_error

         BER=total_errores/total_count
         print(f"Errores acumulados: {total_errores}")
         print(f"Bits procesados: {total_count}")
         print(f"BER actual: {BER:.2e}")
```

```
Errores acumulados: 100010
Bits procesados: 23962412
BER actual: 4.17e-03
```

Figura 6.6 – Captura del Notebook con la medida de BER obtenida durante la comunicación entre dos RFSoC4x2 mediante cable

6.4 Comunicación entre dos placas mediante antenas

La última prueba se realizó sustituyendo la conexión por cable coaxial entre las dos plataformas RFSoC4x2 por un enlace inalámbrico mediante antenas, manteniendo la portadora de 1 GHz. Las antenas se colocaron a una distancia de pocos centímetros, por lo que la comunicación se evaluó en condiciones de muy corto alcance.

En esta configuración no se dispone de capturas de las constelaciones en los distintos puntos del receptor. Por tanto, el análisis se centra en las medidas obtenidas mediante el BER Checker, recogidas en la Figura 6.7. Durante la prueba se contabilizaron 2.290.810 bits procesados y 20.742 errores, obteniéndose un BER aproximado de $9{,}05 \times 10^{-3}$. Este valor es superior al registrado durante la comunicación entre las dos placas mediante cable, que fue de $4{,}17 \times 10^{-3}$.

```
in_sync=0  locked_rot=0  bits=2284376  errs=20683  BER=0.00905
```

```
In [13]: high_count = ol.axi_gpio_count.channel1.read()
         low_count = ol.axi_gpio_count.channel2.read()
         total_count = (high_count << 32) | low_count

         high_error = ol.axi_gpio_error.channel1.read()
         low_error = ol.axi_gpio_error.channel2.read()
         total_errores = (high_error << 32) | low_error

         BER=total_errores/total_count
         print(f"Errores acumulados: {total_errores}")
         print(f"Bits procesados: {total_count}")
         print(f"BER actual: {BER:.2e}")

         Errores acumulados: 20742
         Bits procesados: 2290810
         BER actual: 9.05e-03
```

Figura 6.7 – Captura del Notebook con la medida de BER durante la comunicación inalámbrica entre dos RFSoC4x2

Las lecturas sucesivas muestran que los contadores de bits y errores aumentan de manera continua. Sin embargo, el indicador “in_sync” permanece desactivado en todas las lecturas mostradas y no se observa una rotación bloqueada de forma estable. Esto indica que el comprobador no consiguió confirmar la sincronización de la secuencia PRBS durante los instantes registrados, por lo que el BER calculado debe interpretarse teniendo en cuenta esta limitación.

La prueba permitió obtener medidas de la señal recibida a través del enlace inalámbrico, aunque con una proporción de errores superior a la observada mediante cable y sin un estado de sincronización confirmado. Al no disponer de constelaciones para esta configuración, no es posible identificar qué etapa del receptor contribuyó principalmente a la degradación ni atribuirla a una causa concreta. Los resultados quedan limitados a las condiciones de separación y montaje utilizadas durante el ensayo.

6.5 Verificación espectral de la conversión a radiofrecuencia

Para comprobar experimentalmente el efecto de la conversión en frecuencia realizada por el RF Data Converter, se observó mediante un analizador de espectros la señal correspondiente al canal Q, extraída directamente a través de una de las salidas SMA de la plataforma.

En la Figura 6.8, con la señal trabajando en banda base, se puede observar como el contenido espectral se concentra en torno a 0 Hz, tal como corresponde a una componente de banda base. Al habilitar la conversión a radiofrecuencia mediante el mezclador digital del RFDC y configurar el NCO a 1 GHz, el espectro observado se desplaza y queda centrado alrededor de dicha frecuencia. Esta segunda medida, vista en la Figura 6.9, permite verificar experimentalmente que la traslación desde banda base hasta la portadora objetivo de 1 GHz se realiza correctamente.




Figura 6.8 - Captura en el analizador de espectros de la componente Q en banda base




Figura 6.9 – Captura en el analizador de espectros de la componente Q tras la subida de una portadora de 1 GHz

Capítulo 7
CONCLUSIONES Y TRABAJOS FUTUROS

En este capítulo se recogen las principales conclusiones obtenidas durante el diseño, la implementación y la validación experimental del módem QPSK sobre la plataforma RFSoC4x2. También se plantean posibles líneas de trabajo futuro a partir de los resultados obtenidos y de las limitaciones observadas durante las pruebas.

7.1 Conclusiones

Durante la realización de este Trabajo Fin de Grado se ha completado el diseño y la implementación de un módem QPSK sobre la plataforma RFSoC4x2. Se han desarrollado las cadenas de transmisión y recepción, incorporando el conformado de pulso RRC, el filtrado adaptado y los mecanismos de recuperación de temporización y fase mediante Gardner y Costas. También se ha integrado un comprobador de BER basado en una secuencia PRBS-15 para evaluar la recuperación de los datos transmitidos.

Como complemento a esta memoria, se ha creado un repositorio en GitHub para reunir el código fuente y los archivos asociados al desarrollo y validación del módem [48].

Se ha conseguido integrar el módem con el RF Data Converter de la plataforma, utilizando sus recursos de conversión y procesamiento digital para trabajar con una portadora de 1 GHz. Esta integración requirió adaptar las interfaces entre los distintos bloques y organizar el procesamiento de las muestras recibidas, manteniendo la lógica programable a 250 MHz. Las comprobaciones realizadas durante el desarrollo permitieron detectar y corregir problemas de conexión, sincronización y temporización hasta completar la cadena.

La validación experimental se llevó a cabo mediante distintas configuraciones, comenzando por las pruebas en banda base y continuando con la transmisión sobre una portadora de 1 GHz. En el loopback externo sobre una única placa se consiguió recuperar la información sin detectar errores durante un intervalo de medida de aproximadamente 1,26 Gbit. Posteriormente, se realizaron ensayos entre dos plataformas RFSoC4x2 independientes, tanto mediante cable coaxial como mediante antenas.

Las pruebas entre dos plataformas RFSoC4x2 permitieron ampliar la evaluación del módem a configuraciones con transmisor y receptor independientes. Se consiguió recuperar información mediante la conexión por cable y se realizó también un ensayo de transmisión inalámbrica con antenas a corta distancia. Estos experimentos permitieron comprobar el comportamiento del sistema en distintos escenarios de comunicación y establecer una base para continuar mejorando su funcionamiento entre plataformas independientes.

7.2 Trabajos futuros

A partir de los resultados obtenidos durante el desarrollo del módem, se plantean las siguientes líneas de trabajo para ampliar su validación experimental y estudiar su comportamiento en diferentes condiciones de comunicación:

- **Estudiar la sincronización entre plataformas independientes**. Analizar las diferencias entre las referencias de reloj de ambas RFSoC4x2 y su posible influencia sobre la comunicación. Una continuación sería evaluar las desviaciones de frecuencia y la deriva temporal entre transmisor y receptor, comparando el funcionamiento con relojes independientes y con una referencia compartida.
- **Caracterizar el comportamiento del enlace ante distintas condiciones de recepción**. Realizar medidas de potencia transmitida y recibida e introducir diferentes niveles de atenuación, ruido e interferencias de forma controlada. A partir de las constelaciones y las medidas de BER, se podría estudiar la relación entre las condiciones del canal y la calidad de la información recuperada.
- **Ampliar las pruebas de comunicación inalámbrica**. Realizar ensayos a diferentes distancias y con distintas orientaciones de las antenas, extendiendo posteriormente las pruebas a entornos exteriores. Para ello, se propone adaptar la frecuencia de trabajo a la banda de 2,4 GHz (2400-2483,5 MHz), contemplada para determinadas aplicaciones de radiocomunicación de uso común en el Cuadro Nacional de Atribución de Frecuencias [49]. Este cambio requeriría revisar la configuración del RF Data Converter, el ancho de banda de la señal y las antenas utilizadas. Antes de realizar emisiones radiadas, también sería necesario verificar el cumplimiento de los límites de potencia y del resto de las condiciones técnicas y reglamentarias aplicables.
- **Ampliar el registro de las medidas experimentales**. Incorporar herramientas que permitan almacenar automáticamente los contadores del BER Checker y los estados de sincronización durante ensayos prolongados. De esta manera, se podría analizar la evolución temporal del enlace y comparar sus resultados bajo diferentes configuraciones de prueba.

Capítulo 8

BIBLIOGRAFÍA

[1] J. Mitola, «The software radio architecture», *IEEE Communications Magazine*, vol. 33, n.º 5, pp. 26-38, 1995.

[2] AMD/Xilinx, «Zynq UltraScale+ RFSoC Data Sheet: Overview (DS889)». [En línea]. Disponible en: https://docs.amd.com/v/u/en-US/ds889-zynq-usp-rfsoc-overview

[3] J. G. Proakis y M. Salehi, *Digital Communications*, 5.ª ed. Nueva York: McGraw-Hill, 2008.

[4] ETSI, «Digital Video Broadcasting (DVB); Second generation framing structure, channel coding and modulation systems for Broadcasting, Interactive Services, News Gathering and other broadband satellite applications; Part 1: DVB-S2», EN 302 307-1, V1.4.1, 2014.

[5] R. I. Lackey y D. W. Upmal, «Speakeasy: the military software radio», *IEEE Communications Magazine*, vol. 33, n.º 5, pp. 56-61, 1995.

[6] GNU Radio Project, «GNU Radio: the free and open software radio ecosystem». [En línea]. Disponible en: https://www.gnuradio.org/

[7] S. M. Trimberger, «Three Ages of FPGAs: A Retrospective on the First Thirty Years of FPGA Technology», *Proceedings of the IEEE*, vol. 103, n.º 3, pp. 318-331, 2015.

[8] AMD/Xilinx, «UltraScale Architecture DSP Slice User Guide (UG579)», 2021. [En línea]. Disponible en: https://docs.amd.com/v/u/en-US/ug579-ultrascale-dsp

[9] AMD/Xilinx, «Zynq-7000 SoC Data Sheet: Overview (DS190)». [En línea]. Disponible en: https://docs.amd.com/v/u/en-US/ds190-Zynq-7000-Overview

[10] A. V. Oppenheim y R. W. Schafer, *Discrete-Time Signal Processing*, 3.ª ed. Upper Saddle River: Pearson, 2010. [En línea]. Disponible en: https://ocw.mit.edu/courses/res-6-dtsp-discrete-time-signal-processing/resources/mitres_6-dtsp_s26_thirdedition_pdf/

[11] AMD/Xilinx, «UltraFast Design Methodology Guide for FPGAs and SoCs (UG949)», 2024.

[12] K. K. Parhi, *VLSI Digital Signal Processing Systems: Design and Implementation*. Nueva York: Wiley, 1999.

[13] AMD/Xilinx, «Zynq UltraScale+ RFSoC RF Data Converter v2.6 LogiCORE IP Product Guide (PG269)», 2025. [En línea]. Disponible en: https://docs.amd.com/r/en-US/pg269-rf-data-converter/Introduction

[14] F. J. Harris, *Multirate Signal Processing for Communication Systems*. Upper Saddle River: Prentice Hall, 2004.

[15] AMD/Xilinx, «Vivado Design Suite User Guide: Design Flows Overview (UG892)», v2024.1, 2024. [En línea]. Disponible en: https://docs.amd.com/r/en-US/ug892-vivado-design-flows-overview/Vivado-System-Level-Design-Flows

[16] AMD/Xilinx, «Vivado Design Suite User Guide: Designing IP Subsystems Using IP Integrator (UG994)», v2024.1, 2024. [En línea]. Disponible en: https://docs.amd.com/r/en-US/ug994-vivado-ip-subsystems/Getting-Started-with-Vivado-IP-Integrator

[17] AMD/Xilinx, «Vivado Design Suite User Guide: Programming and Debugging (UG908)», v2024.1, 2024. [En línea]. Disponible en: https://docs.amd.com/r/en-US/ug908-vivado-programming-debugging/Introduction

[18] AMD/Xilinx, «System Integrated Logic Analyzer LogiCORE IP Product Guide (PG261)». [En línea]. Disponible en: https://docs.amd.com/v/u/1.0-English/pg261-system-ila

[19] The MathWorks, «MATLAB». [En línea]. Disponible en: https://www.mathworks.com/products/matlab.html

[20] J. Goldsmith, C. Ramsay, D. Northcote, K. W. Barlee, L. H. Crockett y R. W. Stewart, «Control and Visualisation of a Software Defined Radio System on the Xilinx RFSoC Platform Using the PYNQ Framework», *IEEE Access*, vol. 8, pp. 129012-129031, 2020.

[21] StrathSDR (Universidad de Strathclyde), «rfsoc_qpsk: PYNQ example of using the RFSoC as a QPSK radio transceiver», repositorio de código abierto en GitHub. [En línea]. Disponible en: https://github.com/strath-sdr/rfsoc_qpsk

[22] L. H. Crockett, D. Northcote y R. W. Stewart (eds.), *Software Defined Radio with Zynq UltraScale+ RFSoC*. Glasgow: Strathclyde Academic Media, 2023. [En línea]. Disponible en: https://www.rfsocbook.com

[23] S. Bimbi Junior, V. Chaves de Oliveira y G. Bedicks Junior, «Software Defined Radio Implementation of a QPSK Modulator/Demodulator in an Extensive Hardware Platform Based on FPGAs Xilinx ZYNQ», *Journal of Computer Science*, vol. 11, n.º 4, pp. 598-611, 2015.

[24] Avnet, «ZedBoard Zynq-7000 ARM/FPGA SoC Development Board». [En línea]. Disponible en: https://www.avnet.com/wps/portal/us/products/avnet-boards/avnet-board-families/zedboard/

[25] Analog Devices, «AD-FMCOMMS1-EBZ: Analog RF front end FMC module». [En línea]. Disponible en: https://www.analog.com/en/resources/evaluation-hardware-and-software/evaluation-boards-kits/eval-fmcomms.html#eb-overview

[26] M. Rice, *Digital Communications: A Discrete-Time Approach*. Upper Saddle River: Pearson Prentice Hall, 2009. [En línea]. Disponible en: https://es.scribd.com/document/218582216/Digital-Communications-A-Discrete-Time-Approach-Michael-Rice

[27] H. Nyquist, «Certain topics in telegraph transmission theory», *Transactions of the American Institute of Electrical Engineers*, vol. 47, n.º 2, pp. 617-644, 1928.

[28] H. Meyr, M. Moeneclaey y S. A. Fechtel, *Digital Communication Receivers: Synchronization, Channel Estimation, and Signal Processing*. Nueva York: Wiley, 1998.

[29] F. M. Gardner, «A BPSK/QPSK timing-error detector for sampled receivers», *IEEE Transactions on Communications*, vol. COM-34, n.º 5, pp. 423-429, 1986.

[30] J. P. Costas, «Synchronous communications», *Proceedings of the IRE*, vol. 44, n.º 12, pp. 1713-1718, 1956.

[31] ITU-T, «General requirements for instrumentation for performance measurements on digital transmission equipment», Recomendación O.150, 1996. [En línea]. Disponible en: https://www.itu.int/rec/T-REC-O.150

[32] S. W. Golomb, *Shift Register Sequences*. San Francisco: Holden-Day, 1967.

[33] P. Alfke, «Efficient Shift Registers, LFSR Counters, and Long Pseudo-Random Sequence Generators», Xilinx, nota de aplicación XAPP052, v1.1, 1996.

[34] ARM, «AMBA 4 AXI4-Stream Protocol Specification», IHI 0051A, 2010.

[35] AMD/Xilinx, «RFSoC-MTS: RFSoC-PYNQ Multi-Tile Synchronization overlay», repositorio de código abierto en GitHub. [En línea]. Disponible en: https://github.com/Xilinx/RFSoC-MTS

[36] F. M. Gardner, «Interpolation in digital modems. I. Fundamentals», *IEEE Transactions on Communications*, vol. 41, n.º 3, pp. 501-507, 1993.

[37] F. M. Gardner, *Phaselock Techniques*, 3.ª ed. Hoboken: Wiley, 2005.

[38] ARM, «AMBA AXI and ACE Protocol Specification», IHI 0022 (incluye AXI4-Lite).

[39] Real Digital, «RFSoC 4x2 Reference Manual», rev. A5. [En línea]. Disponible en: https://www.realdigital.org/downloads/15456c97a4fe5a1ee66208c5aa3894bb.pdf

[40] AMD/Xilinx, «PYNQ: Python productivity for Zynq». [En línea]. Disponible en: http://www.pynq.io

[41] AMD/Xilinx, «Zynq UltraScale+ RFSoC Data Sheet: DC and AC Switching Characteristics (DS926)».

[42] AMD/Xilinx, «RFSoC-PYNQ: Python productivity for RFSoC platforms», repositorio de código abierto en GitHub. [En línea]. Disponible en: https://github.com/Xilinx/RFSoC-PYNQ

[43] AMD/Xilinx, «Vivado Design Suite User Guide: Designing with IP (UG896)», v2024.1, 2024.

[44] AMD/Xilinx, «Vivado Design Suite User Guide: Synthesis (UG901)», v2024.1, 2024.

[45] StrathSDR (Universidad de Strathclyde), «rfsoc_radio: PYNQ example of using the RFSoC as a QPSK/BPSK radio transceiver», repositorio de código abierto en GitHub. [En línea]. Disponible en: https://github.com/strath-sdr/rfsoc_radio

[46] Analog Devices, «ADALM-PLUTO Evaluation Board». [En línea]. Disponible en: https://www.analog.com/en/resources/evaluation-hardware-and-software/evaluation-boards-kits/adalm-pluto.html

[47] H. T. Friis, «A note on a simple transmission formula», *Proceedings of the IRE*, vol. 34, n.º 5, pp. 254-256, 1946.

[48] R. Mata Alonso, «Sdr_QPSK_RFSoC4x2», repositorio de código en GitHub, 2026. [En línea]. Disponible en: https://github.com/RubenMata24/Sdr_QPSK_RFSoC4x2

[49] Ministerio para la Transformación Digital y de la Función Pública, «Orden TDF/732/2026, de 10 de julio, por la que se aprueba el Cuadro Nacional de Atribución de Frecuencias», Boletín Oficial del Estado, n.º 173, 17 de julio de 2026. [En línea]. Disponible en: https://www.boe.es/eli/es/o/2026/07/10/tdf732

APÉNDICES

Apéndice A

DISEÑO DE VIVADO Y MONTAJES DE VERIFICACIÓN ESPECTRAL

En este anexo se muestran las principales conexiones y configuraciones del diseño implementado en Vivado. Las capturas permiten observar la integración de los bloques de transmisión y recepción con el RF Data Converter de la plataforma RFSoC4x2, así como los parámetros utilizados para realizar la conversión entre banda base y radiofrecuencia además de los montajes utilizados para realizar las medidas espectrales presentadas en el apartado 6.6. Las fotografías muestran las conexiones entre la plataforma RFSoC4x2 y el equipo de medida durante las pruebas en banda base y con portadora de 1 GHz.

A.1. Vista general del diseño




Figura A.1 - Vista general del diseño del modem QPSK integrado en Vivado.

A.2. Cadena de transmisión




Figura A.2 - Integración de los bloques de transmisión y su conexión con el RF Data Converter.

A.3. Cadena de recepción




Figura A.3 - Integración de la cadena de recepción.

A.4. Configuración del RF Data Converter




Figura A.4 - Configuración del DAC (Tile 230) para la transmisión con portadora de 1 GHz.




Figura A.5 - Configuración del ADC (Tile 226) para la recuperación de las componentes I y Q en banda base.

A.5. Medida de la señal en banda base




Figura A.5 – Fotografía del montaje experimental utilizado para observar el espectro de la componente Q en banda base.

A.6. Medida de la señal con portadora de 1 GHz




Figura A.6 – Fotografía del montaje experimental utilizado para verificar la conversión de la señal a una portadora de 1 GHz.


UÁM
Universidad Autónoma
de Madrid