
Computer Organization Lab4

ID: 110652011 Name: 郭佳翰

用iverilog測試。

Architecture diagrams:



更動:


- Instruction 直接傳入 decoder, decoder 再傳各個參數給其他 module。
- 在 ID 階段加入了一個 Shift_left2 用來計算 jump 的地址,並將訊號一直 傳至 MEM 階段。
- 延伸 Read_data1 到 MEM 階段,用來傳 jr 的地址。
- 延伸 pc+4 到 WB 階段,用來回傳 jal 的地址。

Hardware module analysis:

- 1. Decoder: 根據 Instruction 設定給其他 modulo 的參數。用巢狀 switch case 實做。
- 2. Adder: 相加二數。
- 3. Sign_Extend: 輸入一 16-bits 訊號,延展至 32-bits。 用兩個 For 迴圈 實做。
- 4. MUX_2to1: 輸入二訊號, select_i 決定輸出哪一個。用 if-else 實作
- 5. MUX_4to1: 輸入四訊號, select_i 決定輸出哪一個。用 if-else 實作。
- 6. Shift_Left_Two_32: 左移兩格。用 operator<<實作。
- 7. 與 Lab3 的主要差在加入 pipeline,將 CPU 分成五個部分,每個部分同時運行。每個部分有各自的變數,用 pipe_reg 來傳需要的變數給下一部分。


Simulation results:

Testcase 1:



結果符合預期。

Testcase 2:



結果符合預期

Testcase 3:

- 修改:


```
001000000000000100000000000010000
00100000000001100000000000001000
                                   // i3
0010000000010010000000001100100
                                   // i10
001000000100010000000000000000100
                                   // i2
101011000000000100000000000000100
                                   // i4
100011000000010000000000000000100
                                   // i5
00100000010011100000000000001010
                                      i8
0000000011000010011000000100000
                                      i7
0000000100000110010100000100010
                                   // i6
0000000111000110100000000100100
                                   // i9
```

- 說明:

I1/I2: 移動 I3, I10 到 I1, I2 之間。

I5/I6, I8/I9: 交錯 I5, I8, I7, I6, I9, I5/I6, I8/I9 之間都有間隔兩個指令。

運行結果:



結果符合預期。

Problems you met and solutions:

1. 花了蠻多時間在 pipereg 上,因為變數多所以有蠻多小錯誤的,少傳東西或 沒對齊好傳錯等。

Summary:

有一張結構圖可以照著做會讓實作過程輕鬆蠻多的。