মেমোরি ও I/O ইন্টারফেসিং

8284A · 8288 · ল্যাচ ও ট্রান্সসিভার · অ্যাড্রেস ডিকোডিং · 8255A PPI: ১১ পাতায় পরীক্ষার পূর্ণ প্রস্তুতি



↑ পুরো লেসন এক পাতায়: লাল = বেশি আসে, সবুজ = হার্ডওয়্যার / প্রয়োগ

➜ সিলেবাসের যে অংশ

"Clock and bus controller interfacing: clock generator, bus demultiplexer, bus controller interfacing; Memory Interfacing: SRAM and EEPROM interfacing, Types of I/O: parallel I/O, programmed I/O, interrupt driven I/O, I/O port address decoding, programmable peripheral interface (8255A), interface examples: Keyboard matrix, LCD/7-Segment display, printer, stepper motor, A/D and D/A converter" | পিন: লেসন mp1 · 8254/8251: mp3 · 8259A, DMA: mp4 |

হাই-ইল্ড তালিকা

① CLK = ক্রিস্টাল ÷ 3
② ALE → 74LS373
③ 2^n সেল → n লাইন
④ 74LS138 মেমোরি ম্যাপ
⑤ IN/OUT: AL/AX, DX
⑥ 8255A: 80H, 9BH, BSR

সংকেত হলুদ = মূল শব্দ · লাল বৃত্ত = মুখস্থ রাখার তথ্য · **বেগুনি বক্স** = মনে রাখার কৌশল · **লাল বক্স** = পরীক্ষার ফাঁদ · **সবুজ** = সমাধানকৃত উদাহরণ · RD = অ্যাকটিভ-লো সিগন্যাল

➜ সূচিপত্র

✓ মিন/ম্যাক্স মোড, 8284A ক্লক ..... পৃ. ২
✓ বাস সাইকেল, ওয়েট স্টেট, 8288 ... পৃ. ৩
✓ ডিমাল্টিপ্লেক্সিং ও বাফারিং ..... পৃ. ৪
✓ মেমোরি চিপ ও ব্যাংক ..... পৃ. ৫
✓ অ্যাড্রেস ডিকোডিং ও মেমোরি ম্যাপ ... পৃ. ৬
✓ আইসোলেটেড বনাম ম্যাপড I/O ..... পৃ. ৭
✓ 8255A গঠন ও মোড ..... পৃ. ৮
✓ কন্ট্রোল ওয়ার্ড ও ইন্টারফেস উদাহরণ ... পৃ. ৯
✓ পরীক্ষার আগের রাতের পাতা ..... পৃ. ১০
✓ অনুশীলন MCQ + লিখিত ..... পৃ. ১১

১ 8086-এর কেন সহায়ক চিপ লাগে ধারণা


মূল কথা অ্যাড্রেস ও ডেটা একই পিন ভাগ করে (AD0–AD15, ৪০ পিনে আঁটাতে), প্রতিটি পিন মাত্র ~১০টি 74LS লোড চালাতে পারে, আর চিপে কোনো অসিলেটর নেই। তাই বোর্ডে যোগ হয় 8284A ক্লক, 74LS373 ল্যাচ, 74LS245 ট্রান্সসিভার এবং ম্যাক্সিমাম মোডে 8288 বাস কন্ট্রোলার।

পিন	মিনিমাম মোড (MN/MX = 1)	ম্যাক্সিমাম মোড (MN/MX = 0)
24–25	INTA, ALE	QS1, QS0 (কিউ স্ট্যাটাস)
26–28	DEN, DT/R, M/IO	S0, S1, S2 (স্ট্যাটাস → 8288)
29–31	WR, HLDA, HOLD	LOCK, RQ/GT1, RQ/GT0
ব্যবহার	একক CPU নিজেই কন্ট্রোল দেয়	8087 / মাল্টিপ্রসেসর: 8288 কন্ট্রোল দেয়

দুই মোডেই অপরিবর্তিত: $\overline{RD}$, READY, RESET, CLK, $\overline{BHE}$/S7। 8088-এ পিন ২৮ হলো IO/$\overline{M}$ (উল্টো অর্থ)।

২ 8284A ক্লক জেনারেটর (Clock Generator) হাই-ইল্ড

সংজ্ঞা ১৮-পিনের চিপ, যা ক্রিস্টাল থেকে CLK, PCLK ও OSC তৈরি করে এবং READY ও RESET-কে ক্লকের সাথে সিঙ্ক্রোনাইজ করে। CLK = $f_{crystal} \div 3$, ডিউটি সাইকেল ৩৩%।



একটি ক্রিস্টাল, তিনটি ক্লক; সাথে CPU-র জন্য পরিষ্কার RESET ও READY


সমাধানকৃত উদাহরণ ✍️ 15 MHz ক্রিস্টাল → CLK = 5 MHz (T = 200 ns), PCLK = 2.5 MHz, OSC = 15 MHz। 8086-2 (8 MHz)-এর জন্য 24 MHz ক্রিস্টাল লাগে; 8086-1 (10 MHz)-এর জন্য 30 MHz।

মনে রাখার কৌশল "OSC ÷ 1, CLK ÷ 3, PCLK ÷ 6" (সবই ক্রিস্টাল থেকে)। F/$\overline{C}$ = 0 হলে ক্রিস্টাল, 1 হলে বাইরের EFI ইনপুট।

পরীক্ষার ফাঁদ CLK-এর ডিউটি ৩৩%; ৫০% হলো PCLK। RESET অন্তত ৪টি ক্লক HIGH রাখতে হয়; এরপর CS = FFFFH, IP = 0000H, তাই প্রথম ফেচ FFFF0H-এ: বুট EPROM থাকে মেমোরির একেবারে উপরে (পৃ. ৬)।

৩ বাস সাইকেল (Bus Cycle): T1–T4 ও ওয়েট স্টেট হাই-ইল্ড

সংজ্ঞা একটি মেমোরি বা I/O রিড/রাইট = **৪টি ক্লকের** একটি **বাস সাইকেল**, T1–T4। ধীর মেমোরি বা পোর্ট **READY** লো করলে CPU **ওয়েট স্টেট (Tw)** ঢোকায়, প্রতিটি এক ক্লক।



একটি ওয়েট স্টেটসহ রিড সাইকেল (Intel-এর চিত্রে Tw থাকে T3 ও T4-এর মাঝে)

স্টেট	কী ঘটে
T1	AD0–AD15, A16–A19, BHE-এ অ্যাড্রেস; ALE পালস; M/IO, DT/R সেট
T2	অ্যাড্রেস সরে যায়; RD বা WR লো; DEN লো; রাইট ডেটা বাসে
T3	মেমোরি/পোর্ট ডেটা দেয়; READY যাচাই হয়
Tw	READY = 0 থাকলে বারবার; প্রতিটি এক ক্লক; সিগন্যাল স্থির
T4	CPU রিড ডেটা নেয়; RD/WR হাই; সাইকেল শেষ

সমাধানকৃত উদাহরণ ✍ 5 MHz: T = 200 ns, সাইকেল = 4T = **800 ns**। ১টি Tw → 1000 ns। সর্বোচ্চ হার = 2 বাইট / 800 ns = 2.5 MB/s।

পরীক্ষার ফাঁদ Brey Tw দেখান T2 ও T3-এর মাঝে, Intel T3 ও T4-এর মাঝে; যেভাবেই হোক **READY লো ⇒ প্রতি Tw-তে +১ ক্লক**।

৪ 8288 বাস কন্ট্রোলার (ম্যাক্সিমাম মোড) MCQ

$\overline{S2}$ $\overline{S1}$ $\overline{S0}$	সাইকেল	আউটপুট
0 0 0	ইন্টারাপ্ট অ্যাক	$\overline{INTA}$
0 0 1	I/O রিড	$\overline{IORC}$
0 1 0	I/O রাইট	$\overline{IOWC}$, $\overline{AIOWC}$
0 1 1	হল্ট	নেই
1 0 0	কোড ফেচ	$\overline{MRDC}$
1 0 1	মেমোরি রিড	$\overline{MRDC}$
1 1 0	মেমোরি রাইট	$\overline{MWTC}$, $\overline{AMWC}$
1 1 1	প্যাসিভ	নেই


8288 ২০ পিন; স্ট্যাটাস বিট থেকে **কমান্ড** এবং ALE, DEN, DT/$\overline{R}$ তৈরি করে। "A" = **অ্যাডভান্সড** রাইট, এক ক্লক আগে।

মনে রাখার কৌশল $\overline{S2}$ = 0 → **I/O দিক**, 1 → মেমোরি। নিচের দুই বিট: 00 বিশেষ, 01 রিড, 10 রাইট, 11 নিষ্ক্রিয়।

পরীক্ষার ফাঁদ বাস আর্বিট্রেশন **8289**-এর কাজ, 8288-এর নয়। 8288-এর DEN **অ্যাকটিভ HIGH**।

৫ অ্যাড্রেস/ডেটা বাস ডিমাল্টিপ্লেক্সিং (Demultiplexing) হাই-ইন্ড

সংজ্ঞা AD0–AD15 T1-এ **অ্যাড্রেস** এবং T2–T4-এ **ডেটা** বহন করে। ALE (Address Latch Enable) T1-এ হাই থাকে; **ল্যাচ** ALE = 1 থাকা পর্যন্ত অ্যাড্রেস পার করে এবং ALE-এর পতনশীল প্রান্ত থেকে সাইকেলের শেষ পর্যন্ত তা ধরে রাখে। ল্যাচ করা লাইনগুলোই সিস্টেম অ্যাড্রেস বাস A0–A19।



ক্লাসিক বাফারড 8086: অ্যাড্রেস ল্যাচ করো, ডেটা বাফার করো

চিপ	কী জিনিস	8086 সিস্টেমে কাজ
74LS373 (8282)	অক্টাল **ট্রান্সপারেন্ট ল্যাচ**, 3-স্টেট	অ্যাড্রেস ল্যাচ: G ← ALE, OE ← GND
74LS374	অক্টাল **এজ-ট্রিগারড** D ফ্লিপ-ফ্লপ	আউটপুট পোর্ট, IOWC দিয়ে ক্লক
74LS244	অক্টাল 3-স্টেট **বাফার**, একমুখী	অ্যাড্রেস/কন্ট্রোল বাফার, ইনপুট পোর্ট
74LS245 (8286)	অক্টাল **ট্রান্সসিভার**, দ্বিমুখী	ডেটা বাস: DIR ← DT/R, G ← DEN

74LS245 সত্যক

$\overline{G}$ = 0, DIR = 1 → A → B (CPU **রাইট**)
$\overline{G}$ = 0, DIR = 0 → B → A (CPU **রিড**)
$\overline{G}$ = 1 → দুই দিকই **Z** (বিচ্ছিন্ন)
DT/$\overline{R}$: 1 = ট্রান্সমিট, 0 = রিসিভ

চিপ গণনা

8086: ২১টি লাইন ল্যাচ (AD0–15, A16–19, $\overline{BHE}$) → 3 × 373; ১৬টি ডেটা লাইন → 2 × 245

8088: শুধু AD0–AD7 মাল্টিপ্লেক্সড → 2 × 373, A8–A15 একটি 244 দিয়ে, **1 × 245**

মনে রাখার কৌশল "ALE → **A**ddress ল্যাচ; **D**EN → **D**ata এনেবল; DT/$\overline{R}$ → **D**irection"। **373** ল্যাচ, **244** একমুখী, **245** দ্বিমুখী।

পরীক্ষার ফাঁদ বাফার লাগে **ফ্যান-আউটের** জন্য (~১০টির বেশি LS লোড) এবং DMA-র সময় বাস ছেড়ে দিতে। ১৬-বিট 8086-এ **দুটি** 245; 8088-এ একটি।

৬ মেমোরি চিপ ও তার পিন MCQ + লিখিত

সংজ্ঞা N × M চিপে N টি লোকেশন (**$\log_2 N$ টি অ্যাড্রেস লাইন**), প্রতিটি M বিট (M টি ডেটা লাইন)। কন্ট্রোল পিন: **$\overline{CS}$** চিপ সিলেক্ট ← ডিকোডার, **$\overline{OE}$** ← $\overline{MRDC}$/$\overline{RD}$, **$\overline{WE}$** ← $\overline{MWTC}$/$\overline{WR}$।

সাইজ	লাইন
1K	10
2K	11
4K	12
8K	13
16K	14
32K	15
64K	16
1M	20


চিপ	ধরন	সাইজ (× ৪)
6116 / 6264 / 62256	SRAM	2K / 8K / 32K
2716 / 2764 / 27256	EPROM	2K / 8K / 32K
2816 / 2864	EEPROM	2K / 8K

মনে রাখার কৌশল ফ্যামিলি কোডের পরের অঙ্ক = **কিলোবিট**: 2764 = 64 Kbit = 8 KB; 62256 = 32 KB; 6116 = 2 KB।

কয়টি চিপ ✍️ $(N_{total} \div N_{chip}) \times (M_{total} \div M_{chip})$: 8K × 8 দিয়ে 32K × 16 → 4 × 2 = **৮টি চিপ**।

	SRAM	EEPROM
ভোলাটাইল?	হ্যাঁ	না (ডেটা থাকে)
রাইট	কয়েক দশ ns, সীমাহীন	**≈ 1–10 ms**, ~10^5–10^6 বার
ইন্টারফেস	A, D, CS, OE, WE	একই পিন; রাইটের পর অপেক্ষা বা পোলিং (D7)
ব্যবহার	ওয়ার্কিং মেমোরি, স্ট্যাক	সেটিংস, ক্যালিব্রেশন ডেটা

৭ 8086-এর জোড় ও বিজোড় মেমোরি ব্যাংক



1 MB = দুটি 512 KB ব্যাংক

BHE	A0	ট্রান্সফার
0	0	পুরো **ওয়ার্ড** (জোড় অ্যাড্রেস)
0	1	বাইট, **বিজোড়** ব্যাংক (D8–D15)
1	0	বাইট, **জোড়** ব্যাংক (D0–D7)
1	1	কিছু না

পরীক্ষার ফাঁদ **বিজোড়** অ্যাড্রেসে ওয়ার্ড পড়তে **২টি বাস সাইকেল** লাগে। 8088-এ একটিই ব্যাংক, BHE নেই।

৮ অ্যাড্রেস ডিকোডিং: পূর্ণ বনাম আংশিক


লিখিতের প্রিয়

মূল কথা **নিচের** অ্যাড্রেস লাইনগুলো সরাসরি চিপে যায় (8 KB চিপে ১৩টি)। **উপরের** লাইনগুলো যায় একটি ডিকোডারে, যা চিপের $\overline{CS}$ চালায়; ফলে প্রতিটি চিপ শুধু নিজের অ্যাড্রেস ব্লকে সাড়া দেয়।

পূর্ণ ডিকোডিং উপরের সব লাইন ডিকোড হয় → প্রতিটি লোকেশনের **ঠিক একটি** অ্যাড্রেস। পরিষ্কার, সম্প্রসারণযোগ্য মেমোরি ম্যাপের জন্য।

আংশিক ডিকোডিং কিছু লাইন বাদ → সস্তা, কিন্তু প্রতিটি লোকেশন 2^k টি অ্যাড্রেসে ফিরে আসে (k = বাদ পড়া লাইন): **ফোল্ড-ব্যাক / অ্যালিয়াসিং / মিরর ইমেজ**।

→ 74LS138 ৩-থেকে-৮ ডিকোডার



C = MSB; চালু হয় G1 = 1, $\overline{G2A}$ = $\overline{G2B}$ = 0 হলে

আউটপুট	A15 A14 A13	অ্যাড্রেস পরিসর
$\overline{Y0}$	0 0 0	F0000H–F1FFFH
$\overline{Y1}$	0 0 1	F2000H–F3FFFH
$\overline{Y2}$	0 1 0	F4000H–F5FFFH
$\overline{Y3}$	0 1 1	F6000H–F7FFFH
$\overline{Y4}$	1 0 0	F8000H–F9FFFH
$\overline{Y5}$	1 0 1	FA000H–FBFFFH
$\overline{Y6}$	1 1 0	FC000H–FDFFFH
$\overline{Y7}$	1 1 1	FE000H–FFFFFH

মনে রাখার কৌশল **"সাইজ ঠিক করে নিচের লাইন, বাকিটা ডিকোডারের।"** চিপের লাইন + ডিকোড লাইন = 20 → পূর্ণ; কম → আংশিক।

মেমোরি ম্যাপ 8088, আটটি 2764 EPROM (8K × 8) দিয়ে F0000H–FFFFFH পূরণ।

১. $8K = 2^{13}$ → A0–A12 প্রতিটি চিপে
২. A13–A15 → C B A, ৮টির একটি চিপ বাছে
৩. A16–A19 = 1111 হতে হবে → NAND → $\overline{G2A}$; মেমোরিতে IO/$\overline{M}$ = 0 → $\overline{G2B}$
৪. 13 + 3 + 4 = 20 লাইন → **পূর্ণ ডিকোডিং**

সূত্র

শেষ = শুরু + সাইজ − 1

8 KB = 2000H: F0000H + 1FFFH = F1FFFH

FSA3CH: SA3CH = **0101** 1010 … → $\overline{Y2}$

আংশিক ডিকোডিং একটি 2K RAM (6116), CS = শুধু A19: A0–A10 চিপে, A11–A18 বাদ (৮টি) → 2^8 = 256টি ইমেজ: 00000–007FFH, 00800–00FFFH … 7F800–7FFFFH।


পরীক্ষার ফাঁদ ইমেজ = 2^k, 2k নয়। বুট ROM-কে **FFFF0H** (রিসেট ভেক্টর) ঢাকতে হবে: EPROM উপরে, RAM 00000H থেকে (IVT)।

৯ আইসোলেটেড (I/O-ম্যাপড) বনাম মেমোরি-ম্যাপড I/O

হাই-ইল্ড

	আইসোলেটেড / পোর্ট-ম্যাপড I/O	মেমোরি-ম্যাপড I/O
স্পেস	আলাদা: 64K বাইট পোর্ট	1 MB-এর ভেতরে (অ্যাড্রেস খরচ হয়)
ইনস্ট্রাকশন	শুধু **IN / OUT**	যেকোনো মেমোরি ইনস্ট্রাকশন (MOV, AND ...)
ডেটা	শুধু AL বা AX	যেকোনো রেজিস্টার
সিগন্যাল	M/IO = 0; IORC, IOWC	M/IO = 1; MRDC, MWTC
ডিকোডিং	৮ বা ১৬ লাইন (সহজ)	সব ২০ লাইন
উদাহরণ	x86 PC (Intel)	68000, ARM, মাইক্রোকন্ট্রোলার

```
IN  AL, 60H     ; ফিক্সড পোর্ট 00H–FFH
IN  AX, DX      ; DX = 0000H–FFFFH
OUT 43H, AL     ; পোর্ট 43H-এ বাইট
MOV DX, 0378H   ; FFH-এর বেশি হলে
OUT DX, AL      ; DX লাগবেই
```



ফিক্সড পোর্ট → **২৫৬টি পোর্ট** (A8–A15 = 00H)। DX → **৬৫,৫৩৬টি পোর্ট**। প্রতিটি I/O সাইকেলে A16–A19 = 0।

পরীক্ষার ফাঁদ **IN BL, 60H** অবৈধ (শুধু AL/AX); **OUT 378H, AL** অবৈধ (FFH-এর বেশি পোর্টে DX লাগে)। মেমোরি-ম্যাপড I/O-তে কোনো IN/OUT সাইকেলই **নেই**।

১০ I/O পোর্ট ডিকোডিং ও I/O-এর প্রকার


ডিকোডিং ✍️ 8088-এ পোর্ট F8H–FFH: A7–A3 = 11111 → 74LS30 NAND → $\overline{G2A}$; IO/$\overline{M}$ (I/O-তে 1) → G1; A2 A1 A0 → C B A, তাই $\overline{Yn}$ = পোর্ট F8H + n। A8–A15 বাদ (DX পোর্টের জন্য আংশিক ডিকোডিং)। ইনপুট পোর্ট: **74LS244**, শুধু নিজের $\overline{IORC}$-এ চালু; আউটপুট পোর্ট: **74LS374** ল্যাচ, $\overline{IOWC}$ দিয়ে ক্লক।

পদ্ধতি	কীভাবে	মূল্যায়ন
প্রোগ্রামড (পোলিং)	CPU স্ট্যাটাস বিট বারবার পড়ে	সহজ, CPU-র সময় নষ্ট
ইন্টারাপ্ট-ড্রিভেন	ডিভাইস INTR দেয় (8259A, mp4)	দরকার না হলে CPU মুক্ত
DMA	8237 বাস নেয় (HOLD/HLDA)	ব্লক ট্রান্সফারে দ্রুততম

IT সংযোগ IBM PC শুধু A0–A9 ডিকোড করে (000H–3FFH): 20H 8259A · 40H–43H 8254 · 60H–63H 8255 (PC/XT) · 378H LPT1 · 3F8H COM1। প্যারালেল বনাম সিরিয়াল = ডেটা লাইনের সংখ্যা, ট্রান্সফার পদ্ধতি নয় (সিরিয়াল 8251: mp3)।

১১ 8255A প্রোগ্রামেবল পেরিফেরাল ইন্টারফেস হাই-ইল্ড

সংজ্ঞা ৪০-পিনের চিপ, তিনটি ৮-বিট পোর্ট A, B, C-তে মোট **২৪টি I/O লাইন**। গ্রুপ A = Port A + PC7–PC4 (উপরের C); গ্রুপ B = Port B + PC3–PC0 (নিচের C)। কন্ট্রোল ওয়ার্ড প্রতিটি পোর্টের দিক ও মোড ঠিক করে।



8255A ব্লক ডায়াগ্রাম: লাল = গ্রুপ A, সবুজ = গ্রুপ B

A1 A0	বাছাই	8088 / 8086
0 0	Port A	60H / 80H
0 1	Port B	61H / 82H
1 0	Port C	62H / 84H
1 1	কন্ট্রোল রেজিস্টার	63H / 86H

($\overline{CS}$ = 0।) 8086-এ 8255A বসে D0–D7-এ, তাই CPU-র **A1, A2** যায় এর A0, A1-এ → পোর্ট অ্যাড্রেস জোড় (80H, 82H, 84H, 86H)।

RESET → ২৪টি লাইনই **ইনপুট** (মোড 0), তাই পাওয়ার-অনে ভুল করে কিছু চালিত হয় না।

১২ তিনটি মোড (+ BSR)


মোড	নাম	পোর্ট	মূল কথা
0	বেসিক I/O	A, B, C উপরের, C নিচের	হ্যান্ডশেক নেই; আউটপুট ল্যাচড, ইনপুট নয়; ১৬টি ইন/আউট সমন্বয়
1	স্ট্রোবড I/O	A ও B	হ্যান্ডশেক Port C-তে: A নেয় PC3–PC5 (ইন) বা PC3, PC6, PC7 (আউট); B নেয় PC0–PC2
2	দ্বিমুখী	শুধু Port A	PC3–PC7 = INTR, STB, IBF, ACK, OBF
BSR	বিট সেট/রিসেট	Port C	একবারে PC-এর একটি বিট সেট বা ক্লিয়ার

মনে রাখার কৌশল "A-B-C = 3-2-1": Port A-র ৩টি মোড (0, 1, 2), Port B-র ২টি (0, 1), Port C-র ১টি (মোড 0) আর BSR।

পরীক্ষার ফাঁদ Port C-র নিজস্ব হ্যান্ডশেক মোড নেই; মোড 1/2-এ এর কিছু লাইন হ্যান্ডশেক পিন হয়, **বাকি** লাইন সাধারণ I/O থাকে।

১৩ 8255A কন্ট্রোল ওয়ার্ড: I/O মোড ও BSR মোড

লিখিতের প্রিয়



D7 ঠিক করে কোন ফরম্যাট: 1 = মোড-ডেফিনিশন ওয়ার্ড, 0 = বিট সেট/রিসেট ওয়ার্ড

প্রয়োজনীয় সেট-আপ	D7 D6D5 D4 D3 D2 D1 D0	ওয়ার্ড
সব পোর্ট আউটপুট (মোড 0)	1 00 0 0 0 0 0	80H
সব পোর্ট ইনপুট (মোড 0)	1 00 1 1 0 1 1	9BH
A ইন, C_U আউট, B আউট, C_L ইন	1 00 1 0 0 0 1	91H
A আউট, C_U ইন, B ইন, C_L আউট	1 00 0 1 0 1 0	8AH
A মোড 1 ইন, B মোড 0 আউট	1 01 1 0 0 0 0	B0H
BSR: PC5 সেট · PC5 রিসেট	0 000 101 1 · 0 000 101 0	0BH · 0AH

```
MOV AL, 91H   ; A ইন, B আউট
OUT 86H, AL   ; কন্ট্রোল (8086)
IN  AL, 80H   ; Port A পড়ো
OUT 82H, AL   ; Port B-তে লেখো
MOV AL, 0BH   ; BSR: PC5 সেট
OUT 86H, AL   ; এটাও কন্ট্রোলে
```

মনে রাখার কৌশল PCn-এর BSR ওয়ার্ড = সেট করতে **2n + 1**, রিসেট করতে **2n** (PC7: 0FH / 0EH)।

পরীক্ষার ফাঁদ BSR ওয়ার্ড যায় **কন্ট্রোল রেজিস্টারে**, কখনো Port C-তে নয়। নতুন মোড ওয়ার্ড **সব আউটপুট ল্যাচ শূন্য** করে দেয়।

➜ ইন্টারফেস উদাহরণ (সিলেবাসের তালিকা)

ডিভাইস	সংযোগ · মূল তথ্য
কীবোর্ড ম্যাট্রিক্স	সারি ← আউটপুট পোর্ট, কলাম → ইনপুট পোর্ট; স্ক্যান, **ডিবাউন্স ১০–২০ ms**
৭-সেগমেন্ট	কমন ক্যাথোড: 0 → 3FH, 1 → 06H, 8 → 7FH; কমন অ্যানোড = পূরক
LCD 16 × 2	RS = 0 কমান্ড, 1 ডেটা; E ল্যাচ করে; 38H, 0EH, 01H (ক্লিয়ার), 80H
প্রিন্টার	Port A মোড 1 আউট; প্রিন্টারের ACK → 8255A ACK; STROBE BSR দিয়ে; BUSY পোল
স্টেপার মোটর	ফুল স্টেপ 09H → 0CH → 06H → 03H; 1.8° = 200 স্টেপ/ঘূর্ণন
ADC / DAC 0808	৮-বিট: স্টেপ 5 V/256 = **19.5 mV**; DAC-এ 80H → 2.5 V

পরীক্ষার আগের রাতের পাতা

তথ্য-তালিকা


- CLK = f_{xtal} ÷ 3 (33%) · PCLK = CLK ÷ 2
- বাস সাইকেল = 4T; প্রতি Tw-তে +1T
- MN/$\overline{MX}$ = 1 মিন · 0 ম্যাক্স (8288)
- ALE → 373 ল্যাচ · $\overline{DEN}$, DT/$\overline{R}$ → 245
- N লোকেশন → $\log_2 N$ লাইন (8K → 13)
- $\overline{BHE}$ A0: 00 ওয়ার্ড · 01 বিজোড় · 10 জোড়
- IN/OUT: AL/AX; ফিক্সড 00–FFH; DX 0–FFFFH
- CW: D7 = 1 মোড, 0 BSR · 1 = ইনপুট
- 15 MHz → 5 MHz · 24 MHz → 8 MHz
- 5 MHz: T = 200 ns, সাইকেল = 800 ns
- 8288: $\overline{S2}$ = 0 I/O, 1 মেমোরি
- 8086: 3 × 373, 2 × 245 · 8088: 1 × 245
- ইমেজ = 2^k (k = বাদ পড়া লাইন)
- রিসেট: CS:IP = FFFF:0000 → FFFF0H
- 8255: A1A0 = 11 → কন্ট্রোল রেজিস্টার
- 80H সব আউট · 9BH সব ইন · 91H, 8AH

→ MCQ-র জন্য সেরা ১২টি এক-লাইনের তথ্য

১. 8284A ক্রিস্টালকে ৩ দিয়ে ভাগ করে
২. 8288 শুধু ম্যাক্সিমাম মোডে লাগে
৩. বাস আর্বিটার = 8289 (8288 নয়)
৪. 74LS373 = অ্যাড্রেস ল্যাচ, ALE দিয়ে চালু
৫. 74LS245 = দ্বিমুখী ডেটা ট্রান্সসিভার
৬. 74LS138: ৩-থেকে-৮, অ্যাকটিভ-লো আউটপুট
৭. 32K × 8 চিপ: ১৫টি অ্যাড্রেস, ৮টি ডেটা লাইন
৮. 8255A: ৩টি পোর্ট, ২৪টি লাইন, ৪০টি পিন
৯. মোড 2 (দ্বিমুখী): শুধু Port A
১০. Port B: শুধু মোড 0 ও 1
১১. RESET-এ 8255A-র সব পোর্ট ইনপুট
১২. আইসোলেটেড I/O: 64K পোর্ট, IN/OUT

প্রধান ফাঁদ CLK ডিউটি ৩৩%, ৫০% নয় · ওয়েট স্টেট = READY লো · 8288-এর DEN অ্যাকটিভ হাই · ইমেজ = 2^k, 2k নয় · IN/OUT শুধু AL/AX দিয়ে; FFH-এর বেশি পোর্টে DX · BSR ওয়ার্ড কন্ট্রোল রেজিস্টারে · Port C-র নিজস্ব মোড I/2 নেই

সব কৌশল একসাথে OSC ÷ 1, CLK ÷ 3, PCLK ÷ 6 · $\overline{S2}$ = 0 মানে I/O দিক · ALE → Address, DEN → Data, DT/$\overline{R}$ → Direction · 373 ল্যাচ, 244 একমুখী, 245 দ্বিমুখী · চিপের অঙ্ক = কিলোবিট · সাইজ নিচের লাইন ঠিক করে, বাকিটা ডিকোডারের · A-B-C = 3-2-1 · BSR = 2n + 1 (সেট), 2n (রিসেট)



পুরো 8086 বোর্ডের সিগন্যাল-পথ, বাঁ থেকে ডানে

লিখিত পরীক্ষার টিপস মেমোরি ডিজাইন: চিপের লাইন → ডিকোডার সংযোগ (C B A + এনেবল) → **মেমোরি ম্যাপ টেবিল** (শুরু/শেষ) → পূর্ণ না আংশিক। 8255A: আগে বিট ধরে ওয়ার্ড লেখো, তারপর হেক্স।

✓ অনুশীলন MCQ (পরীক্ষার ধাঁচে, ১০ নম্বর)

আগে নিজে করো, পরে মেলাও

১. 8284A + 24 MHz ক্রিস্টাল → CLK =
ক) 12 MHz খ) 24 MHz
গ) 8 MHz ঘ) 6 MHz

২. 8086-এর কোন মোডে 8288 লাগে?
ক) মিন মোড খ) সিঙ্গল স্টেপ
গ) DMA মোড ঘ) ম্যাক্স মোড

৩. 74LS373 অ্যাড্রেস ল্যাচ করে কোন সিগন্যালে?
ক) $\overline{DEN}$ খ) ALE
গ) $DT/\overline{R}$ ঘ) READY

৪. 8K × 8 চিপের অ্যাড্রেস লাইন কয়টি?
ক) 13 খ) 8
গ) 12 ঘ) 16

৫. 2K RAM, $\overline{CS}$ = শুধু A19: ইমেজ কয়টি?
ক) 2 খ) 8
গ) 256 ঘ) 512

৬. PC6 সেট করার 8255A BSR ওয়ার্ড:
ক) 0DH খ) 0CH
গ) 86H ঘ) 06H

৭. DX দিয়ে সর্বোচ্চ কয়টি ৮-বিট পোর্ট?
ক) 1024 খ) 256
গ) 1 M ঘ) 65,536

৮. 8255A-র মোড 2 পাওয়া যায়:
ক) Port B খ) Port C
গ) Port A ঘ) Port A, B

৯. 5 MHz, ১টি ওয়েট স্টেট: বাস সাইকেল =
ক) 800 ns খ) 1000 ns
গ) 600 ns ঘ) 1200 ns

১০. $\overline{BHE}$ = 0, A0 = 1 হলে ট্রান্সফার:
ক) জোড় ওয়ার্ড খ) কিছু না
গ) জোড় বাইট ঘ) বিজোড় বাইট

উত্তরমালা → ১-গ · ২-ঘ · ৩-খ · ৪-ক · ৫-গ · ৬-ক · ৭-ঘ · ৮-গ · ৯-খ · ১০-ঘ

লিখিত প্রশ্ন একটি 8088-এ 8255A আছে পোর্ট 40H–43H-এ। Port A ইনপুট, Port B আউটপুট, উপরের C আউটপুট, নিচের C ইনপুট (মোড 0) করো; Port A-র সুইচগুলো Port B-র LED-তে কপি করো; তারপর BSR কমান্ডে PC6 সেট করো। ৮ নম্বর

১. 8255A-র A1 A0 = CPU-র A1 A0 → PA 40H, PB 41H, PC 42H, কন্ট্রোল **43H** ১
২. D7 = 1, মোড A 00, A ইন 1, C_U আউট 0, মোড B 0, B আউট 0, C_L ইন 1 → 1001 0001 = **91H** ২
৩. কোড (জানে): 91H → 43H, 40H থেকে IN, 41H-এ OUT ৩
৪. BSR: 0 000 110 1 = **0DH**, পাঠাতে হবে **কন্ট্রোল পোর্ট 43H-এ**, Port C-তে নয় ২

```
MOV AL, 91H
OUT 43H, AL
IN  AL, 40H
OUT 41H, AL
MOV AL, 0DH
OUT 43H, AL
```

→ পরীক্ষার আগে যাচাই ✓

- ✓ 8284A, 373, 245-এর সংযোগ আঁকতে পারি
- ✓ ALE, $\overline{RD}$, READY সহ T1–T4 আঁকতে পারি
- ✓ 8288-এর স্ট্যাটাস টেবিল জানি
- ✓ 74LS138 দিয়ে মেমোরি ম্যাপ বানাতে পারি
- ✓ যেকোনো 8255A মোড/BSR ওয়ার্ড লিখতে পারি
- ✓ IN/OUT-এর নিয়ম (AL/AX, DX) জানি