
সিঙ্গেল-স্টেজ এমপ্লিফায়ার ও FET

CE · CB · CC · re ও h-মডেল · dB ও ব্যান্ডউইডথ · JFET · MOSFET · FET বায়াস ও এমপ্লিফায়ার: ১১ পাতায় পরীক্ষার পূর্ণ প্রস্তুতি



↑ পুরো লেসন এক পাতায়: লাল = বেশি আসে, সবুজ = প্রয়োগ / তুলনা

সিলেবাসের যে অংশ

"**Single stage amplifier**: voltage and current gain, input and output impedance of a common base, common emitter and common collector, h-parameter; **Field effect transistor (FET)**: JFET structure, operation and characteristics. **MOSFET construction, operation and characteristics.**"। BJT-এর গঠন, বায়াসিং ও সুইচ আছে BJT নোটে (লেসন ২); ডায়োড লেসন ১-এ।

হাই-ইল্ড তালিকা

① CE 180°, CB/CC 0°
② CC: বাফার, $A_v \approx 1$
③ $r_e = 26\ mV/I_E$
④ -3 dB = অর্ধেক পাওয়ার
⑤ শকলি ও g_m
⑥ E-MOS: 0 V-এ OFF

সংকেত: **হলুদ** = মূল শব্দ · **লাল বৃত্ত** = মুখস্থ রাখার তথ্য · **বেগুনি বক্স** = মনে রাখার কৌশল · **লাল বক্স** = পরীক্ষার ফাঁদ · **সবুজ** = সমাধানকৃত উদাহরণ

সূচিপত্র

✓ এমপ্লিফায়ারের মূল কথা, dB, ক্যাপাসিটর ... পৃ. ২
✓ r_e মডেল ও CE বিশ্লেষণ ..... পৃ. ৩
✓ CB, CC ও তুলনামূলক সারণি ..... পৃ. ৪
✓ h-প্যারামিটার, ফ্রিকোয়েন্সি রেসপন্স ... পৃ. ৫
✓ FET পরিবার ও JFET ..... পৃ. ৬
✓ শকলি সমীকরণ, g_m ..... পৃ. ৭
✓ MOSFET (D ও E), CMOS ..... পৃ. ৮
✓ FET বায়াসিং ও CS/CD/CG ..... পৃ. ৯
✓ পরীক্ষার আগের রাতের পাতা ..... পৃ. ১০
✓ অনুশীলন MCQ + লিখিত ..... পৃ. ১১

১ সিঙ্গেল-স্টেজ এমপ্লিফায়ার

সংজ্ঞা: সিঙ্গেল-স্টেজ এমপ্লিফায়ারে **একটি** ট্রানজিস্টর (BJT বা FET) থাকে, যা **অ্যাকটিভ অঞ্চলে** (BJT) বা **স্যাচুরেশন / পিঞ্চ-অফ অঞ্চলে** (FET) বায়াস করা থাকে এবং দুর্বল AC সংকেতকে বড় করে। DC বায়াস Q-পয়েন্ট ঠিক করে; AC সংকেত তার ওপর চড়ে চলে। বাড়তি শক্তি আসে DC সাপ্লাই থেকে, ট্রানজিস্টর থেকে নয়।

গেইন	সংজ্ঞা
ভোল্টেজ A_v	v_o / v_i
কারেন্ট A_i	$i_o / i_i = -A_v \cdot Z_i / R_L$
পাওয়ার A_p	$A_v \times A_i$
ইনপুট Z_i	v_i / i_i (ভেতরে তাকিয়ে)
আউটপুট Z_o	$v_s = 0$ রেখে v_o / i_o

ডেসিবেল (dB):

পাওয়ার: $G = 10 \log(P_o/P_i)$


ভোল্টেজ: $G = 20 \log(V_o/V_i)$

ক্যাসকেড: **dB যোগ হয়** (গেইন গুণ হয়)

ভোল্টেজ অনুপাত	dB	পাওয়ার অনুপাত
0.707	−3	½
2	+6	4
10 / 100 / 1000	20 / 40 / 60	10^2 … 10^6

পরীক্ষার ফাঁদ: পাওয়ার অনুপাত 1000 = **30 dB** (10 log), কিন্তু ভোল্টেজ অনুপাত 1000 = **60 dB** (20 log)। বেল (bel) নামটি A. G. Bell-এর সম্মানে; 1 B = 10 dB।

২ কাপলিং ও বাইপাস ক্যাপাসিটর · DC বনাম AC বিশ্লেষণ



ভোল্টেজ-ডিভাইডার CE এমপ্লিফায়ার: C1, C2 কাপলিং · CE বাইপাস করে RE

- **কাপলিং C (C1, C2): AC পার করে, DC আটকায়**, ফলে সোর্স ও লোড Q-পয়েন্ট নষ্ট করে না। নিয়ম: সর্বনিম্ন সংকেত ফ্রিকোয়েন্সিতে $X_C \le R/10$।
- **বাইপাস C (C_E):** শুধু AC-র জন্য R_E-কে শর্ট করে। **DC** স্থিতিশীলতা R_E রাখে, অথচ AC গেইন ≈ $-R_C/R_E$ থেকে বেড়ে হয় $-R_C/r_e$।

১. **DC বিশ্লেষণ:** ক্যাপাসিটর = **ওপেন**; I_E, V_{CE} বের করো (বায়াস, লেসন ২)

২. $r_e = 26\ \text{mV} / I_E$


৩. **AC বিশ্লেষণ:** ক্যাপাসিটর = **শর্ট**, DC সাপ্লাই = **AC গ্রাউন্ড**

৪. ট্রানজিস্টরের জায়গায় মডেল বসাও; Z_i, Z_o, A_v, A_i বের করো


মনে রাখার কৌশল: "**DC-তে ক্যাপ বাদ, AC-তে ক্যাপ শর্ট, V_{CC} মাটিতে**"। AC-তে R1 ও R2 দুটোই গ্রাউন্ডে শেষ হয়, তাই তারা **সমান্তরাল**: $R' = R1 \parallel R2$।

৩ r_e মডেল ও কমন-এমিটার স্টেজ

r_e মডেল: ফরোয়ার্ড-বায়াসড BE জাংশনের AC রেজিস্ট্যান্স $\mathbf{r_e = 26\ mV / I_E}$ (কক্ষ তাপমাত্রায় $V_T \approx 26$ mV)। বেস থেকে দেখলে তা **β গুণ বড়**: $Z_b = \beta r_e$ (= h_{ie}, একে r_π-ও বলে)। আউটপুটে একটি কারেন্ট সোর্স βI_b (= I_c), সমান্তরালে $r_o = 1/h_{oe}$।



r_e মডেলে CE (r_o উপেক্ষিত, C_E বাইপাস করছে)



CE আউটপুট উল্টে যায়: বেস ↑ → I_C ↑ → R_C-তে ড্রপ ↑ → V_C ↓

CE (ডিভাইডার বায়াস)	Z_i	Z_o	A_v
R_E বাইপাসড	R1 ‖ R2 ‖ βr_e	R_C (‖ r_o)	$\mathbf{-R_C/r_e}$
R_E আনবাইপাসড	R1 ‖ R2 ‖ $\beta(r_e + R_E)$	R_C	$-R_C/(r_e + R_E) \approx -R_C/R_E$
লোড R_L সহ	একই	R_C	R_C-এর জায়গায় R_C ‖ R_L

সমাধানকৃত উদাহরণ ✍️: V_{CC} = 12 V, R1 = 47 kΩ, R2 = 10 kΩ, R_C = 3.3 kΩ, R_E = 1 kΩ, β = 100, লোড নেই।

১. βR_E = 100 kΩ ≥ 10R2 ✓ → V_B = 12 × 10/57 = 2.11 V, V_E = 1.41 V, I_E = **1.41 mA**

২. r_e = 26/1.41 = **18.5 Ω**; βr_e = 1.85 kΩ; R1 ‖ R2 = 8.25 kΩ


৩. বাইপাসড: Z_i = 8.25k ‖ 1.85k = **1.51 kΩ**, Z_o = 3.3 kΩ, A_v = -3300/18.5 = **-178** (45 dB)

৪. C_E সরালে: Z_b = 100 × 1018.5 Ω = 101.9 kΩ → Z_i = **7.63 kΩ**, A_v = -3300/1018.5 = **-3.24**

মনে রাখার কৌশল: CE গেইন = "**কালেক্টরে যা আছে ÷ এমিটারে যা আছে**", সামনে মাইনাস। বাইপাস করলে এমিটারে থাকে শুধু r_e।

পরীক্ষার ফাঁদ: C_E সরালে গেইন **কমে** (এখানে -178 → -3.24), কিন্তু Z_i **বাড়ে** এবং গেইন স্থির ও প্রায় β-নিরপেক্ষ হয় (নেগেটিভ ফিডব্যাক)।

৪ কমন বেস ও কমন কালেক্টর



কমন টার্মিনাল ইনপুট ও আউটপুট দুদিকেই থাকে (এটি AC গ্রাউন্ড; V_{CC}-ও AC গ্রাউন্ড)

কমন বেস (CB): ইনপুট E-তে, আউটপুট C-তে।
$Z_i = R_E \parallel r_e \approx \mathbf{r_e}$ **(খুব কম, ~10–50 Ω)**
$Z_o \approx R_C \cdot A_v = +\mathbf{R_C/r_e}$ (উল্টায় না)
$A_i = \alpha \approx$ **0.98–0.99 (< 1)**
ব্যবহার: RF / উচ্চ ফ্রিকোয়েন্সি স্টেজ (মিলার প্রভাব নেই), কম-Z সোর্স।

কমন কালেক্টর (CC) = এমিটার ফলোয়ার: ইনপুট B-তে, আউটপুট E-তে।
$Z_i = R_B \parallel \beta(r_e + R_E) \rightarrow$ **উচ্চ**
$Z_o = R_E \parallel r_e \approx r_e \rightarrow$ **খুব কম**
$A_v = R_E/(R_E + r_e) \approx$ **1 (একটু < 1)**
$A_i \approx \beta + 1$। ব্যবহার: **বাফার**, ইম্পিডেন্স ম্যাচিং।

মাস্টার তুলনামূলক সারণি (মুখস্থ করো)

বৈশিষ্ট্য	CE	CB	CC (এমিটার ফলোয়ার)
Z_i	মাঝারি (βr_e, ~1 kΩ)	**সবচেয়ে কম** ($\approx r_e$)	**সবচেয়ে বেশি** (~100 kΩ)
Z_o	মাঝারি ($\approx R_C$)	**সবচেয়ে বেশি** (ডিভাইস ~MΩ)	**সবচেয়ে কম** ($\approx r_e$)
A_v	উচ্চ, $-R_C/r_e$	উচ্চ, $+R_C/r_e$	≈ 1
A_i	উচ্চ (β)	$\alpha < 1$	উচ্চ ($\beta + 1$)
A_p	**সবচেয়ে বেশি**	মাঝারি	মাঝারি ($\approx A_i$)
ফেজ	**180°**	0°	0°
ব্যবহার	ভোল্টেজ এমপ্লিফায়ার	RF, কারেন্ট বাফার	বাফার, ম্যাচিং

সমাধানকৃত উদাহরণ ✍️: এমিটার ফলোয়ার, I_E = 2 mA, R_E = 2.2 kΩ: r_e = 26/2 = 13 Ω; A_v = 2200/2213 = **0.994**; Z_o = 2.2k ∥ 13 = **12.9 Ω**। দুর্বল সোর্স এখন উচ্চ Z_i দেখে, আর লোড দেখে ~13 Ω-এর সোর্স।

মনে রাখার কৌশল: "CB: Big output, Baby input" (আউটপুট Z বড়, ইনপুট Z শিশু) · "CC: Copy Cat": এমিটার বেসের ভোল্টেজ নকল করে (0.7 V কম), তাই $A_v \approx 1$।

পরীক্ষার ফাঁদ: CB-তে $A_i < 1$ কিন্তু A_v **উচ্চ**; CC-তে $A_v < 1$ কিন্তু A_i **উচ্চ**। শুধু CE উল্টায়। ডার্লিংটন = দুটি CC স্টেজ: $\beta_D \approx \beta_1\beta_2$।

৫ এমপ্লিফায়ার বিশ্লেষণে h-প্যারামিটার (হাইব্রিড মডেল)

টু-পোর্ট সমীকরণ (ইনপুট i_1, v_2):
$\mathbf{v_1 = h_{11}i_1 + h_{12}v_2}$
$\mathbf{i_2 = h_{21}i_1 + h_{22}v_2}$
"হাইব্রিড": **মিশ্র একক** (Ω, –, –, S)। শেষ অক্ষর = কনফিগারেশন (e, b, c)।

h	নাম	একক	CE-তে সাধারণ মান
h_{ie}	ইনপুট ইম্পিডেন্স	Ω	~1 kΩ
h_{re}	রিভার্স ভোল্টেজ অনুপাত	–	$\sim 10^{-4}$
h_{fe}	ফরোয়ার্ড কারেন্ট গেইন	–	50–200
h_{oe}	আউটপুট অ্যাডমিট্যান্স	S	~25 µS

আসন্ন CE (h_{re}, $h_{oe} \approx 0$):

$Z_i = h_{ie} \cdot A_i = h_{fe} \cdot Z_o = 1/h_{oe}$

$\mathbf{A_v = -h_{fe}R_L/h_{ie}}$

$h_{fe} = 50$, $h_{ie} = 1.1\ k\Omega$, $R_L = 2.2\ k\Omega \rightarrow \mathbf{A_v = -100}$

r_e মডেলের সাথে সম্পর্ক:


$\mathbf{h_{ie} = \beta r_e} \cdot h_{fe} = \beta$

$h_{ib} = r_e \cdot h_{fb} = -\alpha$

$h_{fc} = -(1 + \beta) \cdot h_{oe} = 1/r_o$

পরীক্ষার ফাঁদ: h_{fe} (AC) ≈ h_{FE} (= β_{DC}), কিন্তু হুবহু এক নয়। h_{fb} **ঋণাত্মক** (≈ −0.99)।

৬ ফ্রিকোয়েন্সি রেসপন্স, -3 dB বিন্দু ও ব্যান্ডউইডথ



RC-কাপলড স্টেজ: দুই প্রান্তে গেইন কমে; প্রতিটি RC প্রান্তে পতন 20 dB/ডিকেড (6 dB/অক্টেভ)

- **নিম্ন প্রান্ত f_L:** C1, C2, C_E-এর X_C বাড়ে; $f_L = 1/[2\pi(R_s + Z_i)C1]$। সাধারণত C_E-ই সর্বোচ্চ (প্রধান) f_L ঠিক করে।
- **উচ্চ প্রান্ত f_H:** C_{be}, C_{bc}, স্ট্রে C। **মিলার প্রভাব:** $C_{Mi} = (1 + |A_v|)C_{bc}$।
- f_L, f_H-এ: গেইন = **0.707 A_{mid}** (−3 dB), পাওয়ার = ½।

সমাধানকৃত উদাহরণ ✍️:

① পৃ. ৩-এর স্টেজ, C1 = 10 μF, $R_s \approx 0$: $f_L = 1/(2\pi \times 1511 \times 10^{-5})$ = **10.5 Hz**


② C_{bc} = 4 pF, A_v = −178: C_{Mi} = 179 × 4 = **716 pF**

③ f_L = 50 Hz, f_H = 20 kHz → BW = **19.95 kHz**

মনে রাখার কৌশল: **"বড় ক্যাপ বেস কাটে, ছোট ক্যাপ ট্রেবল কাটে"**: বাইরের μF ক্যাপাসিটর f_L ঠিক করে, ভেতরের pF ক্যাপাসিট্যান্স f_H। গেইন × ব্যান্ডউইডথ ≈ ধ্রুবক।

৭ ফিল্ড-ইফেক্ট ট্রানজিস্টর (FET) পরিবার


সংজ্ঞা: FET একটি **ভোল্টেজ-নিয়ন্ত্রিত, ইউনিপোলার** ডিভাইস: V_{GS} ড্রেন ও সোর্সের মাঝের পরিবাহী **চ্যানেলের** প্রস্থ (বা অস্তিত্ব) ঠিক করে; শুধু মেজরিটি ক্যারিয়ার চলে (n-চ্যানেলে ইলেকট্রন)। গেট প্রায় কোনো কারেন্ট নেয় না: $I_G \approx 0$, Z_i **অতি উচ্চ**।



MOSFET = IGFET; প্রতিটি ধরন n- বা p-চ্যানেল হতে পারে

FET	BJT-তে সমতুল্য
গেট G · ড্রেন D · সোর্স S	বেস · কালেক্টর · এমিটার
V_{GS} নিয়ন্ত্রণ করে I_D	I_B নিয়ন্ত্রণ করে I_C

৮ JFET: গঠন ও কার্যপ্রণালী



ইলেকট্রন S → D · প্রচলিত ID D → S

n-চ্যানেল JFET: p^+ গেট দুটি যুক্ত; গেট–চ্যানেল জাংশন **রিভার্স-বায়াসড**

১. $V_{GS} = 0$, ছোট V_{DS}: চ্যানেল খোলা, I_D রৈখিকভাবে বাড়ে (**ওহমিক** অঞ্চল: ভোল্টেজ-নিয়ন্ত্রিত রেজিস্টর)

২. V_{DS} বাড়লে ড্রেনের কাছে ডিপ্লিশন স্তর মিলে যায় = **পিঞ্চ-অফ**; I_D স্থির হয় I_{DSS}-এ (সর্বোচ্চ, $V_{GS} = 0$)

৩. V_{GS} আরও ঋণাত্মক: চ্যানেল সরু, I_D কম


৪. $V_{GS} = V_P$ (= $V_{GS(off)}$): চ্যানেল বন্ধ, $I_D \approx 0$ (**কাট-অফ**)

অঞ্চল (n-চ্যানেল, $V_P < 0$)	শর্ত	I_D
কাট-অফ	$V_{GS} \le V_P$	≈ 0
ওহমিক (ট্রায়োড)	$V_{DS} < V_{GS} - V_P$	$\propto V_{DS}$; r_d ঠিক করে V_{GS}
স্যাচুরেশন (পিঞ্চ-অফ) ← এমপ্লিফায়ার	$V_{DS} \ge V_{GS} - V_P$	শকলি, V_{DS}-এ প্রায় সমতল

মনে রাখার কৌশল: JFET = **বাগানের পানির পাইপ**: গেট পাইপ চেপে ধরে; পুরো চাপলে ($V_{GS} = V_P$) প্রবাহ বন্ধ। বিশ্রামে খোলা → **নরমালি ON**, শুধু ডিপ্লিশন মোড।

পরীক্ষার ফাঁদ: n-চ্যানেল: $V_{GS} \le 0$; p-চ্যানেল: $V_{GS} \ge 0$। গেট ফরোয়ার্ড বায়াস হলে উচ্চ Z_i হারায়। ক্যারিয়ার ঢোকে **সোর্স** দিয়ে, বের হয় **ড্রেন** দিয়ে।

৯ JFET বৈশিষ্ট্য রেখা ও শকলি সমীকরণ



বামে: ট্রান্সফার রেখা I_D বনাম V_{GS} · ডানে: ড্রেন রেখা · I_{DSS} = 10 mA, V_P = −4 V (স্কেল অনুযায়ী আঁকা)

শকলি সমীকরণ (স্যাচুরেশন): $I_D = I_{DSS}(1 - V_{GS}/V_P)^2$ · বিপরীত: $V_{GS} = V_P(1 - \sqrt{(I_D/I_{DSS})})$ · বর্গ নিয়ম → **প্যারাবোলিক** ট্রান্সফার রেখা

সমাধানকৃত উদাহরণ ✍️:

① I_{DSS} = 10 mA, V_P = −4 V, V_{GS} = −2 V: $I_D = 10(1 - 0.5)^2$ = **2.5 mA**

② I_{DSS} = 8 mA, V_P = −4 V, V_{GS} = −1 V: $I_D = 8(0.75)^2$ = **4.5 mA**

③ একই FET, I_D = 4.5 mA → $V_{GS} = -4(1 - 0.75)$ = **−1 V** ✓

মনে রাখার কৌশল: ৪ বিন্দুতে আঁকো: V_{GS} = 0 → I_{DSS} · **0.3V_P** → $I_{DSS}/2$ · $V_P/2$ → $I_{DSS}/4$ · V_P → 0। V_{GS} = 0 হলে স্যাচুরেশন শুরু $V_{DS} = |V_P|$-এ।

১০ ট্রান্সকন্ডাকট্যান্স (Transconductance) g_m

$g_m = \Delta I_D/\Delta V_{GS}$: ($V_{DS}$ স্থির): ট্রান্সফার রেখার **ঢাল**, একক সিমেন্স (mS)।

$g_{m0} = 2I_{DSS}/|V_P|$

$g_m = g_{m0}(1 - V_{GS}/V_P) = g_{m0}\sqrt{(I_D/I_{DSS})}$

অ্যামপ্লিফিকেশন ফ্যাক্টর $\mu = g_m r_d$


সমাধানকৃত উদাহরণ ✍️: I_{DSS} = 10 mA, V_P = −4 V: $g_{m0} = 20/4$ = **5 mS**; V_{GS} = −2 V-এ: $g_m = 5(1 - 0.5)$ = **2.5 mS**। g_m সর্বোচ্চ V_{GS} = 0-এ, শূন্য V_P-তে।

পরীক্ষার ফাঁদ: g_m হলো **ঢাল** $\Delta I_D/\Delta V_{GS}$, I_D/V_{GS} নয়। 1 mA-তে BJT-এর $g_m = I_C/V_T \approx 38$ mS, FET-এর কয়েক mS-এর চেয়ে অনেক বেশি: **FET স্টেজের ভোল্টেজ গেইন কম**।


ব্যবহারিক সংযোগ: ওহমিক অঞ্চলে JFET একটি **ভোল্টেজ-নিয়ন্ত্রিত রেজিস্টর** (AGC সার্কিট, অ্যানালগ সুইচ, চপার)। গেট কারেন্ট নগণ্য বলে JFET-ইনপুট অপ-অ্যাম্প (যেমন TL071) এবং pH-মিটার / ইলেকট্রোমিটার প্রোবের ইনপুট স্টেজে এটি ব্যবহৃত হয়।

১১ MOSFET: গঠন ও দুই প্রকার

সংজ্ঞা: মেটাল-অক্সাইড-সেমিকন্ডাক্টর FET: গেট ও চ্যানেলের মাঝে পাতলা **SiO_2 অন্তরক স্তর**, তাই গেট যেন ক্যাপাসিটরের একটি প্লেট: $Z_i \approx 10^{10}$–10^{15} **Ω** (JFET ~10^8–10^{10} Ω)। চারটি টার্মিনাল: G, D, S ও **সাবস্ট্রেট (বডি)**, সাধারণত S-এর সাথে যুক্ত। অপর নাম **IGFET**।



n-E-MOSFET: $V_{GS} > V_T$ হলে চ্যানেল তৈরি হয়



তীর **ভেতরমুখী** = n-চ্যানেল · ভাঙা রেখা = এনহান্সমেন্ট

	D-MOSFET	E-MOSFET
চ্যানেল	আগে থেকেই তৈরি (diffused)	$V_{GS} > V_T$ হলে **প্রবর্তিত**
V_{GS} = 0-এ	ON, $I_D = I_{DSS}$	OFF
মোড (n-ch)	ডিপ্লিশন (−) ও এনহান্সমেন্ট (+)	শুধু এনহান্সমেন্ট
সমীকরণ	শকলি (V_{GS} + হতে পারে)	$I_D = k(V_{GS} - V_T)^2$

E-MOSFET (n-চ্যানেল):

কাট-অফ: $V_{GS} < V_T$ **(থ্রেশহোল্ড, $V_{GS(th)}$)**

ট্রায়োড ($V_{DS} < V_{GS} - V_T$):

$I_D = k[2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$

স্যাচুরেশন: $I_D = k(V_{GS} - V_T)^2$

$g_m = 2k(V_{GS} - V_T)$

সমাধানকৃত উদাহরণ ✍️: $I_{D(on)}$ = 10 mA, $V_{GS(on)}$ = 8 V-এ, V_T = 3 V।

$k = 10/(8 - 3)^2$ = **0.4 mA/V²**

V_{GS} = 6 V: $I_D = 0.4 \times 3^2$ = **3.6 mA**; $g_m = 2 \times 0.4 \times 3$ = **2.4 mS**

V_{GS} = 2 V (< V_T): I_D = **0**


পরীক্ষার ফাঁদ: JFET: শুধু ডিপ্লিশন; **D-MOSFET: দুই মোডেই**; E-MOSFET: শুধু এনহান্সমেন্ট। পাতলা অক্সাইড: **স্থির বিদ্যুৎ (ESD)** সহজেই নষ্ট করে।

মনে রাখার কৌশল: "**E = Empty**" (খালি): V_T পেরিয়ে Enhance না করা পর্যন্ত চ্যানেল নেই; ভাঙা রেখা = খালি চ্যানেল। "**D = Done**": চ্যানেল তৈরি, তাই নরমালি ON।

আইটি সংযোগ: CMOS: **CMOS ইনভার্টার** = p-চ্যানেল E-MOSFET (V_{DD}-র দিকে) ও তার নিচে n-চ্যানেল E-MOSFET, গেট ও ড্রেন যুক্ত: ইন 0 → আউট 1, ইন 1 → আউট 0। একটি সবসময় OFF, তাই **স্থির পাওয়ার ≈ 0** (ডায়নামিক ≈ CV_{DD}^2f): CPU ও মেমরি CMOS-এ তৈরি।

১২ FET বায়াসিং

পদ্ধতি	বায়াস সমীকরণ	মন্তব্য
ফিক্সড বায়াস	$V_{GS} = -V_{GG}$ ($I_G = 0$)	দ্বিতীয় সাপ্লাই; Q ডিভাইসভেদে বদলায়
সেলফ বায়াস	**$V_{GS} = -I_DR_S$**	একটি সাপ্লাই; JFET, D-MOSFET
ভোল্টেজ ডিভাইডার	$V_{GS} = V_{DD}R2/(R1 + R2) - I_DR_S$	**সবচেয়ে স্থিতিশীল**; সব FET
ড্রেন ফিডব্যাক	$V_{GS} = V_{DS}$ (R_G D থেকে G)	E-MOSFET



সেলফ বায়াসের গ্রাফিক সমাধান: মূলবিন্দুগামী বায়াস রেখা প্যারাবোলাকে Q-তে ছেদ করে

সমাধানকৃত উদাহরণ: সেলফ বায়াস ✍️: $I_{DSS} = 8$ mA, $V_P = -4$ V, $R_S = 1$ kΩ, $R_D = 3.3$ kΩ, $V_{DD} = 16$ V।

১. $V_{GS} = -I_D$ (I_D mA-তে) → $I_D = 8(1 - I_D/4)^2$

২. $I_D^2 - 10I_D + 16 = 0$ → $I_D = 2$ বা 8 mA

৩. 8 mA দিলে $V_{GS} = -8$ V, V_P-র বাইরে: বাদ → **$I_D = 2$ mA, $V_{GS} = -2$ V**

৪. $V_{DS} = 16 - 2(3.3 + 1) = \mathbf{7.4\ V} \geq V_{GS} - V_P = 2$ V ✓

১৩ FET এমপ্লিফায়ার: CS, CD, CG

কনফিগারেশন (BJT জোড়া)	Z_i	Z_o	A_v (r_d উপেক্ষিত)	ফেজ
কমন সোর্স (CE)	R_G (MΩ)	R_D	$-g_mR_D$	180°
... R_S আনবাইপাসড	R_G	≈ R_D	$-g_mR_D/(1 + g_mR_S)$	180°
কমন ড্রেন, সোর্স ফলোয়ার (CC)	R_G	$R_S \parallel 1/g_m$	$g_mR_S/(1 + g_mR_S) < 1$	0°
কমন গেট (CB)	$R_S \parallel 1/g_m$	R_D	$+g_mR_D$	0°

সমাধানকৃত উদাহরণ ✍️: একই JFET, $I_D = 2$ mA: $g_m = (16/4)(1 - 2/4) = \mathbf{2\ mS}$। C_S বাইপাসড: $A_v = -2 \times 3.3 = \mathbf{-6.6}$; আনবাইপাসড: $-6.6/3 = \mathbf{-2.2}$; সোর্স ফলোয়ার ($R_S = 1$ kΩ): $A_v = 2/3 = 0.67$, $Z_o = 1k \parallel 500 = 333\ \Omega$।

মনে রাখার কৌশল: BJT সারণিই আবার ব্যবহার করো: **S↔E, D↔C, G↔B** এবং $1/r_e \rightarrow g_m$। CS = CE (উল্টানো গেইন স্টেজ), CD = CC (বাফার), CG = CB (কম Z_i, RF)।

পরীক্ষার আগের রাতের পাতা

BJT বনাম FET (৫ নম্বরের প্রিয় লিখিত প্রশ্ন)

বৈশিষ্ট্য	BJT	FET
নিয়ন্ত্রণ · ক্যারিয়ার	কারেন্ট (I_B) · বাইপোলার	**ভোল্টেজ** (V_{GS}) · **ইউনিপোলার**
ইনপুট ইম্পিডেন্স	কম–মাঝারি (kΩ)	**অতি উচ্চ** (10^8–10^{15} Ω)
গেইন প্যারামিটার	β; $g_m = I_C/V_T$ (~38 mS/mA)	$g_m = \Delta I_D/\Delta V_{GS}$ (কয়েক mS)
ভোল্টেজ গেইন, GBW	**বেশি**	কম
নয়েজ · তাপ	বেশি নয়েজ · থার্মাল রানঅ্যাওয়ে	কম নয়েজ · T বাড়লে I_D কমে
আকার · স্থির পাওয়ার	বড় · বেশি	ছোট · CMOS ≈ 0 · ESD-সংবেদনশীল

তথ্যপাতা:

$r_e = 26\ mV/I_E$ · $h_{ie} = \beta r_e$

CE: $A_v = -R_C/r_e$ (বাইপাসড)

CB: $Z_i \approx r_e$, $A_i = \alpha$

CC: $A_v \approx 1$, $Z_o \approx r_e$

$A_p = A_v A_i$ · 20 log V, 10 log P

-3 dB = 0.707 V = ½ P

$C_{Mi} = (1 + |A_v|)C_{bc}$

$I_D = I_{DSS}(1 - V_{GS}/V_P)^2$

$g_{m0} = 2I_{DSS}/|V_P|$

E-MOS: $I_D = k(V_{GS} - V_T)^2$

সেলফ বায়াস: $V_{GS} = -I_D R_S$

CS: $A_v = -g_m R_D$

1. শুধু CE (ও CS) উল্টায়: 180°
2. সর্বোচ্চ পাওয়ার গেইন: CE
3. সর্বোচ্চ Z_i, সর্বনিম্ন Z_o: CC
4. সর্বনিম্ন Z_i, $A_i < 1$: CB
5. বাইপাস C A_v বাড়ায়
6. 0 V-এ JFET ON, E-MOSFET OFF
7. D-MOSFET: দুই মোডেই
8. $V_{GS} = V_P \rightarrow I_D = 0$
9. $V_P/2 \rightarrow I_{DSS}/4$
10. ভাঙা রেখা = E-MOSFET

প্রধান ফাঁদ: পাওয়ার ×1000 = 30 dB, ভোল্টেজ ×1000 = 60 dB · C_E সরালে A_v কমে · CB: $A_i < 1$, A_v উচ্চ · $h_{fb} = -\alpha$ · g_m একটি ঢাল · E-MOSFET-এ সেলফ বায়াস চলে না · $|V_{GS}| > |V_P|$ দেওয়া মূল বাদ

সব কৌশল একসাথে: DC-তে ক্যাপ বাদ, AC-তে শর্ট · কালেক্টর ÷ এমিটার · Big output, Baby input · Copy Cat · বড় ক্যাপ বেস কাটে · বাগানের পাইপ · 8 বিন্দুর প্যারাবোলা · E = Empty, D = Done · S↔E, D↔C, G↔B

✓ অনুশীলন MCQ (পরীক্ষার ধাঁচে, ১০ নম্বর)

১. CE এমপ্লিফায়ারের ফেজ শিফট:

ক) 0° খ) 90°
গ) 180° ঘ) 270°

২. সর্বোচ্চ ইনপুট ইম্পিডেন্স:

ক) CB খ) CC
গ) CE ঘ) সবগুলো সমান

৩. I_E = 2 mA হলে $r_e \approx$

ক) 13 Ω খ) 26 Ω
গ) 52 Ω ঘ) 1.3 kΩ

৪. f_H-এ আউটপুট পাওয়ার নেমে আসে:

ক) 70.7% খ) 25%
গ) 0% ঘ) 50%

৫. কোনটি ইউনিপোলার ডিভাইস?

ক) FET খ) BJT
গ) SCR ঘ) UJT

৬. I_{DSS} = 12 mA, V_P = −6 V; V_{GS} = −3 V-এ I_D:

ক) 6 mA খ) 4 mA
গ) 1.5 mA ঘ) 3 mA

৭. V_{GS} = 0-এ কোনটি OFF?

ক) n-JFET খ) D-MOSFET
গ) E-MOSFET ঘ) p-JFET

৮. I_{DSS} = 12 mA, V_P = −6 V হলে g_{m0}:

ক) 2 mS খ) 4 mS
গ) 6 mS ঘ) 72 mS

৯. ভোল্টেজ গেইন 100-কে dB-তে:

ক) 20 dB খ) 100 dB
গ) 10 dB ঘ) 40 dB

১০. এমিটার ফলোয়ারের FET-জোড়া:

ক) CS খ) CD
গ) CG ঘ) ক্যাসকোড

উত্তরমালা → ১-গ · ২-খ · ৩-ক · ৪-ঘ · ৫-ক · ৬-ঘ · ৭-গ · ৮-খ · ৯-ঘ · ১০-খ

লিখিত প্রশ্ন: ট্রান্সফার বৈশিষ্ট্য রেখার সাহায্যে JFET, D-MOSFET ও E-MOSFET-এর পার্থক্য দেখাও। একটি JFET-এর I_{DSS} = 8 mA, V_P = −4 V: V_{GS} = −1 V-এ I_D ও g_m নির্ণয় করো, এবং R_D = 2.2 kΩ (R_S বাইপাসড) সহ CS স্টেজের গেইন বের করো। ১০ নম্বর

১ JFET: $V_P \le V_{GS} \le 0$, $I_D \le I_{DSS}$; D-MOSFET: একই প্যারাবোলা $V_{GS} > 0$ পর্যন্ত বিস্তৃত; E-MOSFET: V_T পর্যন্ত $I_D = 0$, তারপর $k(V_{GS} - V_T)^2$। তিনটিই আঁকো। ৪

২ $I_D = 8(1 - 1/4)^2 = 8 \times 0.5625 =$ **4.5 mA** ২

৩ $g_{m0} = 2 \times 8/4 = 4$ mS; $g_m = 4(1 - 0.25) =$ **3 mS** ২

৪ $A_v = -g_m R_D = -3 \times 2.2 =$ **−6.6** (180° ফেজ শিফট) ২

পরীক্ষার আগে যাচাই ✓

- ✓ CE/CB/CC সারণি মুখস্থ লিখতে পারি
- ✓ r_e দিয়ে Z_i, Z_o, A_v বের করতে পারি
- ✓ গেইনকে dB-তে নিতে ও −3 dB বুঝতে পারি
- ✓ শকলি ও g_m দুই দিকেই ব্যবহার করতে পারি
- ✓ চারটি FET প্রতীক আঁকতে পারি

লিখিতের জন্য আরও অনুশীলন:

① C_E ছাড়া CE স্টেজ
② এমিটার ফলোয়ারের Z_o
③ দ্বিঘাত সমীকরণে সেলফ বায়াস
④ CMOS ইনভার্টারের কার্যপ্রণালী