
মাইক্রোপ্রসেসর ও কম্পিউটার আর্কিটেকচার

BCS · NTRCA · BPSC · ব্যাংক · বিদ্যুৎ খাত · BUET-এর প্রশ্নে আসা সব 8086, মাইক্রোপ্রসেসর, ক্যাশ, মেমোরি ও পাইপলাইন প্রশ্ন, ৩০ পাতায় সমাধান



↑ সংখ্যাটি হলো কতগুলো আলাদা পরীক্ষায় টপিকটি এসেছে (লাল = সবচেয়ে বেশি)

প্রশ্ন-কার্ড যেভাবে পড়বেন

> **প্র:** প্রশ্নটি, প্রশ্নপত্রে যেমন ছাপা (বানান ঠিক করা)।
> ✎ **যে পরীক্ষায় এসেছে:** যে পরীক্ষাগুলো থেকে নেওয়া, যেমন 45th BCS CSE (2024) · BUET M.Sc. April 2021

তারিখসহ পরীক্ষা না থাকলে কার্ডে উৎস লেখা থাকে। তারপর: উত্তর → সবুজ = হিসাব করা ফল → ফাঁদ। MCQ টেবিলে সবুজ কলামটিই উত্তর।

সবচেয়ে বেশি আসে
① AMAT অঙ্ক
② tag / index / offset
③ MP বনাম মাইক্রোকন্ট্রোলার
④ 8086 physical address
⑤ ক্যাশ ম্যাপিংয়ের ধরন
⑥ RISC বনাম CISC, পাইপলাইন

সিলেবাসের যে অংশ

MPI: "**microprocessor vs microcontroller**; 8086 architecture, **segmentation, flags, addressing modes**; assembly; 8255A, interrupts, DMA"। CA: "**measuring performance**; multicycle; hazards; **pipeline**, superscalar; **cache, virtual memory**"।

> **সংকেত:** **হলুদ** = মূল শব্দ · **লাল বৃত্ত** = মুখস্থ রাখুন · **বেগুনি বাক্স** = মনে রাখার কৌশল · **লাল বাক্স** = পরীক্ষার ফাঁদ · **সবুজ** = সমাধান


সূচিপত্র

✓ MP মৌলিক, প্রস্থ … পৃ. ২
✓ MP বনাম মাইক্রোকন্ট্রোলার … ৩
✓ 32/64-বিট, MCU ডিজাইন … ৪
✓ 8086 ব্লক, সেগমেন্ট … ৫–৬
✓ ফ্ল্যাগ, ব্যাংক, 8085 … ৭–৮
✓ অ্যাড্রেসিং, অ্যাসেম্বলি … ৯–১১
✓ ইন্টারাপ্ট, DMA, 8255 … ১২, ১৪
✓ প্রজন্ম, GPU … ১৩–১৪
✓ CA মৌলিক, RISC/CISC … ১৫–১৭
✓ CPU পারফরম্যান্স … ১৮
✓ পাইপলাইন, হ্যাজার্ড … ১৯–২০
✓ মেমোরি ১–৩ … ২১–২৩
✓ ক্যাশের ধারণা … ২৪–২৫
✓ tag/index, AMAT … ২৬–২৭
✓ রিপ্লেসমেন্ট · আগের রাত · অনুশীলন … ২৮–৩০

১ মাইক্রোপ্রসেসর কী, এতে কী থাকে, কী করে

প্র১: মাইক্রোপ্রসেসর কী? মাইক্রোপ্রসেসরের মৌলিক অংশগুলো ব্যাখ্যা করুন।
✎ **যে পরীক্ষায় এসেছে:** SPCBL AME 2021 · প্রদত্ত ব্লক ডায়াগ্রামের অংশ চিহ্নিত করা: DESCO AE(CSE) 2016

মাইক্রোপ্রসেসর হলো একটি IC-তে পূর্ণ CPU: মেমোরি থেকে ইনস্ট্রাকশন আনে (fetch), ডিকোড করে ও এক্সিকিউট করে। মেমোরি ও I/O চিপের **বাইরে** থাকে।



১. **ALU**: ডেটার উপর গাণিতিক ও লজিক্যাল কাজ
২. **কন্ট্রোল ইউনিট**: ডিকোড করে, টাইমিং ও কন্ট্রোল সিগন্যাল পাঠায়
৩. **রেজিস্টার অ্যারে**: accumulator, general, PC, SP, flags
৪. **অভ্যন্তরীণ বাস** + address, data ও control বাসের ইন্টারফেস

পরীক্ষার ফাঁদ: ভাইভায় "ALU, রেজিস্টার, আউটপুট সার্কিট" বললে নম্বর কাটে: **কন্ট্রোল ইউনিট** বলতেই হবে, আর আউটপুট সার্কিট CPU-র অংশ নয়। **হার্ড ডিস্ক** কখনো অংশ নয় ✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021; "built-in memory ও I/O" হলো **মাইক্রোকন্ট্রোলারের** বৈশিষ্ট্য, মাইক্রোপ্রসেসরের নয় ✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021।

প্র২: মাইক্রোপ্রসেসরের কাজগুলো লিখুন।
✎ **যে পরীক্ষায় এসেছে:** BTRC DAD 2021
Fetch → decode → execute ✎ **যে পরীক্ষায় এসেছে:** ক্রমের MCQ: BUET IICT April 2021; মেমোরি, রেজিস্টার ও I/O-র মধ্যে ডেটা আদান-প্রদান; গাণিতিক ও লজিক; টাইমিং/কন্ট্রোল সিগন্যাল তৈরি; ইন্টারাপ্টে সাড়া।

প্র৩: 8-বিট ও 16-বিট মাইক্রোপ্রসেসরের ডেটা ও অ্যাড্রেসের প্রস্থ লিখুন।
✎ **যে পরীক্ষায় এসেছে:** PGCB AE(CSE) 2021
8085: ডেটা **8**, অ্যাড্রেস **16** → **64 KB** · 8086: ডেটা **16**, অ্যাড্রেস **20** → **1 MB**। "n-বিট" মানে ডেটা বাস/ALU-এর প্রস্থ, অ্যাড্রেস বাস নয়।

যে MCQ এসেছে	উত্তর	যে পরীক্ষায়
16-বিট অ্যাড্রেস বাস সর্বোচ্চ কত KB অ্যাড্রেস করে	**64 KB (2^{16})**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS CSE (2025)
16-বিট ডেটা বাস ও 32-বিট অ্যাড্রেস বাস → সর্বোচ্চ অ্যাড্রেসিং ক্ষমতা	**4 GB (2^{32})**	✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021
অ্যাড্রেস বাসের প্রবাহ …	**একমুখী**	✎ **যে পরীক্ষায় এসেছে:** Combined Bank AHE/AE(IT) 2021
স্ট্যাক পয়েন্টারে (SP) কী থাকে	**স্ট্যাকের শীর্ষের অ্যাড্রেস**	✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021

২ মাইক্রোপ্রসেসর বনাম মাইক্রোকন্ট্রোলার: MPI-এর সবচেয়ে বেশি আসা প্রশ্ন

প্র৪: মাইক্রোপ্রসেসর ও মাইক্রোকন্ট্রোলারের পার্থক্য লিখুন। (মাইক্রোকন্ট্রোলার আসলে কী? ৩টি পার্থক্য / হার্ডওয়্যারগত পার্থক্য লিখুন।)

✎ **যে পরীক্ষায় এসেছে:** 46th BCS CSE · 45th BCS ICT (2024) · Parliament Secretariat Programmer 2023 · Combined Bank SO(IT) 2024 · WZPDCL SAE 2023 · SPCBL AME 2021 · NWPGCL JAM 2020 · MM AP 2017 · BUET M.Sc. April 2017

বিষয়	মাইক্রোপ্রসেসর (8086, Core i5)	মাইক্রোকন্ট্রোলার (8051, AVR, PIC, ARM Cortex-M)
চিপে যা থাকে	শুধু CPU	CPU + **RAM** + **ROM/Flash** + **I/O পোর্ট** + **টাইমার** + **ADC**
বাইরের হার্ডওয়্যার	বাইরের মেমোরি, I/O চিপ, বাস: বড় বোর্ড	প্রায় লাগে না: এক-চিপ সিস্টেম
উদ্দেশ্য	সাধারণ কাজ (PC, সার্ভার)	একটি নির্দিষ্ট কাজ (embedded)
গতি / শক্তি	GHz, কয়েক দশ ওয়াট	MHz, মিলিওয়াট; sleep মোড
খরচ / আকার	বেশি; সিস্টেম বড়	কম; ছোট
আর্কিটেকচার	সাধারণত Von Neumann	সাধারণত **Harvard** (প্রোগ্রাম ও ডেটা মেমোরি আলাদা)
উদাহরণ	ল্যাপটপ, ডেস্কটপ	ওয়াশিং মেশিন, মাইক্রোওয়েভ, গাড়ির ECU

প্র৫: মাইক্রোপ্রসেসরের তুলনায় মাইক্রোকন্ট্রোলারের সুবিধা লিখুন।

✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. October 2015 · BUET M.Sc. May 2016

কম চিপ → সস্তা, ছোট, বেশি নির্ভরযোগ্য বোর্ড; কম শক্তি (ব্যাটারিচালিত যন্ত্র); চিপেই টাইমার, ADC, সিরিয়াল পোর্ট; রিয়েল-টাইম I/O-তে দ্রুত সাড়া; এক কাজের জন্য সহজ ডিজাইন ও প্রোগ্রামিং।

প্র৬: 80386-এর তুলনায় AVR মাইক্রোকন্ট্রোলারের সুবিধা।

✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. October 2017

AVR: RISC, প্রায় প্রতি ক্লকে ১টি ইনস্ট্রাকশন, Harvard, চিপেই Flash/SRAM/EEPROM ও পেরিফেরাল, মিলিওয়াট শক্তি। 80386: CISC, বাইরের মেমোরি ও সহায়ক চিপ লাগে।

মনে রাখার কৌশল: "**প্রসেসর = শুধু মস্তিষ্ক; কন্ট্রোলার = মস্তিষ্ক + শরীর**"। প্রশ্নে *নির্দিষ্ট কাজ / embedded / কম শক্তি* থাকলে উত্তর মাইক্রোকন্ট্রোলার।

৩ 32 বনাম 64 বিট, GHz ও ক্লক পিরিয়ড

প্র৭: উদাহরণসহ 32-বিট ও 64-বিট মাইক্রোপ্রসেসরের পার্থক্য লিখুন। 2.40 GHz মাইক্রোপ্রসেসর বলতে কী বোঝায়? (আরও: 32-বিট মাইক্রোপ্রসেসর কী, এর মূল বৈশিষ্ট্য?)

✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2023 · BUET M.Sc.


	32-বিট (Pentium 4, ARM Cortex-A7)	64-বিট (Core i7, Ryzen, Apple M-series)
রেজিস্টার / ALU প্রস্থ	প্রতি অপারেশনে 32 বিট	প্রতি অপারেশনে 64 বিট
অ্যাড্রেস স্পেস	2^{32} = **4 GB**	তত্ত্বে 2^{64} (≈ 16 EB); বাস্তবে 48-বিট
OS / সফটওয়্যার	শুধু 32-বিট চলে	64-বিট ও সাধারণত 32-বিটও চলে

2.40 GHz = ক্লক প্রতি সেকেন্ডে 2.4×10^9 বার টিক করে; এক সাইকেল = 1/2.4 GHz ≈ **0.417 ns**। এটি "প্রতি সেকেন্ডে ইনস্ট্রাকশন" নয় (তা CPI ও কোরের উপরও নির্ভর করে)। ✎ **যে পরীক্ষায় এসেছে:** 1.8 GHz-এ পিরিয়ড: 45th BCS CSE (2024) → $T = 1/f = 1/(1.8 \times 10^9) = 0.556$ ns।

এমবেডেড সিস্টেম (ব্যাংক ভাইভা): বড় কোনো যন্ত্রের ভেতরে একটি নির্দিষ্ট কাজের জন্য বসানো কম্পিউটার, সাধারণত মাইক্রোকন্ট্রোলারভিত্তিক, প্রায়ই রিয়েল-টাইম (ATM, ট্রাফিক লাইট, পেসমেকার)। ✎ **উৎস:** ব্যাংক আইটি ভাইভা · **মাইক্রোকম্পিউটার বনাম মাইক্রোপ্রসেসর**: মাইক্রোকম্পিউটার = মাইক্রোপ্রসেসর + মেমোরি + I/O একটি বোর্ডে (পূর্ণ কম্পিউটার) ✎ **যে পরীক্ষায় এসেছে:** 15th NTRCA Computer Operation (2019)

৪ মাইক্রোকন্ট্রোলার দিয়ে ডিজাইন

প্র৮: চারপাশের আলো একটি সীমার নিচে নামলে বাতি জ্বালায় এমন স্বয়ংক্রিয় স্ট্রিট-লাইট কন্ট্রোলার ডিজাইন করুন।
✎ **যে পরীক্ষায় এসেছে:** DPDC AM(ICT) 2025





```
loop:
  v = ADC_read(LDR)
  if v < T_on  → relay ON
  if v > T_off → relay OFF
  (T_off > T_on: hysteresis)
  sleep 1 s; goto loop
```

ধাপ: LDR + রেজিস্টর দিয়ে voltage divider → MCU-র ADC → সীমার সাথে তুলনা → ট্রানজিস্টর/রিলে বাতি চালায়। **Hysteresis** (দুটি সীমা) সন্ধ্যায় বাতির মিটমিট বন্ধ করে; চলন্ত গাড়ির হেডলাইট উপেক্ষা করতে সময়-বিলম্ব যোগ করুন। **গ্যাস-লিক সেন্সরেও** একই ধারণা: MQ-মডিউল একটি analog ভোল্টেজ (ADC পিনে) ও একটি digital threshold আউটপুট (high/low, ইন্টারাপ্টও তুলতে পারে) দেয়। ✎ **উৎস:** উৎস-শিটে প্রশ্নপত্রের নাম নেই

৫ 8086 আর্কিটেকচার: BIU + EU

প্র৯: Intel 8086 মাইক্রোপ্রসেসরের ব্লক ডায়াগ্রাম আঁকুন ও বৈশিষ্ট্যগুলো লিখুন। (8086-এর আর্কিটেকচার বর্ণনা করুন।)
৫ নম্বর
✎ **যে পরীক্ষায় এসেছে:** 45th BCS CSE (2024) · 36th BCS (2016)



EU যখন এক্সিকিউট করে, BIU তখন আগেভাগে কিউতে ইনস্ট্রাকশন আনে: দুই ধাপের পাইপলাইন

- ✓ **16-বিট** প্রসেসর: 16-বিট ALU, রেজিস্টার, ডেটা বাস
- ✓ **20-বিট** অ্যাড্রেস বাস → **1 MB** মেমোরি
- ✓ multiplexed AD0–AD15; 40 পিন; 5–10 MHz; 1978
- ✓ 6-byte prefetch queue দিয়ে **পাইপলাইনিং**
- ✓ মেমোরি **সেগমেন্টেশন** (চারটি 64 KB সেগমেন্ট)
- ✓ 256টি vector interrupt; minimum ও maximum মোড
- ✓ 8087 coprocessor-এর সাথে কাজ করে (ESC)

প্র১০: প্রদত্ত 8086 আর্কিটেকচারের চিত্রে চিহ্নিত অংশগুলোর নাম লিখুন (ALU, BIU, EU, internal bus; Part-A = AX…DI, Part-B = CS/DS/SS/ES/IP, Part-C = ALU)।

✎ **যে পরীক্ষায় এসেছে:** BGDCL AM(CSE) 2024 · BTCL JAM 2022

উত্তর: Part-A = EU-র **general-purpose, pointer ও index রেজিস্টার** · Part-B = BIU-র **segment রেজিস্টার** + **instruction pointer** · Part-C = **ALU**। কোন ইউনিটে (BIU/EU) আছে তাও লিখুন।

রেজিস্টার: পূর্ণ নাম ও সংখ্যা

গ্রুপ	রেজিস্টার (পূর্ণ নাম)
General (৮টি অর্ধেক)	AX accumulator · BX base · CX count · DX data (AH, AL, … **DL = DX-এর নিচের বাইট**)
Pointer / index	**SP** stack pointer · **BP** base pointer · **SI** source index · DI destination index
Segment + IP	CS code · DS data · SS stack · ES extra · **IP** instruction pointer
Flags	একটি 16-বিট রেজিস্টার, ৯টি ফ্ল্যাগ ব্যবহৃত

✎ **যে পরীক্ষায় এসেছে:** SP, BP, SI, DL, IP-এর পূর্ণ নাম: 46th BCS ICT · 16-বিট রেজিস্টার = 4 + 4 + 4 + IP + flags = **14** ✎ **যে পরীক্ষায় এসেছে:** DoICT ANE 2019 · 8086 একটি **16-বিট** প্রসেসর ✎ **যে পরীক্ষায় এসেছে:** Combined Bank Officer(IT) 2026 · অ্যাড্রেস বাস = **20-বিট** ✎ **যে পরীক্ষায় এসেছে:** DoICT AP 2020 · 49th BCS CSE (2025)

৬ সেগমেন্টেশন ও 20-বিট physical address


প্র১১: 8086-এ মেমোরি সেগমেন্টেশন কেন প্রয়োজন? 16-বিট মাইক্রোপ্রসেসরে 20-বিট physical address তৈরির পদ্ধতি কী? ৫ নম্বর

✎ **যে পরীক্ষায় এসেছে:** 45th BCS CSE (2024)

কেন: রেজিস্টার 16-বিট (শুধু 64 KB পর্যন্ত যায়) কিন্তু অ্যাড্রেস বাস 20-বিট (1 MB)। সেগমেন্ট দিয়ে 16-বিট রেজিস্টারও 1 MB-তে পৌঁছায়; কোড, ডেটা ও স্ট্যাক আলাদা থাকে, প্রোগ্রাম **relocatable** হয় এবং 64 KB ব্লক overlap করতে পারে।

কীভাবে: **PA = segment × 10H + offset**: 16-বিট সেগমেন্টকে 4 বিট বামে সরান (শেষে একটি hex 0 যোগ) এবং BIU-র adder-এ 16-বিট offset যোগ করুন।

CS = 1234H, IP = 0022H → 12340H + 0022H = 12362H



যে MCQ এসেছে	উত্তর	যে পরীক্ষায়
Segment 2000H, offset 0020H → physical address	**20020H**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)
2000:1000 → প্রকৃত অবস্থান	**21000H**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021
RESET-এর পর 8086 যেখান থেকে শুরু করে	**FFFF0H**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)

পরীক্ষার ফাঁদ: Reset-এ **CS = FFFFH, IP = 0000H** → FFFF0H, মেমোরির শীর্ষের 16 বাইট নিচে (সেখানে একটি far JMP থাকে)। এই MCQ-র একটি কপিতে অপশন শুধু FFFFFH / FFFFH / 00000H / 00001H, আর ব্যাখ্যায় "FFFFF0H": তা 24 বিট, অসম্ভব। FFFF0H লিখুন ও ছাপার ভুলটি উল্লেখ করুন।

প্র১২: উদাহরণসহ 8086-এর segment রেজিস্টার ও offset রেজিস্টারের ভূমিকা আলোচনা করুন।
✎ **যে পরীক্ষায় এসেছে:** 47th BCS CSE

সেগমেন্ট	ডিফল্ট offset রেজিস্টার	উদাহরণ
CS (code)	IP	পরের ইনস্ট্রাকশন CS:IP-তে
DS (data)	BX, SI, DI, সরাসরি অ্যাড্রেস	`MOV AL,[BX]` পড়ে DS:BX
SS (stack)	SP, BP	`PUSH AX` লেখে SS:SP−2-এ
ES (extra)	string ইনস্ট্রাকশনে DI	`MOVSB` কপি করে DS:SI → ES:DI

৭ ফ্ল্যাগ রেজিস্টার

প্র১৩: 8086-এর ফ্ল্যাগ রেজিস্টার কী? এর status ও control ফ্ল্যাগগুলো লিখুন। signed ও unsigned overflow-এ ফ্ল্যাগ কীভাবে প্রভাবিত হয় আলোচনা করুন।
✎ **যে পরীক্ষায় এসেছে:** 47th BCS CSE · DUET AP 2025 · DESCO SAE 2022 · BCPCL JI 2019



ফাঁকা ঘর অব্যবহৃত · status: CF PF AF ZF SF OF · control: TF IF DF

ফ্ল্যাগ	কখন সেট (=1) হয়
CF carry	MSB থেকে carry/borrow: **unsigned** overflow
PF parity	নিচের বাইটে 1-এর সংখ্যা **জোড়**
AF auxiliary	বিট 3 থেকে বিট 4-এ carry (BCD)
ZF zero / SF sign	ফল = 0 / ফলের MSB = 1
OF overflow	signed ফল সীমার বাইরে: **signed** overflow
TF / IF / DF	single-step · INTR চালু · string-এ auto-decrement

7FH + 01H = 80H → CF = 0, **OF = 1** (127 + 1 ≠ −128)
FFH + 01H = 00H → **CF = 1**, OF = 0, ZF = 1

> **মনে রাখার কৌশল:** **C**arry = **C**ounting সংখ্যা (unsigned), **O**verflow = **O**pposite চিহ্ন (signed)। OF = MSB-তে ঢোকা carry XOR MSB থেকে বের হওয়া carry।

"State flag" 8086-এর কোনো ফ্ল্যাগ **নয়** ✎ যে পরীক্ষায় এসেছে: Combined Bank AHE/AE(IT) 2021

> **প্র১৪:** নিচের 8086 program status word-এর অর্থ লিখুন: S = 0, Z = 0, AC = 1, P = 1, CY = 0। ৫ নম্বর
> ✎ যে পরীক্ষায় এসেছে: 45th BCS CSE (2024)

S = 0 → ফল **ধনাত্মক** (MSB 0) · Z = 0 → ফল **শূন্য নয়** · AC = 1 → বিট 3 থেকে বিট 4-এ carry গেছে · P = 1 → 1-এর সংখ্যা **জোড়** · CY = 0 → MSB থেকে কোনো carry নেই। উদাহরণ: 08H + 09H = 11H ঠিক এই S0 Z0 AC1 P1 CY0 দেয়।

যে ইনস্ট্রাকশন ফ্ল্যাগ বদলায়: `STC` / `CLC` / `CMC` CF সেট, ক্লিয়ার, উল্টানো · `STD` / `CLD` DF সেট/ক্লিয়ার · `STI` / `CLI` IF সেট/ক্লিয়ার · `PUSHF` / `POPF` পুরো রেজিস্টার সংরক্ষণ ও পুনরুদ্ধার · `LAHF` / `SAHF` নিচের ফ্ল্যাগ বাইট AH-এ ও AH থেকে কপি। TF সরাসরি সেট করার ইনস্ট্রাকশন নেই: flags push করে বিট 8 বদলে pop করতে হয়।

৮ মেমোরির আকার, odd ও even ব্যাংক

> **প্র১৫:** 8085 ও 8086-এর সর্বোচ্চ physical মেমোরি কত এবং কেন?
> ✎ যে পরীক্ষায় এসেছে: DESCO SAE 2022
> 8085: 16টি অ্যাড্রেস লাইন → 2^{16} = **64 KB**। 8086: 20টি লাইন → 2^{20} = **1 MB**। ধারণক্ষমতা = $2^{\text{অ্যাড্রেস লাইন}}$ বাইট।

> **প্র১৬:** 8086-এ odd ও even অ্যাড্রেস থেকে byte ও word ডেটা কীভাবে পড়া হয়?
> ✎ যে পরীক্ষায় এসেছে: 47th BCS CSE
> মেমোরি দুটি 512 KB ব্যাংক: even (D0–D7, **A0 = 0** দিয়ে নির্বাচিত) ও odd (D8–D15, **BHE′ = 0** দিয়ে নির্বাচিত)।

অ্যাক্সেস	BHE′	A0	বাস সাইকেল
even অ্যাড্রেসে byte (MOV AL,[2000H])	1	0	1, নিচের ব্যাংক
odd অ্যাড্রেসে byte (MOV AL,[2001H])	0	1	1, উপরের ব্যাংক
even অ্যাড্রেসে word (aligned)	0	0	1, দুই ব্যাংকই
odd অ্যাড্রেসে word (MOV AX,[2001H])	0 / 1	1 / 0	**২টি সাইকেল**: আগে odd, পরে even বাইট

৯ 8085 বনাম 8086

প্র১৭: 8085 ও 8086 মাইক্রোপ্রসেসরের পার্থক্য লিখুন (8-বিট বনাম 16-বিট)।
✎ **যে পরীক্ষায় এসেছে:** 45th BCS ICT (2024) · PGCB SAE 2021 · BUET M.Sc. April 2017

বৈশিষ্ট্য	8085	8086
ডেটা বাস / ALU	**8-বিট**	16-বিট
অ্যাড্রেস বাস / মেমোরি	16-বিট / 64 KB	20-বিট / 1 MB
সেগমেন্টেশন	নেই	আছে (CS, DS, SS, ES)
পাইপলাইনিং	নেই	6-byte instruction queue
ফ্ল্যাগ / মোড	৫টি ফ্ল্যাগ; এক মোড	৯টি ফ্ল্যাগ; minimum + maximum মোড
গুণ / ভাগ	MUL/DIV নেই	MUL, IMUL, DIV, IDIV

8085 আর্কিটেকচার ✎ **যে পরীক্ষায় এসেছে:** 18th NTRCA School-2 (2024): accumulator + ALU + flags (S, Z, AC, P, CY) · রেজিস্টার B, C, D, E, H, L (জোড়া BC, DE, HL) · PC, SP · instruction register + decoder · timing ও control · interrupt control (TRAP, RST 7.5/6.5/5.5, INTR) · serial I/O (SID/SOD) · multiplexed AD0–AD7 + A8–A15। 8085 একটি **8-বিট** MP ✎ **যে পরীক্ষায় এসেছে:** 49th BCS CSE (2025)

প্র১৮: একটি মাইক্রোপ্রসেসরের পিন ডায়াগ্রাম দেওয়া আছে: কারণসহ নাম বলুন।
✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. October 2018

পিন দেখে চিনুন: **AD0–AD15** + A16–A19/S3–S6 + **BHE′/S7** + MN/MX′, 40 পিন → **8086** · AD0–AD7 + A8–A15 + **SID/SOD**, TRAP, RST 7.5/6.5/5.5, ALE → **8085** · AD0–AD7 + A8–A19 এবং BHE′-এর জায়গায় SS0′ → **8088** (8-বিট বাহ্যিক বাস)। পূর্ণ নম্বরের জন্য পিনভিত্তিক দুটি কারণ দিন।

১০ 8086-এর অ্যাড্রেসিং মোড

প্র১৯: অ্যাড্রেসিং মোড কী এবং কেন দরকার? 8086-এর immediate, direct, indirect, register ও indexed অ্যাড্রেসিং (যেকোনো চারটি) নিজের উদাহরণসহ বর্ণনা করুন।
✎ **যে পরীক্ষায় এসেছে:** 45th BCS CSE (2024) · 46th BCS CSE · 47th BCS ICT · BB AME 2017 · Combined Bank Officer(IT) 2025

অ্যাড্রেসিং মোড হলো ইনস্ট্রাকশন তার অপারেন্ড কোথায় আছে তা যেভাবে জানায়। দরকার নমনীয়তার জন্য (ধ্রুবক, ভেরিয়েবল, অ্যারে, পয়েন্টার, স্ট্যাক), ছোট ইনস্ট্রাকশন ও কম রেজিস্টার খরচের জন্য।

মোড	উদাহরণ	অপারেন্ড / effective address (EA)
Immediate	`MOV AX, 0025H`	ডেটা ইনস্ট্রাকশনের ভেতরেই
Register	`MOV AX, BX`	অপারেন্ড রেজিস্টারে (সবচেয়ে দ্রুত, মেমোরি অ্যাক্সেস নেই)
Direct	`MOV AX, [5000H]`	EA = 5000H (DS-এ)
Register indirect	`MOV AX, [BX]`	EA = BX (বা SI, DI)
Based / register relative	`MOV CL, [BX+4]`	EA = BX বা BP + displacement
Indexed	`MOV AL, [SI+10H]`	EA = SI বা DI + displacement: অ্যারে
Based-indexed (+ disp.)	`MOV AX, [BX+DI+4]`	EA = base + index (+ displacement): 2-D অ্যারে
Relative (PC/IP)	`JNZ next`	লক্ষ্য = IP + signed displacement

পরীক্ষার ফাঁদ: Combined Bank 2025-এর প্রশ্নে "the 12th microprocessor" ছাপার ভুল: 8086 ধরে উত্তর দিন। direct, immediate ও register তুলনা করুন **অপারেন্ড কোথায় থাকে** (মেমোরি / ইনস্ট্রাকশন / রেজিস্টার) ও **মেমোরি অ্যাক্সেস** (১ / ০ / ০) দিয়ে।

প্র২০: অ্যাড্রেসিং মোড লিখুন: MOV AX, BX · MOV AX, [SI] · MOV AX, 006H · MOV [AX], [BX]।
✎ **যে পরীক্ষায় এসেছে:** DESCO SAE(Computer) 2026

register · register indirect · immediate · **অবৈধ**: 8086-এ **memory-to-memory** MOV কখনো চলে না, আর AX পয়েন্টার হতে পারে না (শুধু BX, BP, SI, DI)। সংশোধন: `MOV CX,[BX]` তারপর `MOV [DI],CX`।

মনে রাখার কৌশল: CPU থেকে দূরত্বের ক্রমে "**I R D I B I**": **I**mmediate (ইনস্ট্রাকশনে), **R**egister, **D**irect, register **I**ndirect, **B**ased, **I**ndexed। বন্ধনী [ ] = মেমোরিতে যাও।

১১ অ্যাসেম্বলি ভাষা ও প্রথম প্রোগ্রাম

প্র২১: Assembly language কী? এর বৈশিষ্ট্যগুলো লিখুন। একটি Assembly language program লিখুন যা দুটি সংখ্যার যোগফল ও গুণফল নির্ণয় করে। ৫ নম্বর
✎ **যে পরীক্ষায় এসেছে:** 45th BCS CSE (2024)

অ্যাসেম্বলি ভাষা একটি low-level ভাষা, যেখানে প্রতিটি মেশিন ইনস্ট্রাকশন একটি **mnemonic** (MOV, ADD) ও প্রতীকী অপারেন্ড দিয়ে লেখা হয়; **assembler** একে ১ : ১ মেশিন কোডে রূপান্তর করে।

- ✓ মেশিন-নির্ভর (8086-এর কোড ≠ ARM-এর কোড)
- ✓ রেজিস্টার, মেমোরি, I/O পোর্টে সরাসরি প্রবেশ
- ✓ দ্রুত, ছোট কোড; ড্রাইভার, বুট কোড, embedded-এ
- ✓ লেবেল, ডিরেক্টিভ (DB, DW), মন্তব্য
- ✓ C-এর চেয়ে লেখা, ডিবাগ ও পোর্ট করা কঠিন

```
.MODEL SMALL
.DATA
  N1  DB 05H
  N2  DB 03H
  SUM DB ?
  PRD DW ?
.CODE
  MOV AX, @DATA
  MOV DS, AX      ; point DS at data
  MOV AL, N1
  ADD AL, N2      ; AL = 08H
  MOV SUM, AL
```

```
MOV AL, N1
MUL N2          ; AX = AL × N2 = 000FH
MOV PRD, AX
MOV AH, 4CH
INT 21H         ; return to DOS
```

→ SUM = 08H (5 + 3) · PRD = 000FH (5 × 3)। বাইট অপারেন্ডে MUL, AL দিয়ে গুণ করে 16-বিট গুণফল AX-এ রাখে।

প্র২২: Assembly Language-এর ADC, XCHG, POP, JNZ ইনস্ট্রাকশনগুলোর কাজ লিখুন।
✎ **যে পরীক্ষায় এসেছে:** NWPGCL JAM 2020

ইনস্ট্রাকশন	কাজ	উদাহরণ
ADC	carry-সহ যোগ: dest = dest + src + CF	`ADC DX, BX` (32-বিট যোগের উপরের word)
XCHG	দুটি অপারেন্ড অদলবদল (দুটোই মেমোরি নয়)	`XCHG AX, BX`
POP	dest = SS:SP-এর word, তারপর SP = SP + 2	`POP CX`
JNZ	ZF = 0 হলে (ফল শূন্য নয়) jump	`DEC CX / JNZ loop`

১২ MCQ অনুশীলন: অ্যাড্রেসিং ও অ্যাসেম্বলি

যে MCQ এসেছে	উত্তর	যে পরীক্ষায়
Register relative অ্যাড্রেসিংয়ের উদাহরণ	**MOV CL, [BX+4]**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021
যেটি অ্যাড্রেসিং মোড নয়: Immediate / Direct / Indirect / Sequential	**Sequential**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS CSE (2025)
EA = ধ্রুবক + রেজিস্টারের মান	**Index mode**	✎ **যে পরীক্ষায় এসেছে:** Combined Bank AHE/AE(IT) 2021
PC = 825, অ্যাড্রেস অংশ = 24, relative মোড → EA	**850**	✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021
32-বিট ইনস্ট্রাকশন, 4-বিট opcode, সরাসরি jump, byte মেমোরি → সর্বোচ্চ লক্ষ্য	**$2^{28} - 1$**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021

পরীক্ষার ফাঁদ (PC-relative): ইনস্ট্রাকশন পড়ার সময়ই PC বেড়ে **826** হয়, তাই EA = 826 + 24 = **850**; 849 হলো "PC আপডেট হয়নি" ধরে নেওয়ার ফাঁদ। অনুমানটি এক লাইনে লিখুন।

যে MCQ এসেছে	উত্তর	যে পরীক্ষায়
`MOV AX, BX`	**BX-এর মান AX-এ কপি**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)
`MOV BL,8C · MOV AL,7E · ADD AL,BL` → AL?	**0A, carry সেট**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021
`mov ax,0 · mov cx,0Ah · doloop: dec ax · loop doloop`	**ax = FFF6h, cx = 0**	✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2021
8086 থেকে 8087-এ ইনস্ট্রাকশন পাঠায়	**ESC**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)

যাচাই: 7EH + 8CH = 10AH → AL = 0AH, CF = 1 · LOOP নিজেই CX কমায় এবং CX ≠ 0 পর্যন্ত চলে: ১০ বার, AX = 0 − 10 = FFF6H।

পরীক্ষার ফাঁদ: ADD প্রশ্নে destination হলো **AL** (MOV AL পরে আসে)। loop প্রশ্নে LOOP নিজেই CX কমায়: বাড়তি একবার গুনবেন না।

প্র২৩: শুধু `mov a,b · add a,b · add a,k` দিয়ে PUSH ও POP লিখুন। `beq a,b,c` ধরনের কোড দেওয়া থাকলে তার সীমাবদ্ধতা কী?

✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. May 2019

```
PUSH x:   add sp, -4     ; sp = sp - 4
          mov [sp], x
POP  x:   mov x, [sp]
          add sp, 4
```


ধরে নেওয়া: `mov` রেজিস্টারের মাধ্যমে মেমোরি অ্যাড্রেস করতে পারে, k signed ধ্রুবক। ছোট ISA-র সীমা: বিয়োগ বা তুলনা নেই (ঋণাত্মক যোগ করতে হয়), প্রতি PUSH/POP-এ ২টি ইনস্ট্রাকশন, branch-এ ৩টি অপারেন্ড, overflow যাচাই নেই।

১৩ ইন্টারাপ্ট

প্র২৪: উদাহরণসহ interrupt-এর সংজ্ঞা দিন। software interrupt-এর প্রকারভেদ লিখুন। interrupt কীভাবে enable করা হয়, আর interrupt প্রসেস হওয়ার ধাপগুলো কী?

✎ **যে পরীক্ষায় এসেছে:** 45th BCS CSE (2024) · 38th BCS (2018)

ইন্টারাপ্ট হলো একটি সিগন্যাল, যা CPU-কে চলমান প্রোগ্রাম থামিয়ে একটি **interrupt service routine (ISR)** চালাতে বাধ্য করে, তারপর আবার আগের কাজে ফেরায়। উদাহরণ: কী চাপলে CPU থেমে কিবোর্ড পড়ে।



Software interrupt (8086): `INT n` (n = 0–255, যেমন INT 21H DOS সার্ভিস) · `INT 3` breakpoint · overflow-এ `INTO` · exception: divide error (type 0), single-step (type 1)।

Enable: `STI` দিয়ে IF = 1 (maskable INTR গ্রহণযোগ্য), `CLI` দিয়ে বন্ধ; 8259 PIC-এ লাইনটি unmask করুন। NMI mask করা যায় না।

Interrupt controller ✎ যে পরীক্ষায় এসেছে: 36th BCS (2016): **8259A PIC** ৮টি interrupt request নেয় (cascade-এ ৬৪টি), অগ্রাধিকার ঠিক করে, লাইন mask করে এবং CPU-কে vector type দেয়। 8086-এর হার্ডওয়্যার ইন্টারাপ্ট পিন: **INTR ও NMI** ✎ যে পরীক্ষায় এসেছে: BUET M.Sc. April 2021 · polling-এর চেয়ে interrupt-driven I/O ভালো, কারণ এটি **CPU-র অলস সময় কমায়** ✎ যে পরীক্ষায় এসেছে: 49th BCS CSE (2025)

১৪ DMA ও 8237 কন্ট্রোলার

প্র২৫: DMA কীভাবে সিস্টেমের concurrency বাড়ায়? 8237 DMA controller-এর data transfer মোডগুলো বৈশিষ্ট্যসহ লিখুন। (DMA controller-এর কাজ কী?)
✎ যে পরীক্ষায় এসেছে: 47th BCS ICT · BCPCL JI 2019

DMA-তে I/O ডিভাইস সরাসরি মেমোরিতে বা মেমোরি থেকে একটি ব্লক সরায়। CPU শুধু DMAC-এ অ্যাড্রেস, সংখ্যা ও দিক সেট করে; DMAC HOLD তোলে, HLDA পায়, বাস চালায় এবং শেষে ইন্টারাপ্ট দেয়। এর মধ্যে CPU (ক্যাশ/কিউ থেকে) হিসাব চালিয়ে যায়, তাই I/O ও হিসাব **একসাথে** চলে।

8237 মোড	বৈশিষ্ট্য
Single	প্রতি অনুরোধে এক বাইট; প্রতিবার বাস ফেরত
Block	পুরো ব্লক একবারে (সবচেয়ে দ্রুত)
Demand	যতক্ষণ DREQ সক্রিয়
Cascade	আরেকটি 8237 যুক্ত করে

১৫ 80386, Pentium ও superscalar


প্র২৬: 80286-এর তুলনায় 80386-এর সুবিধাগুলো কী?
✎ যে পরীক্ষায় এসেছে: BUET M.Sc. October 2017

80386: **32-বিট** রেজিস্টার ও বাস (80286: 16-বিট) · 32-বিট অ্যাড্রেস → **4 GB** (80286: 24-বিট, 16 MB) · সেগমেন্টেশনের সাথে **paging** (virtual memory) · protected মোডে DOS প্রোগ্রাম চালাতে **virtual-8086 মোড** · reset ছাড়াই real মোডে ফেরা · ৩-ধাপের পাইপলাইন।

প্র২৭: superscalar প্রসেসর কী? Pentium কেন superscalar কিন্তু 80386 নয়?

✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. October 2017 · BUET M.Sc. April 2017 · BUET M.Sc. May 2016 · BUET M.Sc. October 2015 · MM AP 2017

Superscalar CPU-তে একাধিক execution পাইপলাইন থাকে এবং **প্রতি ক্লকে একাধিক ইনস্ট্রাকশন** issue করে (CPI < 1)। Pentium-এর দুটি integer পাইপলাইন, **U ও V**, দুটি সহজ স্বাধীন ইনস্ট্রাকশন একসাথে চালায়, সাথে আলাদা FPU। 80386-এ একটিই পাইপলাইন, তাই সর্বোচ্চ প্রতি ক্লকে একটি: pipelined, superscalar নয়।



১৬ কোর, থ্রেড, হাইপার-থ্রেডিং

প্র২৮: "2 cores ও 4 threads" মানে কী? hyper-threading কী এবং এর ব্যবহার? Core i3, i5 ও i7-এর (হার্ডওয়্যারগত) পার্থক্য।

✎ **যে পরীক্ষায় এসেছে:** BTRC AD 2021 · BOF AP 2022 · DESCO SAE 2022 · Combined Bank SO(IT) 2023

কোর = একটি পূর্ণ execution ইউনিট; **থ্রেড** = OS যে ইনস্ট্রাকশন-ধারা শিডিউল করতে পারে। 2 cores / 4 threads = **hyper-threading** (Intel SMT) দিয়ে প্রতিটি কোর ২টি থ্রেড চালায়: একটি physical কোর দুই সেট রেজিস্টার রাখে এবং দ্বিতীয় থ্রেড দিয়ে অলস execution ইউনিট ভরায় (≈ 15–30 % বেশি throughput, 2× নয়)। **i3 → i5 → i7 → i9**: বেশি কোর/থ্রেড, বড় L3 ক্যাশ, বেশি turbo ক্লক, বেশি ফিচার; একই প্রজন্মের মধ্যে তুলনা করুন।

যে MCQ এসেছে	উত্তর	যে পরীক্ষায়
Hyper-threading …	**একটি physical কোরে একাধিক থ্রেড**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS CSE (2025)
Core i7-9700K-এর কোর / থ্রেড	**8 / 8**	✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2021

পরীক্ষার ফাঁদ: i7-9700K হলো ৯ম প্রজন্মের একমাত্র i7, যাতে hyper-threading **নেই**: 8 কোর, 8 থ্রেড। "i7 = সবসময় প্রতি কোরে ২ থ্রেড" ভুল।

১৭ 8255 মোড, DMA-র উত্তর, memory-mapped I/O

8255 মোড: Mode 0 সাধারণ I/O · **Mode 1 strobed (handshake) I/O** · Mode 2 দ্বিমুখী (শুধু port A) · BSR মোডে port C-এর বিট set/reset। Handshake MCQ → Mode 1 ✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)

DMA-তে I/O সরাসরি মেমোরিতে ডেটা পাঠানোর সময় CPU ইনস্ট্রাকশন চালাতে পারে ✎ **যে পরীক্ষায় এসেছে:** 49th BCS CSE (2025) · DMA = Direct Memory Access ✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021 · সবচেয়ে দ্রুত ট্রান্সফার মোড: DMA ✎ **যে পরীক্ষায় এসেছে:** BPSC AME 2022

Memory-mapped বনাম isolated I/O

Memory-mapped: পোর্টগুলো মেমোরির অ্যাড্রেস স্পেস ভাগ করে, সাধারণ মেমোরি ইনস্ট্রাকশন (MOV, LDA, STA) দিয়েই পৌঁছানো যায়। তাই memory-mapped সিস্টেমে যে ইনস্ট্রাকশন **ব্যবহৃত হয় না** তা হলো **IN / OUT** ✎ **যে পরীক্ষায় এসেছে:** BTRC

SAD 2021 · BTRC AD(Technical) 2019; যে বৈশিষ্ট্য খাটে **না**: "ডিভাইস রেজিস্টার পড়তে নতুন ইনস্ট্রাকশন লাগে" ✎ **যে পরীক্ষায় এসেছে:** Combined Bank AHE/AE(IT) 2021

> **পরীক্ষার ফাঁদ:** ছাপা উত্তরে আছে "LDA" (BTRC) ও "অ্যাড্রেস স্পেস খরচ হয়" (Combined Bank): দুটোই memory-mapped I/O যা **করে** তা। উত্তর দিন IN/OUT ও "নতুন ইনস্ট্রাকশন লাগে"।

১৮ CPU বনাম GPU, Amdahl, প্যারালাল প্রসেসিং

প্র২৯: CPU ও GPU-র তুলনা করুন। heterogeneous multicore processor (HMP) কেন জনপ্রিয় হচ্ছে?

✎ **যে পরীক্ষায় এসেছে:** MoFood Network/Website Manager 2025 · Combined Bank SO(IT) 2020

CPU: অল্প কিন্তু শক্তিশালী কোর, কম latency, জটিল কন্ট্রোল, ধারাবাহিক কাজ। GPU: হাজারো সহজ কোর, বেশি throughput, data-parallel (গ্রাফিক্স, AI)। HMP (ARM big.LITTLE, Intel P/E কোর): হঠাৎ চাপে বড় কোর, পটভূমির কাজে ছোট কোর → প্রতি ওয়াটে বেশি পারফরম্যান্স।

প্র৩০: Amdahl's law সংজ্ঞায়িত করুন: কোর বাড়ালে এটি speedup-কে কীভাবে সীমিত করে?

✎ **যে পরীক্ষায় এসেছে:** RAKUB ANSE 2026

S(n) = 1 / ((1 − p) + p/n), p = প্যারালাল অংশ। n → ∞ হলে S → 1/(1 − p)।


p = 0.9: n = 4 → 3.08×; n = ∞ → সর্বোচ্চ 10×

প্যারালাল প্রসেসিং: একাধিক প্রসেসিং উপাদান একই সাথে কাজের বিভিন্ন অংশ করে (পাইপলাইন, vector/array, multiprocessor)। **মাল্টিপ্রসেসিং**: দুই বা ততোধিক CPU মেমোরি ও OS ভাগ করে ✎ **যে পরীক্ষায় এসেছে:** 36th BCS (2016) · 18th NTRCA School-2 (2024) · 15th NTRCA CSE · **অ্যারে প্রসেসর**: অনেকগুলো একই রকম PE একটি ইনস্ট্রাকশন বহু ডেটায় চালায় (SIMD), attached বা embedded ধরন ✎ **যে পরীক্ষায় এসেছে:** 15th NTRCA Computer Operation (2019)

১৯ Von Neumann বনাম Harvard

প্র৩১: Harvard ও Von Neumann আর্কিটেকচারের পার্থক্য কী? উপযুক্ত চিত্রসহ ব্যাখ্যা করুন।

✎ **যে পরীক্ষায় এসেছে:** 47th BCS ICT



Von Neumann	Harvard
কোড ও ডেটার জন্য **একই** মেমোরি + বাস	আলাদা মেমোরি ও বাস
fetch ও ডেটা অ্যাক্সেস পালা করে (bottleneck)	দুটো একসাথে: দ্রুত
সহজ, সস্তা, নমনীয়	বেশি তার; ভাগ স্থির
PC (main memory স্তরে)	DSP, মাইক্রোকন্ট্রোলার, split L1 ক্যাশ

Von Neumann ডেটা ও ইনস্ট্রাকশনের জন্য **একই** মেমোরি ব্যবহার করে ✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025) · "চিত্রসহ কম্পিউটার আর্কিটেকচার" = CPU (ALU + CU + রেজিস্টার), মেমোরি, I/O, system bus দিয়ে যুক্ত ✎ **যে পরীক্ষায় এসেছে:** Intl

২০ System bus, instruction cycle, রেজিস্টার

প্র৩২: সিস্টেম বাস কী? বিভিন্ন প্রকার সিস্টেম বাস সম্পর্কে সচিত্র আলোচনা করুন।
✎ **যে পরীক্ষায় এসেছে:** 16th NTRCA CSE (2019)
ডেটা বাস (দ্বিমুখী, প্রস্থ = word size) · **অ্যাড্রেস বাস** (একমুখী, CPU → মেমোরি/I/O, প্রস্থে ধারণক্ষমতা নির্ধারিত) · **কন্ট্রোল বাস** (RD′, WR′, ক্লক, ইন্টারাপ্ট, বাস রিকোয়েস্ট)।

প্র৩৩: ইনস্ট্রাকশন ফেচ সাইকেল ও এক্সিকিউশন সাইকেলের কাজের ধারা বর্ণনা করুন।
✎ **যে পরীক্ষায় এসেছে:** 15th NTRCA CSE
Fetch: MAR ← PC; MBR ← M[MAR]; IR ← MBR; PC ← PC + 1। Decode: CU opcode পড়ে। Execute: অপারেন্ড আনা, ALU-র কাজ, ফল সংরক্ষণ; ইন্টারাপ্ট যাচাই।

MAR-এ থাকে যে অ্যাড্রেসে পড়া/লেখা হবে; **MBR (MDR)**-এ থাকে মেমোরিতে যাওয়া বা মেমোরি থেকে আসা ডেটা ✎ **যে পরীক্ষায় এসেছে:** 16th NTRCA CSE (2019) · **ইনস্ট্রাকশন সেট** = CPU যত মেশিন ইনস্ট্রাকশন বোঝে; প্রকার: data transfer, arithmetic, logical, branch/control, I/O, (string, shift) ✎ **যে পরীক্ষায় এসেছে:** 13th NTRCA CSE (2016)

২১ RISC বনাম CISC

প্র৩৪: RISC ও CISC প্রসেসরের পার্থক্য উল্লেখ / তুলনা করুন (বৈশিষ্ট্য ও কর্মদক্ষতা)।
✎ **যে পরীক্ষায় এসেছে:** 46th BCS ICT · 47th BCS CSE · Combined Bank SO(IT) 2024 · 36th BCS (2016) · 16th NTRCA CSE (2019) · 13th NTRCA CSE (2016)

বিষয়	RISC (ARM, MIPS, RISC-V)	CISC (x86, VAX, 8086)
ইনস্ট্রাকশন	কম, সহজ	অনেক, জটিল (string, মেমোরি থেকে MUL)
ইনস্ট্রাকশনের দৈর্ঘ্য	**স্থির** (32 বিট)	পরিবর্তনশীল (x86-এ 1–15 বাইট)
প্রতি ইনস্ট্রাকশনে সাইকেল	≈ 1	একাধিক
মেমোরি অ্যাক্সেস	শুধু **load/store**; ALU রেজিস্টারে কাজ করে	ALU ইনস্ট্রাকশন মেমোরি ব্যবহার করতে পারে
অ্যাড্রেসিং মোড	কম	অনেক
রেজিস্টার	অনেক (32+)	কম (8086-এ ৮টি)
কন্ট্রোল ইউনিট	hardwired	microprogrammed
পাইপলাইনিং	সহজ, দক্ষ	কঠিন (পরিবর্তনশীল দৈর্ঘ্য ডিকোড)
কোডের আকার / কম্পাইলার	বড় কোড, দক্ষ কম্পাইলার	ছোট কোড (মেমোরি-সাশ্রয়ী)

মনে রাখার কৌশল: **RISC = "Really Is Simple, Compiler does the work"**; CISC জটিলতা রাখে হার্ডওয়্যারে (microcode)। পারফরম্যান্স সমীকরণ: সময় = ইনস্ট্রাকশন × CPI × ক্লক পিরিয়ড। RISC ইনস্ট্রাকশন সংখ্যা বাড়ায় কিন্তু CPI কমায়।

প্র৩৫: RISC না CISC লিখুন: (i) জটিল ও পরিবর্তনশীল ইনস্ট্রাকশনের কারণে পাইপলাইনিং কম দক্ষ · (ii) হার্ডওয়্যারের সরলতা ও দক্ষতায় জোর · (iii) পরিবর্তনশীল দৈর্ঘ্যের জন্য জটিল ডিকোডিং · (iv) পাইপলাইন করা সহজ · (v) বেশি অ্যাড্রেসিং মোড · (vi) স্থির ইনস্ট্রাকশন ফরম্যাট · (vii) বেশি মেমোরি-সাশ্রয়ী।
✎ **যে পরীক্ষায় এসেছে:** Titas Gas AE(CSE) 2024

→ (i) CISC · (ii) RISC · (iii) CISC · (iv) RISC · (v) CISC · (vi) RISC · (vii) CISC

পরীক্ষার ফাঁদ: আধুনিক x86 চিপ ভেতরে CISC ইনস্ট্রাকশনকে RISC-এর মতো **micro-op**-এ ভাঙে; পূর্ণ নম্বরের জন্য তা লিখুন। Combined Bank 2024-এর প্রশ্নে "RISC and RISC" হলো RISC ও CISC-এর ছাপার ভুল।

২২ রেজিস্টার ও micro-instruction: ছোট প্রশ্ন

যে MCQ / মিলকরণ এসেছে	উত্তর	যে পরীক্ষায়
পরের ইনস্ট্রাকশন নির্দেশ করে যে রেজিস্টার	**PC**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS CSE (2025)
PC যে মেমোরি অবস্থান নির্দেশ করে তার মান যেখানে লোড হয়	**Instruction register**	✎ **যে পরীক্ষায় এসেছে:** Combined Bank AHE/AE(IT) 2021
Sequence control register-এর অপর নাম	**Program counter**	✎ **যে পরীক্ষায় এসেছে:** DoICT AP 2020
ডেটা বাস / পরের অ্যাড্রেসের রেজি. / ALU রেজি. / HW–SW সংযোগ / বোর্ড	**data bus · PC · accumulator · OS · motherboard**	✎ **যে পরীক্ষায় এসেছে:** BSCPLC AM(Engineering) 2024
CPU-র প্রধান অংশ নয়: CU / ALU / cache / registers	**Cache**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)

প্র৩৬: vertical ও horizontal micro-instruction-এর মূল পার্থক্য?
✎ **যে পরীক্ষায় এসেছে:** Teletalk Executive 2019
Horizontal: প্রতিটি কন্ট্রোল সিগন্যালে এক বিট, লম্বা word, বেশি সমান্তরালতা, ডিকোড লাগে না। Vertical: এনকোড করা ফিল্ড, ছোট word, ডিকোডার লাগে, সমান্তরালতা কম।

প্র৩৭: three-operand অপারেশনের অর্থ ও উপযোগিতা; এর জন্য কোন ডেটা স্ট্রাকচার উপযুক্ত?
✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. October 2017
`ADD R1, R2, R3` (R1 = R2 + R3): উৎস অক্ষত থাকে, কম MOV, RISC-এর উপযোগী। এক্সপ্রেশন মূল্যায়নে **tree / three-address code**; zero-address মেশিনে **stack**।

২৩ বাস্তবে RISC ও CISC

প্র৩৮: একটি প্রসেসরের flow diagram দেওয়া আছে: CISC না RISC? এক বাক্যে ব্যাখ্যা করুন।
✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. October 2018
load/store ও এক-সাইকেলের ধাপ (IF ID EX MEM WB) থাকলে → RISC; কন্ট্রোল পথে microcode ROM / micro-sequencer থাকলে → CISC।

প্র৩৯: নতুন ক্লাউড ডেটা সেন্টারের জন্য ARM (RISC) না x86 (CISC): কোনটি ভালো এবং কেন?
✎ **যে পরীক্ষায় এসেছে:** Combined Bank ADA 2026
ARM: প্রতি ওয়াটে বেশি **পারফরম্যান্স**, প্রতি সকেটে বেশি কোর, কম কুলিং ও খরচ (AWS Graviton) → scale-out ওয়েব/মাইক্রোসার্ভিসে ভালো। x86: বিস্তৃত সফটওয়্যার সামঞ্জস্য, শক্তিশালী single-thread গতি, পুরোনো ও লাইসেন্সড অ্যাপ। সাধারণ উত্তর: নতুন cloud-native কাজে ARM, পুরোনো কাজে x86।

২৪ CPU time, CPI ও speedup

সূত্র: **CPU time = IC × CPI × T** = IC × CPI / f · গড় CPI = Σ (অংশ × সাইকেল) · speedup = পুরোনো সময় / নতুন সময় · MIPS = f / (CPI × 10^6)

প্রশ্ন (যেমন এসেছে)	উত্তর	যে পরীক্ষায়
10^9 ইনস্ট্রাকশন, CPI = 2, 1 GHz → execution time?	**2 s**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)
মিশ্রণ: load 25 % × 5, store 10 % × 4, ALU 52 % × 4, branch 11 % × 3, jump 2 % × 3 → CPI	**4.12**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021
Multi-cycle মিশ্রণ: memory 30 % × 6, ALU 60 % × 4, jump 10 % × 2। single-cycle-এর চেয়ে কত গুণ দ্রুত?	**1.36 ×**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021

CPI = 1.25 + 0.40 + 2.08 + 0.33 + 0.06 = 4.12 · multi-cycle CPI = 1.8 + 2.4 + 0.2 = 4.4 ধাপ; single-cycle-এ প্রতিবার দীর্ঘতম ইনস্ট্রাকশনের (6 ধাপ) সময় লাগে → 6 / 4.4 = 1.36

প্র৪০: Computer A-র প্রসেসর 2 GHz, প্রতি ইনস্ট্রাকশনে 250 ps লাগে; Computer B 2.5 GHz, প্রতি ইনস্ট্রাকশনে 500 ps। কোনটি দ্রুত?
✎ **যে পরীক্ষায় এসেছে:** Jamuna Oil JO(IT & MIS) 2025

প্রতি ইনস্ট্রাকশনের সময়ে CPI আগেই ধরা আছে: A = 250 ps, B = 500 ps → ক্লক কম হলেও **A ২ গুণ দ্রুত**। (A: CPI = 250 ps × 2 GHz = 0.5; B: CPI = 500 ps × 2.5 GHz = 1.25।) → A, 500/250 = 2.0 গুণ

পরীক্ষার ফাঁদ: বেশি GHz মানেই দ্রুত কম্পিউটার **নয়**: CPU time (IC × CPI × T) তুলনা করুন, শুধু ক্লক রেট নয়।

প্রশ্ন ৪১: ডেটা block cache-এ থাকলে একটি সার্ভার থ্রেডের প্রতি রিকোয়েস্টে 25 ms লাগে; না থাকলে ডিস্ক অ্যাক্সেসে আরও 75 ms লাগে, যখন থ্রেড ঘুমিয়ে থাকে। এক-তৃতীয়াংশ রিকোয়েস্ট cache-এ পায় না। multithreading-এ প্রতি সেকেন্ডে কত রিকোয়েস্ট?

✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021

এক থ্রেড ডিস্কের জন্য ঘুমালে অন্য থ্রেড CPU চালায়, তাই সীমা শুধু CPU: প্রতিটিতে 25 ms → 1000 / 25 = 40 রিকোয়েস্ট/s (অপশন d)। single-thread: 25 + ⅓ × 75 = 50 ms → 20/s। 66.67 হলো 15 ms ধরে পাঠ্যবইয়ের উত্তর, একটি ফাঁদ।

প্রশ্ন ৪২: একটি সিস্টেমের Latency, Throughput ও Availability বলতে কী বোঝায়?

✎ **যে পরীক্ষায় এসেছে:** 45th BCS ICT (2024)

Latency: একটি কাজের সময় (response time, ns/ms)। **Throughput**: প্রতি একক সময়ে সম্পন্ন কাজ (jobs/s, MB/s)। **Availability**: সচল থাকার অনুপাত = MTTF / (MTTF + MTTR), যেমন 99.99 %।

প্রশ্ন ৪৩: CPU-র গতিকে প্রভাবিত করে এমন বিষয়গুলো আলোচনা করুন।

✎ **যে পরীক্ষায় এসেছে:** Rupali Bank ANA 2023 · "যেটি প্রভাবক নয়" MCQ: Combined Bank Officer(IT) 2020


ক্লক রেট, CPI/IPC (microarchitecture), কোর ও থ্রেড, ক্যাশের আকার ও স্তর, word length, বাসের প্রস্থ ও গতি, RAM-এর গতি, পাইপলাইনের গভীরতা, তাপ/throttling। প্রভাবক নয়: যেমন হার্ডডিস্কের ধারণক্ষমতা বা মনিটরের আকার।

২৫ পাইপলাইনিং

প্রশ্ন ৪৪: পাইপলাইনিং কী? এটি কীভাবে ইনস্ট্রাকশন দ্রুত সম্পন্ন করে? ধাপগুলো ব্যাখ্যা করুন (৪-ধাপ / ৫-ধাপ, DLX)।

✎ **যে পরীক্ষায় এসেছে:** 46th BCS ICT · 38th BCS (2018) · Combined Bank AME/AE(IT) 2024 · BB AME 2019 · BTCL AE(CSE) 2017

পাইপলাইনিং ইনস্ট্রাকশন সম্পাদনকে কয়েকটি ধাপে ভাগ করে ধাপগুলোকে overlap করায়, কারখানার assembly line-এর মতো: একটি ইনস্ট্রাকশন যখন execute হয়, পরেরটি ডিকোড হয় আর তৃতীয়টি fetch হয়। প্রতিটি ইনস্ট্রাকশনে তবুও k সাইকেল লাগে (latency একই) কিন্তু **প্রতি সাইকেলে** একটি শেষ হয় (throughput বাড়ে)। ৪-ধাপ: Fetch, Decode, Execute, Write-back। **DLX / MIPS ৫-ধাপ: IF · ID · EX · MEM · WB**।



৩টি ইনস্ট্রাকশন ১৫-এর বদলে ৭ সাইকেলে

প্রশ্ন ৪৫: পাইপলাইন ব্যবহার করে fetch ও execution সাইকেলের মান হিসাব করুন (n ইনস্ট্রাকশনের সময়)।

✎ **যে পরীক্ষায় এসেছে:** BTCL AE(CSE) 2017

k ধাপ, n ইনস্ট্রাকশন: pipelined = **k + (n − 1)** সাইকেল; non-pipelined = n × k। Speedup = nk / (k + n − 1) → বড় n-এ k।

৪ ধাপ, ১০ ইনস্ট্রাকশন: 4 + 9 = 13 সাইকেল বনাম 40 (3.08×) · ৫ ধাপ, ১০০ ইনস্ট্রাকশন: 104 বনাম 500 → 4.81×

প্রকৃত speedup k-এর কম থাকে: পাইপলাইন **ভরতে** (k − 1) সাইকেল লাগে, ধাপগুলো সমান নয় (ক্লক ধীরতম ধাপে মেলাতে হয়), পাইপলাইন রেজিস্টার বিলম্ব যোগ করে, আর **hazard** stall ঢোকায়।

> **প্র৪৬:** আধুনিক প্রসেসর ডিজাইন কেন single-cycle-এর বদলে multi-stage pipelined পদ্ধতি পছন্দ করে?
> ✎ **যে পরীক্ষায় এসেছে:** Combined Bank AME/AE(IT) 2026(Jan) · Combined Bank SO(IT) 2026


Single-cycle: ক্লককে **ধীরতম** ইনস্ট্রাকশনের (load) সমান হতে হয়, তাই সব ইনস্ট্রাকশন সেই সময় দেয় এবং বেশিরভাগ হার্ডওয়্যার অলস থাকে। Pipeline: ক্লক একটি ছোট ধাপের সমান → বেশি ফ্রিকোয়েন্সি; ধাপগুলো সমান্তরালে কাজ করে → অনেক ছোট সাইকেলে CPI ≈ 1; হার্ডওয়্যারের পুনঃব্যবহার। খরচ: hazard ও পাইপলাইন রেজিস্টার।

২৬ Hazard

> **প্র৪৭:** কম্পিউটার আর্কিটেকচারে hazard ব্যাখ্যা করুন। data hazard কী? branching কেন পাইপলাইনের জন্য সমস্যা, আর কীভাবে সামলানো যায়?
> ✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2017 · BUET M.Sc. October 2018 · MoFood Network/Website Manager 2025

Hazard	কারণ / উদাহরণ	সমাধান
Structural	দুই ধাপের একই রিসোর্স দরকার (একটি মেমোরি পোর্ট)	রিসোর্স দ্বিগুণ, split I/D ক্যাশ
Data (RAW)	`ADD R1,R2,R3` তারপর `SUB R4,R1,R5`	**forwarding**, stall, পুনর্বিন্যাস
Control (branch)	EX পর্যন্ত লক্ষ্য অজানা → ভুল ইনস্ট্রাকশন fetch	branch prediction, delayed branch, flush

ইনস্ট্রাকশন পাইপলাইন তৈরি হয় **FIFO** বাফার দিয়ে ✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021 · আর্কিটেকচারের শ্রেণি (Flynn): **SISD, SIMD, MISD, MIMD** ✎ **যে পরীক্ষায় এসেছে:** BB AME 2019



forwarding না থাকলে R1-এর write-back পর্যন্ত SUB-কে অপেক্ষা করতে হয়: stall সাইকেল

> **উদাহরণ: branch penalty:** ২০ % ইনস্ট্রাকশন branch; প্রতিটি অমীমাংসিত branch-এ ৩টি stall সাইকেল। prediction ছাড়া: CPI = 1 + 0.2 × 3 = **1.6**। ৯০ % সঠিক predictor থাকলে: CPI = 1 + 0.2 × 0.1 × 3 = **1.06**। Delayed branch, branch-এর পরের স্লটে একটি কাজের ইনস্ট্রাকশন বসায়।


CA-র সাথে আসা সংখ্যা উপস্থাপনের প্রশ্ন

8-বিট রেজিস্টারে $(11111111)_2$, 2's complement = **−1** ✎ **যে পরীক্ষায় এসেছে:** BPSC AME 2022 · machine epsilon = 1 ও তার পরের বড় প্রকাশযোগ্য float-এর ব্যবধান (double-এ 2^{-52}) ✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025) · rounding error: float-এ mantissa বিট নির্দিষ্ট, তাই 0.1 আনুমানিকভাবে সংরক্ষিত হয়; লম্বা যোগফলে ও প্রায় সমান সংখ্যা বিয়োগে ভুল বাড়ে ✎ **যে পরীক্ষায় এসেছে:** 47th BCS CSE

২৭ মেমোরির স্তরবিন্যাস ও শ্রেণিবিভাগ

প্র৪৮: কম্পিউটার মেমোরি বলতে কী বোঝায়? শ্রেণিবিভাগ করুন। উদাহরণসহ primary, secondary ও tertiary মেমোরির পার্থক্য লিখুন। মেমোরি স্তরবিন্যাস কীভাবে CPU ও মেমোরির গতির ব্যবধান কমায়?

✎ **যে পরীক্ষায় এসেছে:** 18th NTRCA School (2024) · Parliament Secretariat SAE 2023 · 15th NTRCA Computer Operation (2019) · 16th NTRCA CSE (2019) · Combined Bank AME/AE(IT) 2026(Jan)



নিচে: বড়, সস্তা, ধীর

স্তর	উদাহরণ	টীকা
Primary	রেজিস্টার, ক্যাশ, RAM, ROM	CPU সরাসরি পায়; RAM অস্থায়ী
Secondary	HDD, SSD, পেন ড্রাইভ	স্থায়ী, I/O দিয়ে
Tertiary	টেপ লাইব্রেরি, optical jukebox	আর্কাইভ, দরকারে যুক্ত

ব্যবধান: CPU ≈ 0.3 ns-এ ডেটা চায়, DRAM দেয় ≈ 60–100 ns-এ। স্তরবিন্যাস **সবচেয়ে বেশি ব্যবহৃত** ডেটা ছোট দ্রুত স্তরে রাখে (locality), তাই বেশিরভাগ অ্যাক্সেস ক্যাশে hit করে এবং গড় সময় ক্যাশের গতির কাছাকাছি থাকে।

প্র৪৯: মেমোরি অর্গানাইজেশন কী? SRAM ও DRAM-এর প্রধান ভৌত ও কার্যগত পার্থক্য কী? ক্যাশে SRAM আর প্রধান মেমোরিতে DRAM কেন?

✎ **যে পরীক্ষায় এসেছে:** Combined Bank AME/AHE 2023 · BUET AP(Exam Controller) 2025 · BUET AP 2025 · BPSC Lecturer 2019 · NESCO AM(ICT) 2020

বিষয়	SRAM	DRAM
সেল	**৬টি ট্রানজিস্টর** (flip-flop)	**১টি ট্রানজিস্টর + ১টি ক্যাপাসিটর**
রিফ্রেশ	লাগে না	**রিফ্রেশ লাগে** (≈ প্রতি 64 ms)
গতি / প্রতি বিটের খরচ	দ্রুত (≈ 1–10 ns) / বেশি	ধীর (≈ 50–100 ns) / কম
ঘনত্ব / প্রতি বিটে শক্তি	কম / বেশি	বেশি / কম
ব্যবহার	ক্যাশ	প্রধান মেমোরি (DDR4, DDR5)

মেমোরি অর্গানাইজেশন = সেলগুলো কীভাবে সাজানো (words × bits, ব্যাংক, চিপ, অ্যাড্রেস ডিকোডিং) ও স্তরগুলো কীভাবে যুক্ত। DRAM প্রধান মেমোরি, কারণ এটি ঘন, সস্তা ও প্রতি বিটে কম শক্তি নেয়; উত্তর "**consumes less power**" ✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021; এটি দ্রুততর **নয়**।

২৮ অ্যাড্রেস লাইন ও মেমোরি সম্প্রসারণ

প্র৫০: একটি কম্পিউটারের মেমোরি 32 MB। প্রতিটি বাইট অ্যাড্রেস করতে কতটি অ্যাড্রেস বিট লাগবে?

✎ **যে পরীক্ষায় এসেছে:** WZPDCL SAE 2023

32 MB = $2^5 \times 2^{20} = 2^{25}$ বাইট ⟶ 25টি অ্যাড্রেস লাইন।

নিয়ম: n = $\log_2$(অবস্থানের সংখ্যা)।


প্র৫১: ম্যাগনেটিক ডিস্ক: 32টি surface, প্রতি surface-এ 128 ট্র্যাক, প্রতি ট্র্যাকে 256 সেক্টর, প্রতি সেক্টর 1024 বাইট। ধারণক্ষমতা?

✎ **যে পরীক্ষায় এসেছে:** Combined Bank AHE/AE(IT) 2021

$2^5 \times 2^7 \times 2^8 \times 2^{10} = 2^{30}$ বাইট = 1 GB (অপশন d)

প্র৫২: 16 × 4 RAM দিয়ে 16 × 8 RAM আঁকুন।

✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO 2020



word-এর সংখ্যা একই (16), word চওড়া (8 বিট): দুটি চিপ **পাশাপাশি** বসান। দুটোতেই একই ৪টি অ্যাড্রেস লাইন, chip select ও R/W′; চিপ ১ উপরের nibble, চিপ ২ নিচের nibble দেয়। চিপ লাগবে = (16 × 8)/(16 × 4) = **২টি**। (word বাড়াতে হলে বাড়তি অ্যাড্রেস লাইনে ডিকোডার লাগত।)

২৯ আপগ্রেড ও পারফরম্যান্সের মাপকাঠি

প্র৫৩: দ্রুত CPU ধীর RAM-এর জন্য অপেক্ষা করছে: CPU না RAM আপগ্রেড করবেন? RAM-এর গতি দ্বিগুণ হলে latency কি অর্ধেক হয়?

✎ **যে পরীক্ষায় এসেছে:** ICB Securities AP 2026

মেমোরির দিক আপগ্রেড করুন (দ্রুত RAM, dual-channel, বেশি ক্যাশ): দ্রুত CPU শুধু আরও বেশি অপেক্ষা করবে। transfer rate (MT/s) দ্বিগুণ হলে **bandwidth** বাড়ে; latency (CAS সাইকেল × সাইকেল সময়) সামান্যই কমে, কারণ CAS সাইকেলও বাড়ে: DDR4-3200 CL16 = 10 ns, DDR5-6400 CL32 = 10 ns।

প্র৫৪: মেমোরির পারফরম্যান্স মূল্যায়নের মাপকাঠি। RAM, CPU ক্যাশ ও বাসের প্রস্থ বাড়ালে কী প্রভাব পড়ে?

✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2020 · JBL ANA 2022

Access time, **cycle time**, **bandwidth/transfer rate**, latency, ধারণক্ষমতা, প্রতি বিটের খরচ। বেশি RAM ⟶ কম paging; বেশি ক্যাশ ⟶ বেশি hit ratio; চওড়া বাস ⟶ প্রতি ট্রান্সফারে বেশি বাইট।

৩০ RAM, ROM, BIOS, CMOS

প্র৫৫: কম্পিউটারে RAM ও ROM-এর ব্যবহার; ROM, RAM ও Cache সম্পর্কে টীকা।

✎ **যে পরীক্ষায় এসেছে:** BOF SAE(Computer) 2021 · Intl Crimes Tribunal Hardware Technician 2024

RAM: পড়া-লেখা যায়, অস্থায়ী, চলমান OS, প্রোগ্রাম ও ডেটা রাখে। ROM: শুধু পড়া যায়, স্থায়ী, firmware/বুট কোড রাখে (PROM, EPROM, EEPROM, flash)। Cache: CPU ও RAM-এর মাঝে ছোট SRAM।

প্র৫৬: BIOS কী? BIOS ও CMOS-এর পার্থক্য।

✎ **যে পরীক্ষায় এসেছে:** BOF AE(CSE) 2021 · RAKUB ANSE 2023

BIOS: ROM/flash-এ থাকা firmware, যা POST চালায়, হার্ডওয়্যার চালু করে ও boot loader লোড করে (আজকাল UEFI)। **CMOS**: ব্যাটারিচালিত ছোট RAM, যা BIOS-এর সেটিং রাখে (তারিখ, সময়, boot order)। BIOS = প্রোগ্রাম, CMOS = তার সেটিং।

BIOS / firmware থাকে **ROM (flash)**-এ ✎ **যে পরীক্ষায় এসেছে:** Combined Bank Officer(IT) 2026 · BB AD(General) 2021 · অস্থায়ী মেমোরি: **RAM** ✎ **যে পরীক্ষায় এসেছে:** BB AD(General) 2026 · স্থায়ী: ROM (HDD-ও স্থায়ী; MCQ-টি দ্ব্যর্থক) ✎ **যে পরীক্ষায় এসেছে:** BCC AP 2021 · যেটি non-volatile নয়: **LPDDR** (এটি DRAM) ✎ **যে পরীক্ষায় এসেছে:** Combined Bank ADA 2021

Access time = মেমোরির একটি অবস্থানে পৌঁছে মান পেতে গড় সময় ✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021 · প্রধান মেমোরির অ্যাড্রেস = **physical address** ✎ **যে পরীক্ষায় এসেছে:** BUET IICT April 2021 · virtual memory থাকে **হার্ড ডিস্কে** ✎ **যে পরীক্ষায় এসেছে:** DoICT ANE 2019 · LPDDR = **Low-Power Double Data Rate** → "none of the above" ✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2021

৩১ SSD ও দ্রুততম ডিভাইসের ক্রম

প্র৫৭: SSD কী এবং এর কার্যনীতি; SSD-তে block ও page-এর সরল চিত্র; interface, গতি ও নির্ভরযোগ্যতায় SSD বনাম SATA।

✎ **যে পরীক্ষায় এসেছে:** MoFood Network/Website Manager 2025 · Combined Bank SO(IT) 2020 · BUET ICT Cell AHE 2025

SSD: চলমান অংশহীন NAND-flash স্টোরেজ; একটি controller logical block-কে flash page-এ ম্যাপ করে (FTL), wear-levelling ও garbage collection করে। **Page** (4–16 KB) হলো পড়া/লেখার ক্ষুদ্রতম একক; **block** (≈ 128–256 page) মোছার ক্ষুদ্রতম একক, তাই আপডেট নতুন page-এ যায়। **SATA একটি interface, ড্রাইভের ধরন নয়**: SATA SSD সর্বোচ্চ ≈ 550 MB/s; PCIe-তে NVMe SSD 3–7 GB/s; SSD ধাক্কা HDD-র চেয়ে ভালো সয়।

দ্রুত → ধীর (ICT Ministry AP 2021): cache → RAM → SSD → flash drive → magnetic HD → DVD


✎ **যে পরীক্ষায় এসেছে:** ক্রম: ICT Ministry AP 2021 · দ্রুততম স্টোরেজ ডিভাইস: **SSD** ✎ **যে পরীক্ষায় এসেছে:** Combined Bank Officer(IT) 2026 · দ্রুততম মেমোরি: **cache** ✎ **যে পরীক্ষায় এসেছে:** DESCO AE(CSE) 2016

৩২ ক্যাশ মেমোরি ও locality

প্র৫৮: ক্যাশ মেমোরি কী? উদাহরণসহ locality of reference (spatial ও temporal) ব্যাখ্যা করুন। মাইক্রোপ্রসেসর সিস্টেমে ক্যাশের অর্গানাইজেশন আঁকুন এবং এটি কীভাবে ইনস্ট্রাকশন দ্রুত চালায় ব্যাখ্যা করুন।

✎ **যে পরীক্ষায় এসেছে:** 43rd BCS CSE · BPSC AP 2023 · 46th BCS CSE · Hydrocarbon Unit AD(ICT) 2025

ক্যাশ হলো CPU ও প্রধান মেমোরির মাঝে ছোট, দ্রুত SRAM, যা সম্প্রতি ব্যবহৃত block-এর কপি রাখে। CPU আগে ক্যাশ দেখে: **hit** → কয়েক ns-এ ডেটা; **miss** → RAM থেকে পুরো block ক্যাশে আনা।



Temporal locality: এখন ব্যবহৃত word শীঘ্রই আবার লাগবে (loop ভেরিয়েবল, loop কোড)। **Spatial locality**: পাশের word-গুলো শীঘ্রই লাগবে (অ্যারের উপাদান, পরের ইনস্ট্রাকশন)। locality-র কারণেই কয়েক MB ক্যাশ 16 GB RAM-এর জন্য 95 %+ hit দেয়।

ক্যাশ বনাম প্রধান মেমোরি: SRAM বনাম DRAM, KB–MB বনাম GB, ≈ 1–10 ns বনাম 60–100 ns, হার্ডওয়্যার বনাম OS নিয়ন্ত্রিত ✎ **যে পরীক্ষায় এসেছে:** BPSC ANE 2020 · virtual memory ও cache memory টীকা ✎ **যে পরীক্ষায় এসেছে:** MoFood Network/Website Manager 2025 · CPU যা আবার **ব্যবহার** করতে পারে তা ক্যাশ রাখে (সত্য বাক্য) ✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2021 · CPU **এখনই** যে ডেটা ব্যবহার করছে তা দ্রুত গ্রহণ ও স্থানান্তরে রেজিস্টার ✎ **যে পরীক্ষায় এসেছে:** BPSC AP 2022

৩৩ Write-through বনাম write-back

প্র৫৯: write-through ও write-back ক্যাশ write policy-র পার্থক্য (সুবিধা ও অসুবিধা) ব্যাখ্যা করুন। কোনটিতে বাস ট্রাফিক বেশি?


✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2020 · BTCL JAM 2018 · BUET M.Sc. October 2017

	Write-through	Write-back
write hit-এ	ক্যাশ ও প্রধান মেমোরি দুটোই আপডেট	শুধু ক্যাশ আপডেট, **dirty bit** সেট
মেমোরি আপডেট	সঙ্গে সঙ্গে	dirty block বের করার সময়
বাস ট্রাফিক	**বেশি** (প্রতি write-এ)	কম (প্রতি eviction-এ একবার)
সুবিধা	মেমোরি সবসময় সামঞ্জস্যপূর্ণ; সহজ; I/O ও multiprocessor-এ ভালো	দ্রুত write; bandwidth ও শক্তি সাশ্রয়
অসুবিধা	ধীর write (write buffer লাগে)	মেমোরি পুরোনো থাকে; জটিল; বিপর্যয়ে ডেটা হারানোর ঝুঁকি

৩৪ ম্যাপিং: direct, fully associative, set-associative

প্র৬০: চিত্রসহ direct, associative ও set-associative ম্যাপিংয়ের পার্থক্য লিখুন; direct ও associative ম্যাপিংয়ের সুবিধা-অসুবিধা লিখুন।

✎ **যে পরীক্ষায় এসেছে:** BPSC AE 2022 · DESCO SAE 2021 · BCIC AP 2025



	Direct	Fully associative	k-way set-associative
block j কোথায় যায়	শুধু line j mod lines-এ	যেকোনো line-এ	set j mod sets-এর k line-এর যেকোনোটিতে
অ্যাড্রেস ফিল্ড	tag · line · offset	tag · offset	tag · set · offset
সুবিধা	সহজ, সস্তা, দ্রুত (১টি comparator)	conflict miss নেই, সেরা hit ratio	ভারসাম্য (সাধারণত 4-, 8-way)
অসুবিধা	**conflict miss** (thrashing)	প্রতি line-এ comparator: ব্যয়বহুল, ধীর	k comparator + replacement লজিক

"Random" একটি **replacement** policy, ম্যাপিং কৌশল নয় ✎ **যে পরীক্ষায় এসেছে:** 49th BCS ICT (2025)

৩৫ ক্যাশ miss: ৩টি C

প্র৬১: cache miss কী? compulsory, capacity ও conflict miss এবং সেগুলো দূর করার কৌশল ব্যাখ্যা করুন। (Compulsory বনাম capacity miss।)

✎ **যে পরীক্ষায় এসেছে:** BPDB AE(CSE) 2023 · PSB ADA 2019 · Combined Bank SO(IT) 2026

Miss	কারণ	কমানোর উপায়
Compulsory (cold)	block-এর প্রথম অ্যাক্সেস: আগে কখনো ক্যাশে ছিল না	বড় block, prefetching
Capacity	working set পুরো ক্যাশের চেয়ে বড়	বড় ক্যাশ, কোডে ভালো locality
Conflict	একই line/set-এ পড়া block একে অপরকে সরায়, অন্যত্র জায়গা থাকলেও	বেশি associativity, victim cache

মনে রাখার কৌশল: **৩টি C: Cold, Capacity, Collision**। fully associative ক্যাশে conflict miss **নেই**; অসীম ক্যাশে শুধু cold miss।

৩৬ অ্যাড্রেস ভাগ করা



প্র৬২: একটি byte-addressable সিস্টেমে 32-বিট physical address, 64 KB ক্যাশ ও 16-byte block। direct mapping-এ tag, line index ও block offset-এর বিট সংখ্যা নির্ণয় করুন।
✎ **যে পরীক্ষায় এসেছে:** BPSC AP 2022 · BUET M.Sc. 2019

offset = $\log_2 16 = 4$ · line = 64 KB / 16 B = $4096 = 2^{12}$ → index = 12 · tag = 32 − 12 − 4 = 16। → tag 16 | index 12 | offset 4

প্র৬৩: 64-byte block-সহ 32 KB-র একটি 4-way set-associative ক্যাশ; 32-বিট অ্যাড্রেস। (i) set সংখ্যা, (ii) tag, set ও offset-এর আকার নির্ণয় করুন।
✎ **যে পরীক্ষায় এসেছে:** PGCB AE(CSE) 2023 · Combined Bank AP 2020

block = 32 KB / 64 B = 512 · set = 512 / 4 = **128** → set = 7 · offset = 6 · tag = 32 − 7 − 6 = 19। → 128টি set; tag 19 | set 7 | offset 6

পরীক্ষার ফাঁদ: set-associative-এ index গোনে **set**, line নয়: আগে way দিয়ে ভাগ করুন। way দ্বিগুণ হলে tag-এ ১ বিট বাড়ে।

প্র৬৪: 32-বিট আর্কিটেকচারে (32-বিট word) 4-word block-সহ 16 KB direct-mapped ক্যাশ: tag, index ও offset নির্ণয় করুন। ক্যাশে মোট কত বিট লাগবে?
✎ **যে পরীক্ষায় এসেছে:** BB AME 2023 · Combined Bank Officer(IT) 2024

১. block = 4 word × 4 B = 16 B → offset 4 (২ word + ২ byte বিট); line = 16 KB / 16 B = 1024 → index 10
২. byte addressing: tag = 32 − 10 − 4 = **18**; প্রতি line = 128 data + 18 tag + 1 valid = 147 বিট
৩. মোট = 1024 × 147 = 150 528 বিট = **147 Kbits** (≈ 18.4 KB)

Word addressing: offset 2, tag 20 → প্রতি line 149 বিট → 149 Kbits · dirty bit-সহ (byte addressing) → 148 Kbits

পরীক্ষার ফাঁদ: অপশনে "147 KB" থাকলেও উত্তর **Kbits**। BB AME 2023-এর "a direct-mapped cache with 4 blocks" মানে 4-**word** block; আক্ষরিক অর্থে 4 KB-র ৪টি block হলে: offset 12, index 2, tag 18।

যে MCQ এসেছে (16 KB data, 4-word block, 32-বিট অ্যাড্রেস ও word)	উত্তর	যে পরীক্ষায়
আকার, byte addressable, dirty bit-সহ	**148 K(bits)**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021
Overhead, word addressable	**14.09 %**	✎ **যে পরীক্ষায় এসেছে:** BUET M.Sc. April 2021

Overhead = (tag + valid) / line = 21 / 149 = 14.09 % · বাকি অপশনগুলো 19/147, 20/148 ও 22/150: প্রতিটি একেক অনুমানের

৩৭ AMAT: CA-র সবচেয়ে বেশি আসা অঙ্ক

দুটি নিয়ম: কোনটি ব্যবহার করছেন লিখুন: **Hierarchical** (আগে ক্যাশ দেখা হয়, miss-এও ক্যাশের সময় লাগে): **AMAT = Tc + (1 − h) × Tm** = h·Tc + (1 − h)(Tc + Tm)। **Simultaneous** (মেমোরি একসাথে শুরু হয়): AMAT = h·Tc + (1 − h)·Tm। প্রশ্নে "miss time" বা "miss penalty" সরাসরি দেওয়া থাকলে সেভাবেই ব্যবহার করুন। দুই স্তর: AMAT = T1 + m1 × (T2 + m2 × Tm)।

প্রশ্ন (যেমন এসেছে)	হিসাব	উত্তর	যে পরীক্ষায়
L1 2 ns, hit 95 %, miss penalty 60 ns	2 + 0.05 × 60	**5 ns**	✎ **যে পরীক্ষায় এসেছে:** 44th BCS CSE (2023) · BREB 2019
Hit 90 %, Tc 10 ns, Tm 100 ns	10 + 0.1 × 100	**20 ns (simult. 19)**	✎ **যে পরীক্ষায় এসেছে:** 46th BCS ICT
Tm 100 ns, Tc 50 ns, hit 90 %	50 + 0.1 × 100	**60 ns (simult. 55)**	✎ **যে পরীক্ষায় এসেছে:** BB AME 2017
Hit 80 %, Tc 5 ns, Tm 50 ns; অপশন 15/45/50/55	5 + 0.2 × 50	**15 ns**	✎ **যে পরীক্ষায় এসেছে:** 49th BCS CSE (2025)
Hit-এ 5 ns, miss-এ 50 ns, hit ratio 80 %	0.8 × 5 + 0.2 × 50	**14 ns**	✎ **যে পরীক্ষায় এসেছে:** PGCB AE(CSE) 2021
Tc 12 ns, Tm 1.5 µs, h = 0.98	12 + 0.02 × 1500	**42 ns**	✎ **যে পরীক্ষায় এসেছে:** Combined Bank SO(IT) 2021
Hit 90 %, hit time 2 ns, miss penalty 20 ns	2 + 0.1 × 20	**4 ns**	✎ **যে পরীক্ষায় এসেছে:** BCIC AP 2025
L1 1 ns / 90 %, L2 5 ns / 80 %, মেমোরি 50 ns	1 + 0.1 × (5 + 0.2 × 50)	**2.5 ns**	✎ **যে পরীক্ষায় এসেছে:** Titas Gas AE(CSE) 2024 · SGFL AE(IT) 2021
L1 1 ns / 90 %, L2 10 ns / 80 %, মেমোরি 80 ns	1 + 0.1 × (10 + 0.2 × 80)	**3.6 ns**	✎ **যে পরীক্ষায় এসেছে:** 47th BCS CSE

প্রতিটি সারি আবার হিসাব করা; 12 ns-এর ক্ষেত্রে simultaneous রূপে 41.76 ns আসে, তাই যেকোনো নিয়মেই উত্তর 42 ns।

পরীক্ষার ফাঁদ: 47th BCS-এর প্রশ্নে L1 hit ratio "00%" ছাপা: 90 % ধরে নিন এবং তা লিখুন। আগে একক মেলান (1.5 µs = 1500 ns)। Miss **rate** = 1 − hit rate; hierarchical রূপে hit time-কে miss rate দিয়ে গুণ করবেন না।

ক্যাশ থাকা সিস্টেমে গড় অ্যাক্সেস সময় বাড়ে **hit ratio কমলে** ✎ **যে পরীক্ষায় এসেছে:** Combined Bank AHE/AE(IT) 2021 (ছাপা উত্তর "miss penalty কমা" ভুল: penalty কমলে সময় কমে)।

ক্যাশ কেন সিস্টেম পারফরম্যান্সের একটি নিয়ামক? নির্দিষ্ট hit শতাংশে অ্যাক্সেস সময় নির্ণয় ✎ **যে পরীক্ষায় এসেছে:** BTRC AD 2021 · BAERA Engineer(CSE) November 2021: CPU time = IC × (CPI_{base} + প্রতি ইনস্ট্রাকশনে মেমোরি stall) × T, আর stall = অ্যাক্সেস × miss rate × miss penalty; বেশি hit ratio AMAT ও stall দুটোই কমায়।

৩৮ রিপ্লেসমেন্ট: LRU, FIFO, LFU

প্র৬৫: ক্যাশ রিপ্লেসমেন্ট অ্যালগরিদম LRU, FIFO ও LFU ব্যাখ্যা করুন।
✎ **যে পরীক্ষায় এসেছে:** 17th NTRCA ICT (2023) · BBL AM(ICT) 2019

FIFO: সবচেয়ে আগে আনা block বের করে · **LRU**: সবচেয়ে দীর্ঘ সময় ব্যবহার হয়নি এমন block বের করে (temporal locality) · **LFU**: সবচেয়ে কম ব্যবহৃত block বের করে (সমান হলে: সবচেয়ে পুরোনো ব্যবহার) · Random: যেকোনো block। **ট্রেস**: ৩টি line, fully associative, রেফারেন্স 1 2 3 1 4 1 2 5 1 2:

Ref	1	2	3	1	4	1	2	5	1	2	Hit
FIFO	M	M	M	H	M (−1)	M (−2)	M (−3)	M (−4)	H	H	**3**
LRU	M	M	M	H	M (−2)	H	M (−3)	M (−4)	H	H	**4**
LFU	M	M	M	H	M (−2)	H	M (−3)	M (−4)	H	H	**4**

→ FIFO ব্যস্ত block 1-কে বের করে দাম দেয়; LRU ও LFU তা রেখে দেয়। (−n) = বের করা block।

৩৯ Conflict miss ও split ক্যাশ

প্র৬৬: ৮টি block-এর (0–7) একটি direct-mapped ক্যাশ, শুরুতে খালি। block ক্রম 0, 4, 8, 2, 0, 4, 8, 2: hit, miss ও hit ratio কত?
✎ **যে পরীক্ষায় এসেছে:** BPDB AE(CSE) 2024 · BUET M.Sc. 2016

Block	0	4	8	2	0	4	8	2
Line (mod 8)	0	4	0	2	0	4	0	2
ফল	M	M	M (−0)	M	M (−8)	H	M (−0)	H

→ ২টি hit, ৬টি miss, hit ratio 2/8 = 25 %। block 0 ও 8 line 0 নিয়ে লড়ে: conflict miss; 2-way ক্যাশ হলে দুটোই hit হতো।

প্র৬৭: Hit time 1 ns, miss penalty 25 ns, instruction miss rate 1 %, data miss rate 5 %, এবং অ্যাক্সেসের 15 % ডেটা। গড় অ্যাক্সেস সময় নির্ণয় করুন।
✎ **যে পরীক্ষায় এসেছে:** PGCB AE(CSE) 2024

১ Instruction AMAT = 1 + 0.01 × 25 = 1.25 ns ১
২ Data AMAT = 1 + 0.05 × 25 = 2.25 ns ১
৩ ভারযুক্ত: 0.85 × 1.25 + 0.15 × 2.25 = 1.40 ns ২

পরীক্ষার ফাঁদ: প্রচলিত একটি সমাধানে 1 % + 5 % যোগ করে 15 % ডেটার অংশ উপেক্ষা করা হয়েছে: তা ভুল। প্রতিটি ধারাকে তার অ্যাক্সেসের অংশ দিয়ে ভার দিন।

★ পরীক্ষার আগের রাত

1. 8086: 16-বিট ডেটা, **20-বিট** অ্যাড্রেস → 1 MB; 8085: 8-বিট, 16-বিট অ্যাড্রেস → 64 KB
2. PA = segment × 10H + offset; reset → FFFF0H
3. 8086 = BIU (segment, IP, 6-byte queue) + EU (ALU, general reg, flags)
4. ১৪টি রেজিস্টার; ৯টি ফ্ল্যাগ: ৬ status (CF PF AF ZF SF OF) + ৩ control (TF IF DF)
5. CF = unsigned overflow, OF = signed overflow
6. odd অ্যাড্রেসে word → ২টি বাস সাইকেল (BHE′, A0)
7. memory-to-memory MOV নেই; পয়েন্টার শুধু BX, BP, SI, DI
8. PC-relative EA = PC (আগেই +1) + disp.
9. 8255 Mode 1 = handshake; 8259 = PIC; 8237 = DMAC; ESC → 8087
10. Memory-mapped I/O: IN/OUT নেই; isolated I/O-তে লাগে
11. মাইক্রোকন্ট্রোলার = এক চিপে CPU + RAM + ROM + I/O
12. CPU time = IC × CPI × T; শুধু GHz তুলনা নয়
13. পাইপলাইন: k + n − 1 সাইকেল; speedup → k
14. Hazard: structural, data (forwarding), control (prediction)
15. Superscalar = প্রতি ক্লকে > ১ ইনস্ট্রাকশন (Pentium U + V)
16. RISC: স্থির দৈর্ঘ্য, load/store, CPI ১, hardwired
17. Amdahl: $S = 1 / ((1 - p) + p/n) \le 1/(1 - p)$
18. SRAM 6T, রিফ্রেশ নেই, ক্যাশ · DRAM 1T1C, রিফ্রেশ, প্রধান
19. offset = $\log_2$ block, index = $\log_2$ line (set), tag = বাকি
20. AMAT = Tc + miss rate × Tm (নিয়ম উল্লেখ করুন)
21. ৩ C: cold, capacity, conflict; write-back-এ dirty bit
22. মোট ক্যাশ বিট: line × (data + tag + valid [+ dirty])

সব কৌশল একসাথে: **প্রসেসর = মস্তিষ্ক, কন্ট্রোলার = মস্তিষ্ক + শরীর** · **C**arry = **C**ounting, **O**verflow = **O**pposite চিহ্ন · I R D I B I অ্যাড্রেসিং ক্রম · **R**eally **I**s **S**imple, **C**ompiler does the work · **৩ C: Cold, Capacity, Collision** · বেশি কোর ≠ সমানুপাতিক গতি (Amdahl)

শীর্ষ ফাঁদ: FFFF0H, FFFFFH নয় · "147 KB" আসলে 147 **Kbits** · PC-relative 850, 849 নয় · i7-9700K = 8 / 8 · memory-mapped I/O-তে IN/OUT নেই · DRAM দ্রুত নয়, ঘন · miss penalty কমলে AMAT কমে · split I/D ক্যাশে অ্যাক্সেসের অংশে ভার · multithreaded সার্ভারে শুধু CPU সময় সীমা

যে সংখ্যাগুলো ঠোঁটস্থ রাখবেন

রাশি	মান	রাশি	মান
2^{10} / 2^{16} / 2^{20} / 2^{32}	1 K / 64 K / 1 M / 4 G	1 GHz-এ পিরিয়ড	1 ns (2.4 GHz → 0.417 ns)
8086 queue / পিন	6 বাইট / 40	8086 interrupt type	256 (vector table 1 KB, 00000H-এ)
DLX ধাপ	IF ID EX MEM WB	Flynn শ্রেণি	SISD SIMD MISD MIMD

✓ অনুশীলন MCQ (আগে যেগুলো এসেছে)

১. 2000H:0020H-এর 8086 physical address: ✎ 49th BCS ICT (2025)

ক) 200200H খ) 20020H × 16
গ) 20020H ঘ) 20020H + 0020H

২. 8255-এর কোন মোডে handshake I/O হয়? ✎ 49th BCS ICT (2025)

ক) Mode 0 খ) Mode 1
গ) Mode 2 ঘ) কোনোটিই নয়

৩. যেটি কার্যকর ক্যাশ ম্যাপিং কৌশল নয়: ✎ 49th BCS ICT (2025)

ক) Direct খ) Set associative
গ) Fully associative ঘ) Random

৪. Hit 80 %, ক্যাশ 5 ns, মেমোরি 50 ns → effective access time: ✎ 49th BCS CSE (2025)

ক) 15 ns খ) 45 ns
গ) 50 ns ঘ) 55 ns

৫. 10^9 ইনস্ট্রাকশন, CPI 2, 1 GHz: ✎ 49th BCS ICT (2025)

ক) 0.5 s খ) 1 s
গ) 3 s ঘ) 2 s

৬. 8086-এর হার্ডওয়্যার ইন্টারাপ্ট পিন: ✎ BUET M.Sc. April 2021

ক) INT0 ও INTR খ) NMI ও INT5
গ) INTR ও NMI ঘ) INTA ও NMI

৭. ইনস্ট্রাকশন পাইপলাইন তৈরি হয়: ✎ BUET IICT April 2021

ক) LIFO বাফারে খ) FIFO বাফারে
গ) স্ট্যাকে ঘ) কোনোটিই নয়

৮. TLB ব্যবহৃত হয়: ✎ 49th BCS CSE (2025)

ক) কোড রাখতে খ) ট্রান্সফার নিয়ন্ত্রণে
গ) miss সামলাতে ঘ) দ্রুত অ্যাড্রেস অনুবাদে

৯. যেটি non-volatile ডিভাইস নয়: ✎ Combined Bank ADA 2021

ক) LPDDR খ) SSD
গ) HDD ঘ) NVRAM

১০. ডিস্কের মোট ধারণক্ষমতা: 32 surface × 128 track × 256 sector × 1 KB: ✎ Combined Bank AHE/AE(IT) 2021

ক) 2^{12} B খ) 2^{13} B
গ) 2^{30} B ঘ) 2^{17} B

উত্তর → ১-গ · ২-খ · ৩-ঘ · ৪-ক · ৫-ঘ · ৬-গ · ৭-খ · ৮-ঘ · ৯-ক · ১০-গ

লিখিত প্রশ্ন: একটি byte-addressable মেশিনে 32-বিট অ্যাড্রেস, 16-byte block-সহ 64 KB direct-mapped ক্যাশ, hit time 2 ns, 95 % hit এবং miss penalty 60 ns। (ক) অ্যাড্রেস ভাগ করুন। (খ) AMAT নির্ণয় করুন। (গ) 2-way set-associative হলে tag বদলাবে কি? ১০ নম্বর

✎ **যে পরীক্ষায় এসেছে:** BPSC AP 2022 · 44th BCS CSE (2023) (দুটি মিলিয়ে)

১ (ক) offset 4, line 4096 → index 12, tag 16 ৪

২ (খ) AMAT = 2 + 0.05 × 60 = 5 ns ৩

৩ (গ) 2-way: 2048 set → set 11 বিট, tag 17 (এক বিট বেশি); conflict miss কমে ৩

পরীক্ষার আগে ✓

- ✓ মনে থেকে 8086 ব্লক ডায়াগ্রাম
- ✓ physical address + reset vector
- ✓ MP বনাম MC টেবিল (৭ সারি)
- ✓ যোগের উদাহরণসহ ফ্ল্যাগ
- ✓ ১ মিনিটে tag / index / offset
- ✓ দুই নিয়মেই AMAT
- ✓ RISC বনাম CISC + পাইপলাইন hazard
- ✓ SRAM বনাম DRAM, write-through বনাম write-back