
সিকোয়েনশিয়াল সার্কিট

ল্যাচ · ফ্লিপ-ফ্লপ · রেজিস্টার · কাউন্টার · মিলি/মুর: ১২ পাতায় পরীক্ষার পূর্ণ প্রস্তুতি



↑ পুরো টপিক এক পাতায়: লাল = বেশি আসে, সবুজ = পদ্ধতি / প্রয়োগ

সিলেবাসের যে অংশ

"**Flip-flops, race around problems**; Counters: **asynchronous counters, synchronous counters** and their applications; Synchronous and asynchronous logic design; **State diagram, Mealy and Moore machines**; State minimizations and assignments; Pulse mode logic; Fundamental mode design"। গেট আছে লজিক গেট নোটে, K-ম্যাপ বুলিয়ান অ্যালজেবরা নোটে; MUX/ডিকোডার/অ্যাডার কম্বিনেশনাল সার্কিট লেসনের অংশ।

হাই-ইল্ড তালিকা

① $Q^+ = JQ' + K'Q$
② SR-এর নিষিদ্ধ অবস্থা
③ এক্সাইটেশন টেবিল
④ রেস-অ্যারাউন্ড → M-S
⑤ রিং n · জনসন 2n
⑥ mod-N: $\lceil \log_2 N \rceil$ টি FF
⑦ মিলি বনাম মুর

সংকেত: **হলুদ** = মূল শব্দ · **লাল বৃত্ত** = মুখস্থ রাখার তথ্য · **বেগুনি বক্স** = মনে রাখার কৌশল · **লাল বক্স** = পরীক্ষার ফাঁদ · **সবুজ** = সমাধানকৃত উদাহরণ


সূচিপত্র

✓ কম্বিনেশনাল বনাম সিকোয়েনশিয়াল, ক্লক … পৃ. ২
✓ SR ল্যাচ, গেটেড ল্যাচ ..... পৃ. ৩
✓ ট্রিগারিং, বৈশিষ্ট্যসূচক সারণি … পৃ. ৪
✓ এক্সাইটেশন, রেস-অ্যারাউন্ড, M-S … পৃ. ৫
✓ রূপান্তর, টাইমিং, f_{max} ..... পৃ. ৬
✓ রেজিস্টার ও শিফট রেজিস্টার ..... পৃ. ৭
✓ কাউন্টার ১: রিপল ও সিঙ্ক্রোনাস … পৃ. ৮
✓ কাউন্টার ২: রিং, জনসন, ডিজাইন … পৃ. ৯
✓ স্টেট মেশিন, মিলি/মুর ..... পৃ. ১০
✓ পরীক্ষার আগের রাতের পাতা ..... পৃ. ১১
✓ অনুশীলন MCQ + লিখিত ..... পৃ. ১২

১ কম্বিনেশনাল বনাম সিকোয়েনশিয়াল

সংজ্ঞা: **সিকোয়েনশিয়াল সার্কিট (Sequential Circuit)** = কম্বিনেশনাল লজিক + **মেমরি**: এর আউটপুট বর্তমান ইনপুট **এবং** বর্তমান অবস্থা (state), অর্থাৎ ইনপুটের **অতীত ইতিহাসের** ওপর নির্ভর করে। মেমরি উপাদান হলো ল্যাচ বা ফ্লিপ-ফ্লপ, যুক্ত থাকে **ফিডব্যাক** পথে।

	কম্বিনেশনাল	সিকোয়েনশিয়াল
আউটপুট নির্ভর করে	শুধু ইনপুটে	ইনপুট + অবস্থা
মেমরি, ফিডব্যাক	নেই	**আছে** (FF)
ক্লক	লাগে না	সাধারণত লাগে
বর্ণনার উপায়	সত্যক সারণি	স্টেট টেবিল
উদাহরণ	অ্যাডার, MUX	রেজিস্টার, কাউন্টার




ফিডব্যাক লুপ = মেমরি

মনে রাখার কৌশল: "সিকোয়েনশিয়াল = **মনে রাখে**"। প্রশ্ন করো: একই ইনপুটে কি দুই রকম আউটপুট আসতে পারে? পারলে সার্কিটে অবস্থা (state) আছে, অর্থাৎ এটি সিকোয়েনশিয়াল।

২ সিঙ্ক্রোনাস বনাম অ্যাসিঙ্ক্রোনাস

	সিঙ্ক্রোনাস (Synchronous)	অ্যাসিঙ্ক্রোনাস (Asynchronous)
অবস্থা বদলায়	শুধু **ক্লক এজে**	ইনপুট বদলালেই সাথে সাথে
মেমরি উপাদান	ক্লকড ফ্লিপ-ফ্লপ	ক্লকহীন ল্যাচ / গেট-ডিলে লুপ
ডিজাইন ও টেস্টিং	**সহজ, পূর্বানুমেয়**	কঠিন: রেস, হ্যাজার্ড
গতি	ক্লক পিরিয়ড দিয়ে সীমিত	দ্রুত হতে পারে, কম পাওয়ার
উদাহরণ	সিঙ্ক কাউন্টার, শিফট রেজিস্টার, CPU	SR ল্যাচ, রিপল কাউন্টার

- **ফান্ডামেন্টাল মোড** (অ্যাসিঙ্ক): ইনপুট লেভেল; একবারে **একটিই** ইনপুট বদলায়, তাও সার্কিট স্থির হলে
- **পালস মোড** (অ্যাসিঙ্ক): ইনপুট পালস, একবারে একটি, ক্লক নেই
- **ক্রিটিক্যাল রেস**: দুটি স্টেট বিট একসাথে বদলালে কোনটি আগে বদলায় তার ওপর ফল নির্ভর করে; প্রতিকার: এক-বিট-পরিবর্তনের স্টেট অ্যাসাইনমেন্ট




ক্লক: পিরিয়ড, এজ, ডিউটি সাইকেল


ক্লক: $f = 1/T$ · ডিউটি সাইকেল = $t_H/T \times 100\%$ · $T = 20$ ns ⟶ $f = 50$ MHz। ফ্লিপ-ফ্লপ একটি **বাইস্টেবল মাল্টিভাইব্রেটর** (২টি স্থিতিশীল অবস্থা ⟶ **১ বিট**); মনোস্টেবল = একটি পালস (one-shot); অ্যাস্টেবল = কোনো স্থিতিশীল অবস্থা নেই, ক্লক অসিলেটর (555 টাইমার)।

৩ SR ল্যাচ: মৌলিক মেমরি সেল

সংজ্ঞা: **ল্যাচ (Latch)** হলো ক্রস-কাপলড দুটি NOR বা NAND গেট, যাদের প্রতিটির আউটপুট অন্যটির ইনপুটে যায়: দুটি স্থিতিশীল অবস্থা, Q = 1 (সেট) ও Q = 0 (রিসেট), এবং $\bar{Q} = Q'$।



NOR ল্যাচ: অ্যাকটিভ-HIGH



NAND ল্যাচ: অ্যাকটিভ-LOW

S	R	Q^+	কাজ
0	0	Q	হোল্ড (অপরিবর্তিত)
0	1	0	রিসেট
1	0	1	সেট
1	**1**	?	**নিষিদ্ধ**: $Q = \bar{Q} = 0$

$\bar{S}$	$\bar{R}$	Q^+	কাজ
1	1	Q	হোল্ড (অপরিবর্তিত)
1	0	0	রিসেট
0	1	1	সেট
0	**0**	?	**নিষিদ্ধ**: $Q = \bar{Q} = 1$

NOR: $Q = (R + \bar{Q})'$, $\bar{Q} = (S + Q)'$ · NAND: $Q = (\bar{S} \cdot \bar{Q})'$, $\bar{Q} = (\bar{R} \cdot Q)'$ · প্রতিটিতে **২টি গেট**

পরীক্ষার ফাঁদ: NOR ল্যাচে S = R = 1 কেন "নিষিদ্ধ"? ① Q ও $\bar{Q}$ **সমান** হয়ে যায়, $\bar{Q}$ আর পূরক থাকে না; ② এরপর দুটি ইনপুট **একসাথে** 0-তে ফিরলে রেস হয়, শেষ অবস্থা **অনিশ্চিত**। NAND ল্যাচে নিষিদ্ধ ইনপুট **00**, আর **11** হলো হোল্ড।

মনে রাখার কৌশল: "**NOR দুটি 1 সহ্য করে না, NAND দুটি 0 সহ্য করে না।**" NOR-এর ইনপুট অ্যাকটিভ-HIGH (বিশ্রামে 0); NAND-এর ইনপুট অ্যাকটিভ-LOW (বিশ্রামে 1, বার দিয়ে আঁকা)।

৪ গেটেড (ক্লকড) ল্যাচ

গেটেড SR ল্যাচ: NAND ল্যাচের সামনে দুটি স্টিয়ারিং NAND (মোট **৪টি NAND**)। EN = 0 → হোল্ড; EN = 1 → SR ল্যাচের মতো (S = R = 1 এখনও নিষিদ্ধ)।


গেটেড D ল্যাচ: S = D, R = D′ (একটি ইনভার্টার যোগ), তাই **S = R = 1 কখনও হয় না**। EN = 1 → **Q = D** (**স্বচ্ছ / transparent**); EN = 0 → Q আটকে থাকে।

EN	D	Q^+	মোড
0	X	Q	ল্যাচড (হোল্ড)
1	0	0	স্বচ্ছ
1	1	1	স্বচ্ছ


IT সংযোগ: SR ল্যাচ = **সুইচ ডিবাউন্সার**। ALE দিয়ে চালু 74LS373 অক্টাল স্বচ্ছ ল্যাচ 8085-এর মাল্টিপ্লেক্সড AD0–AD7 বাস আলাদা করে।

৫ লেভেল বনাম এজ ট্রিগারিং

ল্যাচ বনাম ফ্লিপ-ফ্লপ: **ল্যাচ লেভেল-ট্রিগারড**: EN সক্রিয় থাকার পুরো সময় ইনপুট অনুসরণ করে। **ফ্লিপ-ফ্লপ এজ-ট্রিগারড**: শুধু ক্লক এজে ইনপুট নেয়, রাইজিং (**পজিটিভ**, 0 → 1) বা ফলিং (**নেগেটিভ**, 1 → 0)।



একই D ও CLK: ২য় পালসের পরিবর্তন ল্যাচ পার করে দেয়, ফ্লিপ-ফ্লপ দেয় না



প্রতীকের কৌশল: ক্লক পিনে ▷ = এজ-ট্রিগারড; **বাবল** + ▷ = ফলিং এজ; ▷ নেই = লেভেল (ল্যাচ)। আউটপুটে ┐ চিহ্ন = মাস্টার-স্লেভ (পালস-ট্রিগারড)।

৬ বৈশিষ্ট্যসূচক সারণি ও সমীকরণ

SR ফ্লিপ-ফ্লপ		
S	**R**	**Q^+**
0	0	Q (হোল্ড)
0	1	0 (রিসেট)
1	0	1 (সেট)
1	1	অবৈধ
$Q^+ = S + R'Q$, SR = 0		

JK ফ্লিপ-ফ্লপ		
J	**K**	**Q^+**
0	0	Q (হোল্ড)
0	1	0 (রিসেট)
1	0	1 (সেট)
1	1	**Q′ (টগল)**
$Q^+ = JQ' + K'Q$		

D ফ্লিপ-ফ্লপ	
D	**Q^+**
0	0
1	1
$Q^+ = D$ (ডেটা / ডিলে)	

T ফ্লিপ-ফ্লপ	
T	**Q^+**
0	Q (হোল্ড)
1	Q′ (টগল)
$Q^+ = T \oplus Q = TQ' + T'Q$	

নির্ণয় ✍️: SR: (S, R, Q) = 001, 100, 101-এ $Q^+ = 1$; 110 ও 111 ডোন্ট-কেয়ার → K-ম্যাপ → **$Q^+ = S + R'Q$**। JK: (J, K, Q) = 001, 100, 101, 110-এ $Q^+ = 1$ → **$Q^+ = JQ' + K'Q$**।

৭ এক্সাইটেশন টেবিল (ডিজাইনের জন্য)

সংজ্ঞা: **বৈশিষ্ট্যসূচক সারণি (Characteristic table)**: "ইনপুট দেওয়া আছে, Q^+ কত?" (বিশ্লেষণ)। **এক্সাইটেশন টেবিল (Excitation table)** উল্টো প্রশ্নের উত্তর দেয়: "Q থেকে Q^+-এ যেতে কোন ইনপুট লাগবে?" (কাউন্টার ও স্টেট মেশিন ডিজাইন)।

$Q \to Q^+$	S	R	J	K	D	T
$0 \to 0$	0	X	0	X	0	0
$0 \to 1$	1	0	1	X	1	1
$1 \to 0$	0	1	X	1	0	1
$1 \to 1$	X	0	X	0	1	0


JK-তে **সবচেয়ে বেশি X** (ডোন্ট-কেয়ার), তাই JK দিয়ে ডিজাইনে ইনপুট লজিক সবচেয়ে সরল; D-তে আলাদা টেবিলই লাগে না ($D = Q^+$), তবে গেট সাধারণত বেশি লাগে।

মনে রাখার কৌশল: **D কলাম = Q^+ কলাম**। **T কলাম = $Q \oplus Q^+$** (বদলালেই 1)। **JK:** $Q = 0$ হলে শুধু J গুরুত্বপূর্ণ ($J = Q^+$, $K = X$); $Q = 1$ হলে শুধু K ($K = Q^{+\prime}$, $J = X$)।

পরীক্ষার ফাঁদ: দুটি সারণি গুলিয়ো না: "$J = K = 1 \to$ টগল" হলো **বৈশিষ্ট্যসূচক**; "$0 \to 1$-এ লাগে $J = 1$, $K = X$" হলো **এক্সাইটেশন** ($K = X$, $K = 0$ নয়)।


৮ রেস-অ্যারাউন্ড ও মাস্টার-স্লেভ ফ্লিপ-ফ্লপ

রেস-অ্যারাউন্ড অবস্থা (Race-around): **লেভেল-ট্রিগারড** JK-তে **$J = K = 1$** থাকলে ক্লক পালসের প্রস্থ t_p প্রোপাগেশন ডিলে t_{pd}-এর চেয়ে বেশি হলে এক পালসেই আউটপুট বারবার টগল করে, শেষ অবস্থা **অনিশ্চিত**।



CLK = 1 থাকা পর্যন্ত প্রতি t_{pd}-তে Q টগল করে

এড়ানোর শর্ত $t_p < t_{pd} < T$, যা নিশ্চিত করা কঠিন। আসল সমাধান: **মাস্টার-স্লেভ** বা **এজ-ট্রিগারড** ফ্লিপ-ফ্লপ।



Q, $\bar{Q}$ মাস্টারেও ফিডব্যাক যায় (আঁকা হয়নি)

১. CLK = 1: **মাস্টার** J, K অনুসরণ করে; স্লেভ বন্ধ, তাই Q স্থির

২. CLK → 0: মাস্টার স্থির হয়, **স্লেভ তাকে কপি করে** → ফলিং এজের পরে Q একবারই বদলায়; পালস চলাকালীন Q বদলাতে পারে না → **রেস-অ্যারাউন্ড নেই**

অসুবিধা: ওয়ানস-ক্যাচিং (1s-catching): CLK = 1 থাকার সময় J/K-এর ক্ষণিক গ্লিচও মাস্টার ধরে ফেলে; এজ-ট্রিগারড FF (7474 D, 74LS76 JK) এ সমস্যা এড়ায়।

৯ ফ্লিপ-ফ্লপ রূপান্তর (Conversion)

পদ্ধতি: ① যে FF **চাই** তার বৈশিষ্ট্যসূচক সারণি (তার ইনপুট + Q → Q^+) ② যে FF **আছে** তার **এক্সাইটেশন** কলাম যোগ ③ চাওয়া ইনপুট ও Q-এর পদে প্রতিটি ইনপুটের K-ম্যাপ ④ বিদ্যমান FF-এর সামনে লজিক আঁকো।

আছে → চাই	লজিক	আছে → চাই	লজিক
JK → T	**J = K = T**	D → T	**D = T ⊕ Q**
JK → D	J = D, K = D′	D → JK	D = JQ′ + K′Q
SR → D	S = D, R = D′	D → SR	D = S + R′Q
SR → JK	S = JQ′, R = KQ	T → D	T = D ⊕ Q
SR → T	S = TQ′, R = TQ	T → JK	T = JQ′ + KQ

সমাধানকৃত উদাহরণ: SR → JK ✍️:


Q	J	K	Q^+	S	R
0	0	X	0	0	X
0	1	X	1	1	0
1	X	0	1	X	0
1	X	1	0	0	1

(৮টি সারি সংক্ষেপে।) শুধু Q = 0, J = 1-এ S = 1 → **S = JQ′**; শুধু Q = 1, K = 1-এ R = 1 → **R = KQ**। S·R সবসময় 0, তাই নিষিদ্ধ ইনপুট আসে না।

মনে রাখার কৌশল: "D চায় Q^+, T চায় পরিবর্তন": D থেকে **যেকোনো** FF বানাতে D-তে কাঙ্ক্ষিত বৈশিষ্ট্যসূচক সমীকরণ দাও; T থেকে বানাতে T-তে দাও Q ⊕ Q^+।

১০ টাইমিং প্যারামিটার ও সর্বোচ্চ ক্লক

- **সেটআপ t_{su}**: এজের **আগে** D স্থির
- **হোল্ড t_h**: এজের **পরে** D স্থির
- **t_{pd}**: ক্লক-টু-Q ডিলে (t_{PLH}, t_{PHL})
- **t_w**: ক্লক পালসের ন্যূনতম প্রস্থ



রঙিন জানালার ভেতরে D অবশ্যই স্থির


সর্বোচ্চ ক্লক: $T_{min} = t_{pd(FF)} + t_{comb(max)} + t_{su}$ (+ স্কিউ) → $\mathbf{f_{max} = 1 / T_{min}}$
হোল্ড যাচাই: $t_{pd(FF)} + t_{comb(min)} \geq t_h$ · **উদাহরণ** ✍️ 10 + 15 + 5 = 30 ns → $f_{max} \approx$ **33.3 MHz**

অ্যাসিঙ্ক ইনপুট PRE′ (Q = 1), CLR′ (Q = 0): **অ্যাকটিভ-LOW**, **ক্লককে উপেক্ষা করে** কাজ করে; দুটোই 0 নিষিদ্ধ (7474: PRE′/CLR′ সহ ডুয়াল +ve-এজ D)।

পরীক্ষার ফাঁদ: t_{su} / t_h লঙ্ঘন → **মেটাস্টেবিলিটি** (Q 0 ও 1-এর মাঝে আটকে থাকে)। সমাধান: **২-FF সিনক্রোনাইজার**।

১১ রেজিস্টার ও শিফট রেজিস্টার

সংজ্ঞা: **রেজিস্টার (Register)** হলো এক ক্লকে চলা **n টি ফ্লিপ-ফ্লপের** (সাধারণত D) একটি গুচ্ছ, যা একটি **n-বিট** শব্দ সংরক্ষণ করে। **শিফট রেজিস্টার** প্রতি ক্লক পালসে প্রতিটি বিটকে এক ঘর সরায় (প্রতিটি FF-এর Q পরের FF-এর D চালায়)।



৪-বিট শিফট-রাইট রেজিস্টার: SISO (সিরিয়াল আউট) বা SIPO (সবুজ ট্যাপ)

ধরন	ইন → আউট	n বিট লোড	বের করা	ব্যবহার · IC
SISO	সিরিয়াল → সিরিয়াল	**n** ক্লক	আরও n − 1 ক্লক	টাইম ডিলে · 7491 (8-বিট)
SIPO	সিরিয়াল → প্যারালাল	n ক্লক	একসাথে	UART রিসিভার · 74164
PISO	প্যারালাল → সিরিয়াল	1 ক্লক	n − 1 শিফট	UART ট্রান্সমিটার · 74165
PIPO	প্যারালাল → প্যারালাল	1 ক্লক	একসাথে	বাফার, স্টোরেজ রেজিস্টার

সমাধানকৃত উদাহরণ ✍️: ফাঁকা ৪-বিট SIPO-তে ক্রমানুসারে 1, 0, 1, 1 ঢোকাও:

CLK	Din	Q0 Q1 Q2 Q3
0	–	0 0 0 0
1	1	1 0 0 0
2	0	0 1 0 0
3	1	1 0 1 0
4	1	**1 1 0 1**

প্রথম ঢোকানো বিট এখন Q3-তে (সিরিয়াল আউট)।

74194: ৪-বিট ইউনিভার্সাল (দ্বিমুখী)		
S1	**S0**	**মোড**
0	0	হোল্ড (অপরিবর্তিত)
0	1	শিফট রাইট ($Q_A \rightarrow Q_D$)
1	0	শিফট লেফট ($Q_D \rightarrow Q_A$)
1	1	**প্যারালাল লোড**

CLR′ অ্যাসিঙ্ক্রোনাস, অ্যাকটিভ-LOW। **ইউনিভার্সাল** = শিফট লেফট + শিফট রাইট + প্যারালাল লোড (+ হোল্ড)।


পরীক্ষার ফাঁদ: ডিলে লাইন হিসেবে n-বিট SISO ডেটাকে **n টি ক্লক পিরিয়ড** দেরি করায়: 1 MHz-এ 8 বিট → 8 µs। ধরন যা-ই হোক, n বিটের রেজিস্টারে **n টি** ফ্লিপ-ফ্লপ লাগে (প্রতিটিতে ১ বিট)।

মনে রাখার কৌশল: **শিফট লেফট** = × **2, শিফট রাইট** = ÷ **2** (আনসাইনড): 0110 (6) ← 1100 (12)। নামেই "ইনপুট-আউটপুট": SIPO = **S**erial **I**n, **P**arallel **O**ut।

IT সংযোগ: UART/SPI সিরিয়াল পোর্ট, CRC ও সিউডো-র‍্যান্ডম জেনারেটর (LFSR), CPU-র শিফট নির্দেশ (SHL/SHR), রিং ও জনসন কাউন্টার।

১২ রিপল (অ্যাসিঙ্ক্রোনাস) ও সিঙ্ক্রোনাস কাউন্টার

সংজ্ঞা: **কাউন্টার (Counter)** ক্লক পালসে একটি নির্দিষ্ট ক্রমে অবস্থা বদলায়। **মডুলাস (mod)** = ভিন্ন অবস্থার সংখ্যা। n টি FF → সর্বোচ্চ 2^n অবস্থা (গণনা 0 … $2^n - 1$); mod-N কাউন্টারে লাগে $\lceil \log_2 N \rceil$ টি FF, এটি ক্লক ফ্রিকোয়েন্সিকে N দিয়ে ভাগ করে।



৩-বিট রিপল আপ কাউন্টার (ফলিং-এজ FF): আগের Q নামলে পরের ধাপ টগল করে

FF	Q → CLK	Q̄ → CLK
−ve এজ	আপ	ডাউন
+ve এজ	ডাউন	আপ

রিপল ডিলে: শেষ FF স্থির হয় $\mathbf{n \cdot t_{pd}}$ পরে → $f_{max} = 1/(n \cdot t_{pd})$। 8-বিট, t_{pd} = 10 ns → 40 ns → **25 MHz**। রিপলের কারণে ডিকোডিং **গ্লিচ**ও হয়।

রিসেট দিয়ে mod-N: একটি NAND অবস্থা N শনাক্ত করে অ্যাসিঙ্ক্রোনাস CLR′ চালায়। mod-6: 110-এ NAND(Q2, Q1)। **mod-10 (ডিকেড)**: 1010-এ NAND(Q3, Q1)। অবস্থা N মাত্র কয়েক ns থাকে।

সিঙ্ক্রোনাস কাউন্টার: সব FF একই CLK পায়। T0 = 1, T1 = Q0, T2 = Q0Q1, T3 = Q0Q1Q2 (নিচের সব বিট 1 হলে বিটটি টগল করে)। ডাউন: Q̄ নাও। $f_{max} = 1/(t_{pd} + t_{AND} + t_{su})$, **n-এর ওপর নির্ভর করে না**।


	রিপল (অ্যাসিঙ্ক্রোনাস)	সিঙ্ক্রোনাস
ক্লকিং	শুধু FF0; প্রতিটি Q পরেরটিকে চালায়	একটি সাধারণ CLK
গতি	ধীর ($n \cdot t_{pd}$), গ্লিচ	দ্রুত (এক t_{pd}), গ্লিচ নেই
হার্ডওয়্যার	সবচেয়ে সরল, বাড়তি গেট নেই	বাড়তি AND গেট
IC	7490 (÷10), 7492 (÷12), 7493 (÷16)	74161, **74163**, 74193

পরীক্ষার ফাঁদ: 7490 = ÷2 + ÷5, Q_A-কে CKB-তে যুক্ত করলেই BCD গোনে; 7493 = ÷2 + ÷8। 74161 ক্লিয়ার করে **অ্যাসিঙ্ক্রোনাসলি**, 74163 **সিঙ্ক্রোনাসলি** (পরের এজে); 74192/193 = আপ/ডাউন। mod-N কাউন্টার গোনে 0 থেকে **N − 1**।

১৩ রিং ও জনসন কাউন্টার

রিং কাউন্টার: শিফট রেজিস্টারে **শেষ FF-এর Q → প্রথম FF-এর D**, শুরু 1000; একটি 1 ঘোরে: 1000 → 0100 → 0010 → 0001। **n টি FF → n অবস্থা**।

জনসন কাউন্টার: (টুইস্টেড-রিং, সুইচ-টেইল): **শেষ FF-এর $\bar{Q}$ → প্রথম FF-এর D**, শুরু 0000।
n টি FF → 2n অবস্থা।



৪-বিট জনসন: ৮টি অবস্থা (Q0 Q1 Q2 Q3)

n টি FF	রিং	জনসন	বাইনারি
অবস্থা	**n**	**2n**	2^n
অব্যবহৃত	$2^n - n$	$2^n - 2n$	0
mod-10	10	5	4
ডিকোডিং	নেই	2-ইন AND	n-ইন AND
f_{out}	f/n	f/2n	$f/2^n$

জনসন ডিকোডিং: প্রতি অবস্থায় একটি **২-ইনপুট AND**, যেমন 0000 → $Q0'Q3'$, 1000 → $Q0Q1'$, 1111 → Q0Q3, 0001 → $Q2'Q3$। কোনোটিই নিজে থেকে চালু হয় না (self-starting নয়): ভুল অবস্থায় চালু হলে সেটিই চিরকাল ঘোরে, তাই **প্রিসেট / সংশোধনী লজিক** লাগে।


মনে রাখার কৌশল: "**রিং = n, জনসন = 2n (মোচড় দ্বিগুণ করে)**।" ৪টি FF: রিং mod-4, জনসন mod-8, বাইনারি mod-16।

১৪ সিঙ্ক্রোনাস কাউন্টার ডিজাইন

সমাধানকৃত উদাহরণ: D ফ্লিপ-ফ্লপে mod-6 কাউন্টার ✍️:

১. FF = $\lceil \log_2 6 \rceil$ = **৩টি** (Q2 Q1 Q0)
২. স্টেট টেবিল 0 → … → 5 → 0; 110, 111 অব্যবহৃত = X
৩. এক্সাইটেশন: D-তে **D = Q^+**
৪. m6, m7-এ X রেখে K-ম্যাপ:
   D0 = **$Q0'$**
   D1 = $Q1Q0' + Q2'Q1'Q0$
   D2 = $Q2Q0' + Q1Q0$
৫. লক-আউট: 110 → 111 → 100 ✓ **সেলফ-স্টার্টিং**

Q2Q1Q0	পরের
000	001
001	010
010	011
011	100
100	101
101	000
11X	XXX



ড্যাশ = অব্যবহৃত, দুটিই চক্রে ফেরে

JK বা T FF হলে ধাপ একই; শুধু ধাপ ③-এ JK/T-এর এক্সাইটেশন টেবিল লাগে (বাইনারি আপ কাউন্টারে $J_k = K_k = Q0 \cdot Q1 \cdots Q_{k-1}$)।


পরীক্ষার ফাঁদ: **লক-আউট (Lock-out)**: অব্যবহৃত অবস্থায় চালু হয়ে কাউন্টার আর মূল চক্রে ফেরে না। প্রতিটি অব্যবহৃত অবস্থা যাচাই করো; নিজের মধ্যে ঘুরলে X বদলে ফেরত আনো (সেলফ-কারেক্টিং)।

১৫ স্টেট ডায়াগ্রাম: মিলি বনাম মুর


সংজ্ঞা: **ফাইনাইট স্টেট মেশিন (FSM)** = অবস্থা + ইনপুট + আউটপুট + পরের-অবস্থার লজিক + আউটপুট লজিক। **স্টেট ডায়াগ্রামে** অবস্থা বৃত্ত, ট্রানজিশন তীর; **স্টেট টেবিলে** বর্তমান অবস্থা, ইনপুট → পরের অবস্থা, আউটপুট। k টি অবস্থায় লাগে $\lceil \log_2 k \rceil$ টি FF (বাইনারি কোড)।

	মিলি (Mealy)	মুর (Moore)
আউটপুট নির্ভর করে	**বর্তমান অবস্থা + ইনপুট**	**শুধু বর্তমান অবস্থা**
আউটপুট লেখা হয়	তীরের ওপর: **x/z**	বৃত্তের ভেতর: **S/z**
অবস্থার সংখ্যা	কম	সাধারণত বেশি (প্রায়ই একটি বেশি)
সাড়া	একই সাইকেলে; ইনপুটের সাথে গ্লিচ হতে পারে	এক ক্লক পরে; গ্লিচমুক্ত

101 সিকোয়েন্স ডিটেক্টর (ওভারল্যাপিং): মিলি ও মুর



মিলি: ৩টি অবস্থা (S1 = "1", S2 = "10")



মুর: ৪টি অবস্থা, আউটপুট বৃত্তের ভেতরে

সমাধানকৃত ডিজাইন (মিলি, D ফ্লিপ-ফ্লপ) ✍️: S0 = 00, S1 = 01, S2 = 10 (Q1Q0); 11 অব্যবহৃত = X।

Q1Q0	x	$Q1^+Q0^+$	z
00	0 / 1	00 / 01	0 / 0
01	0 / 1	10 / 01	0 / 0
10	0 / 1	00 / 01	0 / **1**

K-ম্যাপ (11 = X): $\mathbf{D1 = x'Q0 \cdot D0 = x \cdot z = xQ1}$

ট্রেস: x = 0 1 0 1 0 1 1 0 1 → z = 0 0 0 1 0 1 0 0 1

স্টেট রিডাকশন: প্রতিটি ইনপুটে একই আউটপুট দিলে এবং একই (বা সমতুল্য) পরের অবস্থায় গেলে দুটি অবস্থা **সমতুল্য**; এদের একটি করে দাও (রো-ম্যাচিং, ইমপ্লিকেশন চার্ট)। কম অবস্থা → কম FF ও গেট।

স্টেট অ্যাসাইনমেন্ট: বাইনারি (সবচেয়ে কম FF), গ্রে (পাশাপাশি অবস্থায় ১ বিট তফাত: সরল লজিক, অ্যাসিঙ্ক ডিজাইনে রেসমুক্ত), **ওয়ান-হট** (k টি FF, একটিতে 1; দ্রুত, FPGA-তে চলে)। ওপরের মুর ডিটেক্টরে S3 = 11 হলে z = Q1Q0।

পরীক্ষার ফাঁদ: **ওভারল্যাপিং** 101 ডিটেক্টরে 101-এর শেষ 1 পরের মিলের শুরু (S2 –1→ S1)। নন-ওভারল্যাপিং হলে S0-তে ফেরে। "আউটপুট শুধু অবস্থার ওপর নির্ভরশীল" = **মুর**।

পরীক্ষার আগের রাতের পাতা

তথ্য-তালিকা:

SR: $Q^+ = S + R'Q$ ($SR = 0$)

JK: $Q^+ = JQ' + K'Q$

D: $Q^+ = D$ · T: $Q^+ = T \oplus Q$

NOR ল্যাচে নিষিদ্ধ 11 · NAND-এ 00

JK এক্সাইটেশন: 0→1 = 1X, 1→0 = X1

JK → T: $J = K = T$ · D → T: $D = T \oplus Q$

রেস-অ্যারাউন্ড: $J = K = 1$, $t_p > t_{pd}$

$f_{max} = 1/(t_{pd} + t_{comb} + t_{su})$

রিপল $f_{max} = 1/(n \cdot t_{pd})$

n FF: বাইনারি 2^n · রিং n · জনসন 2n

mod-N: $[\log_2 N]$ টি FF, আউটপুট f/N

74194: 00 হোল্ড 01 SR 10 SL 11 লোড

মিলি: f(অবস্থা, ইনপুট) · মুর: f(অবস্থা)

k অবস্থা → $[\log_2 k]$ FF (ওয়ান-হট: k)

MCQ-র জন্য সেরা ১২টি এক-লাইনের তথ্য

১. ফ্লিপ-ফ্লপ = বাইস্টেবল মাল্টিভাইব্রেটর, ১ বিট

২. মৌলিক ল্যাচ = ২টি ক্রস-কাপলড NOR/NAND

৩. D FF-এ অবৈধ অবস্থা নেই; D ল্যাচ স্বচ্ছ

৪. J = K = 1 হলে JK টগল করে

৫. T = 1 হলে T FF ফ্রিকোয়েন্সি ২ দিয়ে ভাগ করে

৬. মাস্টার-স্লেভ রেস-অ্যারাউন্ড দূর করে

৭. ডিকেড কাউন্টারে ৪টি FF লাগে

৮. ৪-বিট রিপল: 16 kHz ইন → 1 kHz আউট

৯. 7490 ডিকেড · 7493 ৪-বিট · 74163 সিঙ্ক


১০. ৪-বিট জনসন = mod-8, রিং = mod-4

১১. SISO: n বিট লোডে n ক্লক

১২. মুরের অবস্থা ≥ মিলির অবস্থা

প্রধান ফাঁদ: NAND ল্যাচে হোল্ড = 11, অবৈধ = 00 · বৈশিষ্ট্যসূচক ≠ এক্সাইটেশন · রেস-অ্যারাউন্ড শুধু **লেভেল**-ট্রিগারড JK-তে · রিপল কাউন্টার = অ্যাসিঙ্ক্রোনাস কাউন্টার · mod-N গোনে N − 1 পর্যন্ত · জনসন ফেরত দেয় $\bar{Q}$, রিং দেয় Q · সেটআপ এজের **আগে**, হোল্ড **পরে**

সব কৌশল একসাথে: সিকোয়েনশিয়াল = মনে রাখে · NOR দুটি 1 সহ্য করে না, NAND দুটি 0 · ▷ = এজ, বাবল ▷ = ফলিং · D কলাম = Q^+, T কলাম = পরিবর্তন · JK: Q = 0 → J ঠিক করে, Q = 1 → K · D চায় Q^+, T চায় পরিবর্তন · রিং n, জনসন 2n · শিফট লেফট × 2



✓ অনুশীলন MCQ (পরীক্ষার ধাঁচে, ১০ নম্বর)

১. ফ্লিপ-ফ্লপের স্থিতিশীল অবস্থা কয়টি?

ক) 0 খ) 1

গ) 2 ঘ) 3

২. JK ফ্লিপ-ফ্লপের বৈশিষ্ট্যসূচক সমীকরণ:

ক) $JQ + KQ'$ খ) $JQ' + K'Q$

গ) $J + K'Q$ ঘ) $J \oplus Q$

৩. ৪-বিট জনসন কাউন্টারের অবস্থা কয়টি?

ক) 4 খ) 16

গ) 6 ঘ) 8

৪. NAND ($\bar{S}\bar{R}$) ল্যাচের অবৈধ ইনপুট:

ক) $\bar{S} = \bar{R} = 0$ খ) $\bar{S} = \bar{R} = 1$

গ) $\bar{S} = 0, \bar{R} = 1$ ঘ) $\bar{S} = 1, \bar{R} = 0$

৫. রেস-অ্যারাউন্ড ($J = K = 1$) ঘটে:

ক) D ফ্লিপ-ফ্লপে খ) এজ-ট্রিগারড T-তে

গ) লেভেল-ট্রিগারড JK-তে ঘ) SR ল্যাচে

৬. mod-12 কাউন্টারে ন্যূনতম ফ্লিপ-ফ্লপ:

ক) 3 খ) 12

গ) 6 ঘ) 4

৭. 74194-এ S1 S0 = 11 মানে:

ক) প্যারালাল লোড খ) শিফট রাইট

গ) শিফট লেফট ঘ) হোল্ড

৮. মুর মেশিনে আউটপুট নির্ভর করে:

ক) শুধু ইনপুটে খ) অবস্থা + ইনপুটে

গ) শুধু অবস্থায় ঘ) শুধু ক্লকে

৯. ৩-বিট রিপল, প্রতি FF-এ $t_{pd} = 20$ ns: $f_{max} \approx$

ক) 50 MHz খ) 16.7 MHz

গ) 25 MHz ঘ) 60 MHz

১০. Q: 0 → 1-এর জন্য JK এক্সাইটেশন:

ক) J = 1, K = X খ) J = X, K = 1

গ) J = 0, K = X ঘ) J = X, K = 0

উত্তরমালা → ১-গ · ২-খ · ৩-ঘ · ৪-ক · ৫-গ · ৬-ঘ · ৭-ক · ৮-গ · ৯-খ · ১০-ক

লিখিত প্রশ্ন: JK ফ্লিপ-ফ্লপ দিয়ে একটি ৩-বিট সিঙ্ক্রোনাস বাইনারি আপ কাউন্টার ডিজাইন করো। স্টেট টেবিল, এক্সাইটেশন টেবিল ও J, K সমীকরণ দাও এবং সার্কিট আঁকো। ৮ নম্বর

১. ৩টি FF ($2^3 = 8$ অবস্থা); স্টেট টেবিল 000 → 001 → … → 111 → 000 ১

২. প্রতিটি বিটের Q → Q^+ লিখে JK এক্সাইটেশন টেবিল থেকে J, K বসাও (0→0: 0X, 0→1: 1X, 1→0: X1, 1→1: X0) ২

৩. K-ম্যাপ: **J0 = K0 = 1 · J1 = K1 = Q0 · J2 = K2 = Q0Q1** (নিচের সব বিট 1 হলে বিট k টগল করে) ৩

৪. সার্কিট: ৩টি FF-এ সাধারণ CLK, FF0-এর J, K = 1, Q0Q1-এর জন্য একটি ২-ইনপুট AND; $f_{max} = 1/(t_{pd} + t_{AND} + t_{su})$ ২

পরীক্ষার আগে যাচাই ✓

- ✓ NOR ও NAND ল্যাচ সারণিসহ আঁকতে পারি
- ✓ ৪টি বৈশিষ্ট্যসূচক + ৪টি এক্সাইটেশন সারণি জানি
- ✓ বাইনারি, রিং, জনসনের অবস্থা গুনতে পারি
- ✓ কাউন্টার ও 101 ডিটেক্টর ডিজাইন করতে পারি

লিখিতের জন্য আরও অনুশীলন:

① JK → D ও D → JK রূপান্তর

② mod-5 সিঙ্ক্রোনাস কাউন্টার (JK)

③ ডিকোডিংসহ ৩-বিট জনসন কাউন্টার

④ 110-এর মুর ডিটেক্টর