
# লজিক গেট (Logic Gate)

**সত্যক সারণি · সর্বজনীন গেট · ডি মরগান · IC: ১০ পাতায় পরীক্ষার পূর্ণ প্রস্তুতি**




↑ পুরো টপিক এক পাতায়: লাল = বেশি আসে, সবুজ = প্রয়োগ

## সিলেবাসের যে অংশ

"Digital logic: Boolean algebra, **De Morgan's Theorems**, **logic gates and their truth tables**, canonical forms, combinational logic circuits, minimization techniques"। এই নোটে গেট অংশ বিস্তারিত, সাথে ক্যানোনিকাল ফর্মে যাওয়ার সেতু; K-ম্যাপ আছে বুলিয়ান অ্যালজেবরা লেসনে।

**হাই-ইল্ড তালিকা**

① ২-ইনপুট সত্যক সারণি
② ন্যূনতম NAND/NOR সংখ্যা
③ ডি মরগান ও বাবল
④ XOR = বিজোড় প্যারিটি
⑤ 7400/02/04/08/32/86
⑥ পজিটিভ বনাম নেগেটিভ লজিক

**সংকেত:** **হলুদ** = মূল শব্দ · **লাল বৃত্ত** = মুখস্থ রাখার তথ্য · **বেগুনি বক্স** = মনে রাখার কৌশল · **লাল বক্স** = পরীক্ষার ফাঁদ · **সবুজ** = সমাধানকৃত উদাহরণ

## সূচিপত্র


✓ মূল ধারণা ও লজিক লেভেল ..... পৃ. ২
✓ AND, OR, NOT ..... পৃ. ৩
✓ NAND, NOR, XOR, XNOR ..... পৃ. ৪
✓ সর্বজনীন গেট ও গেট-সংখ্যা ..... পৃ. ৫
✓ ডি মরগান ও বাবল পুশিং ..... পৃ. ৬
✓ রাশিমালা → সার্কিট (SOP/POS) ... পৃ. ৭
✓ IC, লজিক ফ্যামিলি, প্রয়োগ ..... পৃ. ৮
✓ পরীক্ষার আগের রাতের পাতা ..... পৃ. ৯
✓ অনুশীলন MCQ + লিখিত ..... পৃ. ১০

## ১ লজিক গেট কী?

**সংজ্ঞা:** লজিক গেট হলো এমন একটি ইলেকট্রনিক সার্কিট, যা এক বা একাধিক **বাইনারি ইনপুট** নিয়ে একটি নির্দিষ্ট **বুলিয়ান ফাংশন** অনুযায়ী একটি বাইনারি আউটপুট দেয়। ALU, মেমরি, CPU কন্ট্রোল: সব ডিজিটাল সিস্টেমের মূল একক এই গেট।

| বুলিয়ান অপারেশন | চিহ্ন | গেট | আউটপুট 1 হয় যখন ... |
|---|---|---|---|
| যৌক্তিক গুণ | A·B | AND | সব ইনপুট 1 |
| যৌক্তিক যোগ | A+B | OR | অন্তত একটি ইনপুট 1 |
| পূরক (complement) | A′ | NOT | ইনপুট 0 |

> গেট = ট্রানজিস্টরে তৈরি বুলিয়ান অপারেটর

**গণনার নিয়ম:**
n টি ইনপুট → সত্যক সারণিতে $2^n$ টি সারি
n টি চলক → $2^{(2^n)}$ টি ভিন্ন বুলিয়ান ফাংশন
(n = 2 → ৪টি সারি, **১৬টি** ফাংশন)


**মনে রাখার কৌশল:** ইনপুট কলাম বাইনারিতে গুনে লেখো: 00, 01, 10, 11। কোনো সারি বাদ পড়বে না।

## ২ লজিক লেভেল: পজিটিভ বনাম নেগেটিভ লজিক

গেট আসলে 0 বা 1 "দেখে" না; দেখে **ভোল্টেজের পরিসর**।

- **পজিটিভ লজিক**: HIGH = 1, LOW = 0 (সাধারণ নিয়ম)
- **নেগেটিভ লজিক**: HIGH = 0, LOW = 1

একই সার্কিট, ভিন্ন লেবেল → ভিন্ন ফাংশন।




TTL ইনপুট সীমা

| TTL (5 V) লেভেল | ইনপুট | আউটপুট |
|---|---|---|
| LOW (0) | $V_{IL} \le$ **0.8 V** | $V_{OL} \le$ 0.4 V |
| HIGH (1) | $V_{IH} \ge$ **2.0 V** | $V_{OH} \ge$ 2.4 V |

নয়েজ মার্জিন (noise margin) = 2.4 − 2.0 = 0.8 − 0.4 = **0.4 V**। CMOS-এর সীমা সাপ্লাই ভোল্টেজের সাথে বদলায় (মোটামুটি $V_{DD}$-এর ৩০% / ৭০%)।


**পরীক্ষার ফাঁদ:** পজিটিভ লজিকের **AND** গেট নেগেটিভ লজিকে **OR** হিসেবে কাজ করে; পজিটিভ **NAND** = নেগেটিভ **NOR** (ছদ্মবেশে ডি মরগান)।

# ৩ মৌলিক গেট (Basic Gate): AND, OR, NOT

## AND: সব ইনপুট 1 হলেই কেবল আউটপুট 1 · Y = A·B





| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |




সিরিজে দুটি সুইচ

## OR: সব ইনপুট 0 হলেই কেবল আউটপুট 0 · Y = A + B




| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |



প্যারালালে দুটি সুইচ

## NOT (ইনভার্টার): আউটপুট = ইনপুটের পূরক · Y = A′




| A | Y |
|---|---|
| 0 | 1 |
| 1 | 0 |

একমাত্র **এক-ইনপুটের** গেট। যেকোনো প্রতীকে ছোট বৃত্ত (বাবল) ○ মানে NOT। পরপর দুটি NOT একে অপরকে বাতিল করে: (A′)′ = A।

## বহু-ইনপুট গেট

- n-ইনপুট AND: শুধু 11…1 হলে 1 ($2^n$ টি সারির একটি)
- n-ইনপুট OR: শুধু 00…0 হলে 0
- AND ও OR সহযোজী (associative): (A·B)·C = A·(B·C), তাই ২-ইনপুট গেট **পরপর জোড়া** যায়

**গেটিং (enable / inhibit):**

AND: কন্ট্রোল 1 → ডেটা **পার হয়**, 0 → আউটপুট 0

OR: কন্ট্রোল 0 → ডেটা পার হয়, 1 → আউটপুট 1

XOR: কন্ট্রোল 1 → ডেটা **উল্টে যায়**

**মনে রাখার কৌশল:** AND = **"সবাই"**, OR = **"যেকেউ"**। AND একটি 0 পেলেই আউটপুট 0 করে দেয়; OR একটি 1 পেলেই আউটপুট 1।

## 8 NAND, NOR, XOR, XNOR

**NAND = NOT + AND:**




Y = (AB)′ · **শুধু** সব ইনপুট 1 হলে আউটপুট 0

**NOR = NOT + OR:**




Y = (A+B)′ · **শুধু** সব ইনপুট 0 হলে আউটপুট 1

**XOR (এক্সক্লুসিভ-OR):**




A⊕B = **A′B + AB′** · ইনপুট **ভিন্ন** হলে 1

**XNOR (সমতা গেট):**




A⊙B = **AB + A′B′** · ইনপুট **সমান** হলে 1

### সব ২-ইনপুট গেটের সত্যক সারণি (truth table)

| A | B | AND | OR | NAND | NOR | XOR | XNOR |
|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |

**XOR-এর ধর্ম:**

A ⊕ 0 = A (অপরিবর্তিত) — A ⊕ 1 = **A′** (উল্টে যায়)

A ⊕ A = 0 — A ⊕ A′ = 1

বিনিময় ও সহযোজী নিয়ম মেনে চলে — (A ⊕ B)′ = A′ ⊕ B = A ⊕ B′

n-ইনপুট XOR = 1 যখন 1-এর সংখ্যা **বিজোড়** → **বিজোড় প্যারিটি ফাংশন**; ব্যবহার: প্যারিটি জেনারেটর/চেকার, তুলনাকারী (comparator), অ্যাডার, নিয়ন্ত্রিত ইনভার্টার।


**পরীক্ষার ফাঁদ:** NAND ও NOR **সহযোজী নয়**: (A NAND B) NAND C ≠ A NAND (B NAND C)। ৩-ইনপুট NAND মানে (ABC)′, দুটি ২-ইনপুট NAND পরপর বসানো নয়।

**মনে রাখার কৌশল:** নামের শুরুতে "N" = আউটপুটে বাবল = সেই গেটের কলাম উল্টে দাও। XOR = "**ভিন্ন** হলে 1", XNOR = "**একই** হলে 1"।


## ৫ সর্বজনীন গেট (Universal Gate): NAND ও NOR

**সংজ্ঞা:** যে গেট দিয়ে একাই NOT, AND ও OR (অর্থাৎ **যেকোনো** বুলিয়ান ফাংশন) তৈরি করা যায়, তাকে **সর্বজনীন গেট** বলে। **NAND** ও **NOR** সর্বজনীন; AND, OR, XOR সর্বজনীন নয়।

### শুধু NAND দিয়ে




NOT (১টি) AND (২টি)




OR (৩টি)


দুই ইনপুট জুড়ে দিলে: NAND(A, A) = A′

**শুধু NOR দিয়ে** (আয়নার প্রতিচ্ছবি): NOR(A, A) = A′ (১টি) · NOR-এর পর NOR-ইনভার্টার = **OR** (২টি) · দুই ইনপুট উল্টে তারপর NOR: (A′ + B′)′ = **AND** (৩টি)।

| ফাংশন | NOT | AND | OR | XOR | XNOR |
|---|---|---|---|---|---|
| ন্যূনতম ২-ইনপুট **NAND** | 1 | 2 | 3 | **4** | 5 |
| ন্যূনতম ২-ইনপুট **NOR** | 1 | 3 | 2 | 5 | **4** |

### ৪টি NAND দিয়ে XOR (ন্যূনতম)

NAND আর NOR-এ AND/OR ও XOR/XNOR-এর সংখ্যা অদলবদল হয় (দ্বৈততা)




① P = (AB)′ = A′ + B′

② Q = (A·P)′ = (A(A′+B′))′ = (AB′)′

③ R = (B·P)′ = (A′B)′

④ Y = (Q·R)′ = AB′ + A′B = **A ⊕ B**

**পরীক্ষার ফাঁদ:** অনেক বইয়ে XOR আঁকা হয় **৫টি NAND** বা **৬টি NOR** দিয়ে (ইনভার্টার + SOP)। সার্কিট ঠিক, কিন্তু ন্যূনতম নয়। MCQ-তে চাওয়া হয় **ন্যূনতম: ৪টি NAND, ৫টি NOR**।

## ৬ ডি মরগানের উপপাদ্য (De Morgan's Theorems)


**দুটি সূত্র:** $(A \cdot B)' = A' + B'$ $\quad (A + B)' = A' \cdot B'$

n চলকের জন্য: $(A{\cdot}B{\cdot}C\ldots)' = A' + B' + C' + \ldots \;\cdot\; (A + B + C + \ldots)' = A'{\cdot}B'{\cdot}C'\ldots$

### সত্যক সারণি দিয়ে প্রমাণ

| A | B | (AB)′ | A′+B′ | (A+B)′ | A′B′ |
|---|---|---|---|---|---|
| 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 |

### সমতুল্য প্রতীক




**মনে রাখার কৌশল:** "**দাগ ভাঙো, চিহ্ন বদলাও**"। প্রতীকে **বাবল পুশিং:** আউটপুটের বাবল সব ইনপুটে সরাও (বা উল্টোটা), আর AND ↔ OR বদলাও।

### সমাধানকৃত উদাহরণ (লিখিত উত্তরের ধাঁচে)

**প্রশ্ন:** $F = (A + B)' + (A' + B')'$ সরল করো এবং এটি কোন গেটের সমান তা লেখো। **৪ নম্বর**

১. প্রতিটি পদে ডি মরগান: $(A + B)' = A'B'$ এবং $(A' + B')' = A''B'' = AB$

২. অতএব $F = A'B' + AB$

৩. $A = B$ হলে $F = 1 \rightarrow F = \mathbf{A \odot B}$ **(XNOR)**

৪. ২টি NOR + ২টি NOT + ১টি OR-এর বদলে একটি XNOR → **কম গেট, কম বিলম্ব**

## ৭ দ্বৈততার নীতি (Duality Principle)

**নিয়ম:** যেকোনো বুলিয়ান অভেদে **+** ↔ **·** এবং **0** ↔ **1** বদলালে অভেদটি সত্যই থাকে (চলকগুলোর পূরক নেওয়া হয় **না**)।

| অভেদ | এর দ্বৈত (dual) |
|---|---|
| $A + 0 = A$ | $A \cdot 1 = A$ |
| $A + A' = 1$ | $A \cdot A' = 0$ |
| $A(B + C) = AB + AC$ | $A + BC = (A + B)(A + C)$ |

**পরীক্ষার ফাঁদ:** দ্বৈত আর পূরক এক জিনিস **নয়**। পূরকে প্রতিটি চলকও উল্টে যায় ($A \rightarrow A'$); দ্বৈতে যায় না।

## ৮ সত্যক সারণি থেকে গেট সার্কিট

**মিনটার্ম (m):** সব চলক থাকা AND-পদ, ঠিক একটি সারিতে 1। SOP = মিনটার্মের OR = **Σm**

**ম্যাক্সটার্ম (M):** সব চলক থাকা OR-পদ, ঠিক একটি সারিতে 0। POS = ম্যাক্সটার্মের AND = **ΠM**

১. সত্যক সারণি লেখো ($2^n$ টি সারি)
২. F = 1 এমন সারি → মিনটার্ম (SOP)
৩. সরল করো (বুলিয়ান সূত্র বা K-ম্যাপ)
৪. AND-OR (বা NAND-NAND) আঁকো
৫. প্রতিটি সারি আবার যাচাই করো

### সমাধানকৃত উদাহরণ: ৩-ইনপুট সংখ্যাগরিষ্ঠতা (majority) সার্কিট

A, B, C-এর **অন্তত দুটি** 1 হলে F = 1 (যেমন ৩ জনের মধ্যে ২ জনের অনুমোদন)।

| # | A | B | C | F |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 1 | 0 | 0 | 0 |
| 5 | 1 | 0 | 1 | 1 |
| 6 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | 1 |


ক্যানোনিকাল SOP: $F = \Sigma m(3, 5, 6, 7) = A'BC + AB'C + ABC' + ABC$

ক্যানোনিকাল POS: $F = \Pi M(0, 1, 2, 4)$

সরলীকরণ (ABC দুবার যোগ করে, $A + A' = 1$):

**F = AB + BC + CA**

POS রূপে = (A + B)(B + C)(C + A)




NAND-NAND: ৩টি ২-ইনপুট + ১টি ৩-ইনপুট NAND

**দুই-স্তর নিয়ম:**

SOP (AND-OR) → সব গেটের বদলে **NAND** = **NAND-NAND**

POS (OR-AND) → সব গেটের বদলে **NOR** = **NOR-NOR**


কারণ: ডি মরগানে $F = ((AB)'(BC)'(CA)')' = AB + BC + CA$

লিটারেল কম → গেট কম। নিয়মমাফিক সরলীকরণ (K-ম্যাপ, don't-care) → **বুলিয়ান অ্যালজেবরা** লেসন দেখো।

**পরীক্ষার ফাঁদ:** মিনটার্মের তালিকা আর ম্যাক্সটার্মের তালিকা পরস্পরের **পূরক**: দুটো মিলে সব $2^n$ সারি-নম্বর ঢেকে দেয় (এখানে {3,5,6,7} ∪ {0,1,2,4})।

## ৯ গেট IC (74xx TTL ফ্যামিলি)

| IC | ভেতরে যা আছে |
|---|---|
| **7400** | ৪টি ২-ইনপুট NAND (quad) |
| 7402 | ৪টি ২-ইনপুট NOR |
| **7404** | ৬টি NOT (hex inverter) |
| 7408 | ৪টি ২-ইনপুট AND |
| 7432 | ৪টি ২-ইনপুট OR |
| 7486 | ৪টি ২-ইনপুট XOR |
| 74266 | ৪টি ২-ইনপুট XNOR (ওপেন কালেক্টর) |




খাঁজ উপরে, পিন ১ বাঁয়ে উপরে, ঘড়ির কাঁটার বিপরীতে গোনো

"Quad" = ৪টি গেট, "hex" = ৬টি গেট। সাধারণ ১৪-পিন DIP-এ **$V_{CC}$ = পিন 14, GND = পিন 7**।

## ১০ লজিক ফ্যামিলি ও গেটের প্যারামিটার

| | TTL (74xx) | CMOS (4000 / 74HC) |
|---|---|---|
| উপাদান | বাইপোলার ট্রানজিস্টর | MOSFET (n + p জোড়া) |
| সাপ্লাই | 5 V ± 5% | 3–15 V (4000), 2–6 V (74HC) |
| স্থির অবস্থার শক্তি | বেশি (প্রতি গেটে mW) | **খুব কম** → CPU, মোবাইলে ব্যবহৃত |
| ফ্যান-আউট | প্রায় ১০ (স্ট্যান্ডার্ড TTL) | অনেক বেশি (ইনপুট প্রায় কারেন্ট নেয় না) |

- **ফ্যান-ইন** = গেটের ইনপুট সংখ্যা · **ফ্যান-আউট** = একটি আউটপুট কতগুলো গেট-ইনপুট চালাতে পারে
- **প্রোপাগেশন ডিলে** = ইনপুট থেকে আউটপুট পৌঁছাতে সময় (স্ট্যান্ডার্ড TTL-এ প্রায় ১০ ns) → ক্লক গতির সীমা
- **নয়েজ মার্জিন** = একটি লেভেল কতটা নয়েজ সহ্য করে (TTL: 0.4 V)
- ইন্টিগ্রেশন স্কেল (প্রচলিত হিসাব): **SSI** < ১২টি গেট · **MSI** ১২–৯৯ · **LSI** ১০০–৯,৯৯৯ · **VLSI** ≥ ১০,০০০

## ১১ গেটের প্রয়োগ

**ক্লাসিক সার্কিট:**

হাফ অ্যাডার: S = A ⊕ B, C = AB

A, B, C-এর জোড় প্যারিটি বিট: P = A ⊕ B ⊕ C

সমতা যাচাই (১-বিট comparator): A ⊙ B

**IT সংযোগ: C bitwise:**

12 & 10 = **8** · 12 | 10 = **14** · 12 ^ 10 = **6** · ~12 = -13

মাস্ক: x & 1 → জোড়/বিজোড় · x | mask বিট সেট · x ^ mask বিট উল্টায়

অদলবদল: a ^= b; b ^= a; a ^= b;

**মনে রাখার কৌশল:** 74-এর পরের দুই অঙ্ক = গেট কোড: **00** NAND, **02** NOR, **04** NOT, **08** AND, **32** OR, **86** XOR। "শূন্য-শূন্য মানেই সর্বজনীন NAND"।

# পরীক্ষার আগের রাতের পাতা

**তথ্য-তালিকা:**

AND: $A \cdot B$ · OR: $A+B$ · NOT: $A'$

NAND: $(AB)'$ · NOR: $(A+B)'$

XOR: $A'B + AB'$ (ভিন্ন → 1)

XNOR: $AB + A'B'$ (সমান → 1)

$(AB)' = A'+B'$ · $(A+B)' = A'B'$

$A \oplus 0 = A$ · $A \oplus 1 = A'$ · $A \oplus A = 0$

n ইনপুট → $2^n$ সারি · $2^{(2^n)}$ ফাংশন

সর্বজনীন: শুধু NAND, NOR

NAND: NOT 1, AND 2, OR 3, XOR 4

NOR: NOT 1, OR 2, AND 3, XNOR 4

SOP → NAND-NAND · POS → NOR-NOR

TTL: $V_{IL} \le 0.8$ V, $V_{IH} \ge 2$ V, NM 0.4 V

7400 NAND · 7402 NOR · 7404 NOT

7408 AND · 7432 OR · 7486 XOR

## MCQ-র জন্য সেরা ১২টি এক-লাইনের তথ্য

১. মৌলিক গেট: AND, OR, NOT

২. সর্বজনীন গেট: NAND, NOR

৩. একমাত্র এক-ইনপুটের গেট: NOT

৪. সব ইনপুট 0 → আউটপুট 1: NAND, NOR, XNOR

৫. সব ইনপুট 1 → আউটপুট 0: NAND, NOR, XOR

৬. XOR-এর আরেক নাম "অসমতা" গেট

৭. XNOR = "সমতা / equivalence" গেট

৮. NAND(A, A) = NOR(A, A) = $A'$

৯. XOR-এ ন্যূনতম NAND = ৪টি


১০. পজিটিভ AND = নেগেটিভ OR

১১. হাফ অ্যাডারে যোগফল = XOR, ক্যারি = AND

১২. 7404 = hex inverter (৬টি NOT)

**প্রধান ফাঁদ:** OR-এর আউটপুট 0 **শুধু** সব ইনপুট 0 হলে · NAND/NOR সহযোজী নয় · দ্বৈত =/ পূরক · XOR, XNOR, AND, OR সর্বজনীন **নয়** · বইয়ের ৫-NAND XOR ন্যূনতম নয়

**সব কৌশল একসাথে:** AND = সবাই, OR = যেকেউ · "N" = বাবল = কলাম উল্টাও · দাগ ভাঙো, চিহ্ন বদলাও · বাবল পুশিং-এ AND ↔ OR · XOR = ভিন্ন, XNOR = একই · 7400 = সর্বজনীন NAND




পরীক্ষার আগে ৭টি প্রতীক মুখস্থ থেকে আঁকো

**লিখিত পরীক্ষার টিপস:** গেটের প্রশ্নে **প্রতীক + সত্যক সারণি + বুলিয়ান রাশিমালা** তিনটিই লেখো; সার্কিটে প্রতিটি গেটের আউটপুট লেবেল করো (P, Q, R ...) এবং শেষে একটি সারি দিয়ে যাচাই দেখাও।

## ✓ অনুশীলন MCQ (পরীক্ষার ধাঁচে, ১০ নম্বর)

**১.** কোন গেটের আউটপুট শুধু সব ইনপুট 0 হলে 1 হয়?
ক) NAND খ) NOR
গ) XOR ঘ) OR

**২.** XOR তৈরিতে ন্যূনতম কয়টি ২-ইনপুট NAND লাগে?
ক) 3 খ) 5
গ) 4 ঘ) 6

**৩.** $A \oplus 1 = ?$
ক) A খ) 1
গ) 0 ঘ) $A'$

**৪.** 8-ইনপুট গেটের সত্যক সারণিতে সারি কয়টি?
ক) 8 খ) 16
গ) 4 ঘ) 32

**৫.** IC 7404-এ থাকে:
ক) ৬টি ইনভার্টার খ) ৪টি NAND
গ) ৪টি NOR ঘ) ৪টি XOR

**৬.** পজিটিভ লজিকের AND গেট নেগেটিভ লজিকে কাজ করে:
ক) NAND খ) NOR
গ) OR ঘ) AND

**৭.** $(A + B)' = ?$
ক) $A'B'$ খ) $A' + B'$
গ) AB ঘ) $(AB)'$

**৮.** ২ চলকের ভিন্ন বুলিয়ান ফাংশন কয়টি?
ক) 4 খ) 8
গ) 2 ঘ) 16

**৯.** AND গেট বানাতে ন্যূনতম কয়টি ২-ইনপুট NOR লাগে?
ক) 2 খ) 3
গ) 1 ঘ) 4

**১০.** C-তে 12 ^ 10-এর মান:
ক) 6 খ) 8
গ) 14 ঘ) 2

উত্তরমালা → ১-খ · ২-গ · ৩-ঘ · ৪-খ · ৫-ক · ৬-গ · ৭-ক · ৮-ঘ · ৯-খ · ১০-ক

**লিখিত প্রশ্ন:** শুধু NAND গেট ব্যবহার করে ন্যূনতম সংখ্যক গেটে একটি ২-ইনপুট XOR গেট তৈরি করো। সার্কিট আঁকো এবং বীজগাণিতিকভাবে প্রমাণ করো। ৮ নম্বর

১ **সার্কিট:** G1 = NAND(A, B) → P; G2 = NAND(A, P) → Q; G3 = NAND(B, P) → R; G4 = NAND(Q, R) → Y (চিত্র: পৃ. ৫)। ২

২ $P = (AB)' = A' + B'$ (ডি মরগান); $Q = (A(A' + B'))' = (AA' + AB')' = (AB')'$; $R = (A'B)'$ ৩

৩ $Y = (Q \cdot R)' = Q' + R' = \mathbf{AB' + A'B = A \oplus B}$ ✓ (ডি মরগান + দ্বৈত পূরক) ২

৪ যাচাই: AB = 00 → P = 1, Q = 1, R = 1, Y = 0 ✓; AB = 10 → P = 1, Q = 0, Y = 1 ✓। **৪টি গেটই ন্যূনতম।** ১

### পরীক্ষার আগে যাচাই ✓

- ✓ ৭টি প্রতীক ও সত্যক সারণি আঁকতে পারি
- ✓ NAND ও NOR দিয়ে NOT/AND/OR বানাতে পারি
- ✓ ন্যূনতম গেট-সংখ্যা জানি (XOR-এ ৪টি NAND)
- ✓ ডি মরগান ও বাবল পুশিং প্রয়োগ করতে পারি
- ✓ 7400 ... 7486 ও $V_{CC}$/GND পিন জানি

**লিখিতের জন্য আরও অনুশীলন:**
① ৪টি NOR দিয়ে XNOR
② শুধু NAND দিয়ে majority সার্কিট
③ সত্যক সারণিতে ডি মরগান প্রমাণ
④ 8 বিটের জোড় প্যারিটি জেনারেটর