



Министерство науки и высшего образования Российской Федерации  
Федеральное государственное бюджетное образовательное учреждение  
высшего образования  
«Московский государственный технический университет  
имени Н.Э. Баумана  
(национальный исследовательский университет)»  
(МГТУ им. Н.Э. Баумана)

---

ФАКУЛЬТЕТ «Информатика и системы управления»

КАФЕДРА «Программное обеспечение ЭВМ и информационные технологии»

---

## Отчёт

### по лабораторной работе №2

Название «Изучение принципов работы микропроцессорного ядра RISC-V»

Дисциплина «Архитектура ЭВМ»

Вариант 3

Студент ИУ7-55Б

\_\_\_\_\_  
(подпись, дата)

Клименко А.К.  
(Фамилия И.О.)

Преподаватель

\_\_\_\_\_  
(подпись, дата)

Ибрагимов С.В.  
(Фамилия И.О.)

Москва, 2022

## Содержание

Введение . . . . .	3
1 Теоритический раздел . . . . .	4
1.1 Архитектура набора команд RV32I . . . . .	4
1.1.1 Регистровая модель . . . . .	4
1.1.2 Модель памяти . . . . .	4
1.1.3 Система команд . . . . .	4
2 Экспериментальный раздел . . . . .	6
2.1 Исследование программы . . . . .	6
2.1.1 Исходный код программы . . . . .	6
2.1.2 Дизассемблированный листинг . . . . .	7
2.1.3 Псевдокод . . . . .	8
2.1.4 Трасса работы программы . . . . .	12
2.1.5 Выводы об эффективности . . . . .	12
2.2 Оптимизация программы . . . . .	13
2.2.1 Исходный код оптимизированной программы . . . . .	13
2.2.2 Дизассемблированный листинг оптимизированной программы . . . . .	14
2.2.3 Трасса работы оптимизированной программы . . . . .	15
2.2.4 Выводы . . . . .	15
Заключение . . . . .	16

## **Введение**

Основной целью работы является ознакомление с принципами функционирования, построения и особенностями архитектуры суперскалярных конвейерных микропроцессоров. Дополнительной целью работы является знакомство с принципами проектирования и верификации сложных цифровых устройств с использованием языка описания аппаратуры SystemVerilog и ПЛИС.

Для достижения поставленных целей в настоящей лабораторной работе используется синтезируемое описание микропроцессорного ядра Taiga, реализующего систему команд RV32I семейства RISC-V. Данное описание выполнено на языке описания аппаратуры SystemVerilog.

В ходе лабораторной работы используется средство моделирования MentorGraphics Modelsim для моделирования работы исследуемого микропроцессора в процессе выполнения программы и наблюдения формы внутренних сигналов.

Для работы с проектом используется САПР Intel Quartus.

## **1 Теоритический раздел**

RISC-V является открытым современным набором команд, который может использоваться для построения как микроконтроллеров, так и высокопроизводительных микропроцессоров. В связи с такой широкой областью применения в систему команд введена вариативность. Таким образом, термин RISC-V фактически является названием для семейства различных систем команд, которые строятся вокруг базового набора команд, путем внесения в него различных расширений.

В данной работе исследуется набор команд RV32I, который включает в себя основные команды 32-битной целочисленной арифметики кроме умножения и деления. В рамках данного набора команд мы не будем рассматривать системные команды, связанные с таймерами, системными регистрами, управлением привилегиями, прерываниями и исключениями.

### **1.1 Архитектура набора команд RV32I**

В настоящем разделе описывается архитектура набора команд, то есть архитектура абстрактной вычислительной машины с точки зрения набора команд без связи с конкретной аппаратной реализацией.

#### **1.1.1 Регистровая модель**

Набор команд RV32I предполагает использование 32 регистров общего назначения x0-x31 размером в 32 бита каждый и регистр pc, хранящего адрес следующей команды. Все регистры общего назначения равноправны, в любой команде могут использоваться любые из регистров. Регистр pc не может использоваться в командах.

#### **1.1.2 Модель памяти**

Архитектура RV32I предполагает плоское линейное 32-х битное адресное пространство. Минимальной адресуемой единицей информации является 1 байт. Используется порядок байтов от младшего к старшему (Little Endian), то есть, младший байт 32-х битного слова находится по младшему адресу (по смещению 0). Отсутствует разделение на адресные пространства команд, данных и ввода-вывода. Распределение областей памяти между различными устройствами (ОЗУ, ПЗУ, устройства ввода-вывода) определяется реализацией.

#### **1.1.3 Система команд**

Большая часть команд RV32I является трехадресными, выполняющими операции над двумя заданными явно операндами, и сохраняющими результат в регистре. Операндами могут являться регистры или константы, явно заданные в коде команды. Операнды всех команд (кроме команды auipc) задаются явно.

Архитектура RV32I, как и большая часть RISC-архитектур, предполагает разделение команд на команды доступа к памяти (чтение данных из памяти в регистр или запись данных из регистра в память) и команды обработки данных в регистрах.

Таким образом, команды RV32I можно разделить на следующие категории:

- 1) Команды обработки данных
  - а) Арифметические и логические команды
  - б) Команды сравнения
  - в) Команды сдвига
  - г) Команды формирования значения в старшей части регистра
- 2) Команды передачи управления
  - а) Команды безусловного перехода с сохранением адреса возврата
  - б) Команды условного перехода
- 3) Команды доступа к памяти
  - а) Команды загрузки
  - б) Команды сохранения
- 4) Системные команды

## 2 Экспериментальный раздел

### 2.1 Исследование программы

#### 2.1.1 Исходный код программы

```
1      .section .text
2      .globl _start;
3      len = 8      # Размер массива
4      enroll = 1   # Количество обрабатываемых элементов за одну итерацию
5      elem_sz = 4  # Размер одного элемента массива
6
7  _start:
8      la x1, _x
9      addi x20, x1, elem_sz*(len-1) # Адрес последнего элемента
10 lp:
11     lw x2, 0(x1)
12     add x31, x31, x2 \#!
13     addi x1, x1, elem_sz*enroll
14     bne x1, x20, lp
15     addi x31, x31, 1
16 lp2:  j lp2
17
18     .section .data
19 _x:   .4byte 0x1
20     .4byte 0x2
21     .4byte 0x3
22     .4byte 0x4
23     .4byte 0x5
24     .4byte 0x6
25     .4byte 0x7
26     .4byte 0x8
```

## 2.1.2 Дизассемблированный листинг

```
1 Disassembly of section .text:
2
3 80000000 <_start>:
4 80000000:      00000097      auipc   x1,0x0
5 80000004:      02408093      addi    x1,x1,36 # 80000024 <_x>
6 80000008:      01c08a13      addi    x20,x1,28
7
8 8000000c <lp>:
9 8000000c:      0000a103      lw      x2,0(x1)
10 80000010:      002f8fb3      add     x31,x31,x2
11 80000014:      00408093      addi    x1,x1,4
12 80000018:      ff409ae3      bne     x1,x20,8000000c <lp>
13 8000001c:      001f8f93      addi    x31,x31,1
14
15 80000020 <lp2>:
16 80000020:      0000006f      jal     x0,80000020 <lp2>
17
18 Disassembly of section .data:
19
20 80000024 <_x>:
21 80000024:      0001      c.addi  x0,0
22 80000026:      0000      unimp
23 80000028:      0002      0x2
24 8000002a:      0000      unimp
25 8000002c:      00000003      lb      x0,0(x0) # 0 <enroll-0x1>
26 80000030:      0004      c.addi4spn      x9,x2,0
27 80000032:      0000      unimp
28 80000034:      0005      c.addi  x0,1
29 80000036:      0000      unimp
30 80000038:      0006      0x6
31 8000003a:      0000      unimp
32 8000003c:      00000007      0x7
33 80000040:      0008      c.addi4spn      x10,x2,0
```

### 2.1.3 Псевдокод

Листинг 2.1 — Эквивалентный код на С.

```
1  #define len      8
2  #define enroll   1
3  #define elem_sz  4
4
5  int _x[] = { 1, 2, 3, 4, 5, 6, 7, 8 };
6
7  void _start()
8  {
9      int *x1 = &_amp_x;
10     int *x20 = x1 + elem_si * (len - 1);
11     int x31 = 0;
12
13     do
14     {
15         int x2 = *x1;
16         x31 += x2;
17         x1 += elem_sz * enroll;
18     }
19     while (x1 != x20);
20
21     x31++;
22
23     while (1) {}
24 }
```



## Задание 2.

Получить снимок экрана, содержащий временную диаграмму выполнения стадий выборки и диспетчеризации команды с указанным адресом.

Адрес команды: 80000014, номер итерации: 1.




Рисунок 2.1 — Скриншот для задания 2

### Задание 3.

Получить снимок экрана, содержащий временную диаграмму выполнения стадии декодирования и планирования на выполнение команды с указанным адресом.

Адрес команды: 80000020, номер итерации: 1.




Рисунок 2.2 — Скриншот для задания 3

## Задание 4.

Получить снимок экрана, содержащий временную диаграмму выполнения стадии выполнения команды с указанным адресом.

Адрес команды: 80000008.




Рисунок 2.3 — Скриншот для задания 4



## 2.2 Оптимизация программы

### 2.2.1 Исходный код оптимизированной программы

```
1      .section .text
2      .globl _start;
3      len = 8      # Размер массива
4      enroll = 1    # Количество обрабатываемых элементов за одну итерацию
5      elem_sz = 4   # Размер одного элемента массива
6
7  _start:
8      la x1, _x
9      addi x20, x1, elem_sz*(len-1) # Адрес последнего элемента
10 lp:
11     lw x2, 0(x1)
12     addi x1, x1, elem_sz*enroll
13     add x31, x31, x2
14     bne x1, x20, lp
15     addi x31, x31, 1
16 lp2:  j lp2
17
18     .section .data
19 _x:   .4byte 0x1
20     .4byte 0x2
21     .4byte 0x3
22     .4byte 0x4
23     .4byte 0x5
24     .4byte 0x6
25     .4byte 0x7
26     .4byte 0x8
```

## 2.2.2 Дизассемблированный листинг оптимизированной программы

```
1  Disassembly of section .text:
2
3  80000000 <_start>:
4  80000000:      00000097          auipc   x1,0x0
5  80000004:      02408093          addi    x1,x1,36 # 80000024 <_x>
6  80000008:      01c08a13          addi    x20,x1,28
7
8  8000000c <lp>:
9  8000000c:      0000a103          lw      x2,0(x1)
10 80000010:      00408093          addi    x1,x1,4
11 80000014:      002f8fb3          add     x31,x31,x2
12 80000018:      ff409ae3          bne     x1,x20,8000000c <lp>
13 8000001c:      001f8f93          addi    x31,x31,1
14
15 80000020 <lp2>:
16 80000020:      0000006f          jal     x0,80000020 <lp2>
17
18 Disassembly of section .data:
19
20 80000024 <_x>:
21 80000024:      0001          c.addi  x0,0
22 80000026:      0000          unimp
23 80000028:      0002          0x2
24 8000002a:      0000          unimp
25 8000002c:      00000003          lb      x0,0(x0) # 0 <enroll-0x1>
26 80000030:      0004          c.addi4spn x9,x2,0
27 80000032:      0000          unimp
28 80000034:      0005          c.addi  x0,1
29 80000036:      0000          unimp
30 80000038:      0006          0x6
31 8000003a:      0000          unimp
32 8000003c:      00000007          0x7
33 80000040:      0008          c.addi4spn x10,x2,0
```



## **Заключение**

В результате проделанной работы было получено представление о принципах работы и особенностях суперскалярных конвейерных микропроцессоров.

В ходе выполнения практикума приобретён опыт работы с конвейером команд, потактовой отладкой программ, а также моделирования работы исследуемого микропроцессора в процессе выполнения программы и наблюдения внутренних сигналов.