

组合逻辑电路

编码器和译码器

3.3 编码器和译码器



主要要求：


- 理解编码和译码的概念。
- 掌握常用编码器、译码器的类型、逻辑功能和使用方法。

编码器概述：

编码 用文字、符号或数字表示特定对象的过程。
在数字电路中，采用二进制进行编码。

编码器(Encoder) 实现编码功能的电路。





若待编码信号有 N 个，所需二进制代码的位数为 n ；

则： $2^n \geq N$

$$\begin{cases} 2^n = N & \text{--- 全编码 (8线-3线编码器)} \\ 2^n > N & \text{--- 部分编码 (10线-4线编码器)} \end{cases}$$

二进制编码器

3.3.1 二进制编码器

将 $N=2^n$ 个输入信号转换成 n 位二进制代码的逻辑电路。

[例] 设计一个能将 I_0 、 I_1 、...、 I_7 8个输入信号编成二进制代码输出的编码器，用**与非门**实现。

解：(1) 分析设计要求，列出功能表。

由题意可知，该编码器有8个输入信号，分别是 I_0 、 I_1 ... I_7 ，有编码请求时，输入信号用1表示，没有时为0。根据 $2^n \geq N = 8$ 可求得输出 $n = 3$ ，为3位二进制代码，分别用 Y_0 、 Y_1 、 Y_2 表示。

3.3.1 二进制编码器

[例] 设计一个能将 $I_0、I_1、\dots、I_7$ 8个输入信号编成二进制代码输出的编码器，用与非门实现。

解：(1) 分析设计要求，列出功能表。

输 入								输 出		
I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

普通二进制编码器是一种多输入、多输出的组合电路，在某一时刻只能对一个输入信号进行编码，不允许有两个或两个以上信号同时有效，具相互排斥性。

(2) 根据功能表写出输出逻辑函数表达式

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_0 = I_1 + I_3 + I_5 + I_7$$


→ 与非表达式:

$$Y_2 = \overline{\overline{I_4} \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$Y_1 = \overline{\overline{I_2} \cdot \overline{I_3} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$Y_0 = \overline{\overline{I_1} \cdot \overline{I_3} \cdot \overline{I_5} \cdot \overline{I_7}}$$

(3) 画逻辑图



2、二进制编码器

(1) 3位二进制编码器（8线-3线编码器）：

①输入是8个需要编码的信号，输出是用来进行编码的3位二进制代码。 $I_0 \sim I_7$ 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。



②真值表（编码表）：

输入	输出		
	Y_2	Y_1	Y_0
I_0	0	0	0
I_1	0	0	1
I_2	0	1	0
I_3	0	1	1
I_4	1	0	0
I_5	1	0	1
I_6	1	1	0
I_7	1	1	1

③逻辑表达式:


$$Y_2 = I_4 + I_5 + I_6 + I_7 = \overline{\overline{I_4} \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$Y_1 = I_2 + I_3 + I_6 + I_7 = \overline{\overline{I_2} \cdot \overline{I_3} \cdot \overline{I_6} \cdot \overline{I_7}}$$


$$Y_0 = I_1 + I_3 + I_5 + I_7 = \overline{\overline{I_1} \cdot \overline{I_3} \cdot \overline{I_5} \cdot \overline{I_7}}$$

④逻辑图:

[1]用或门实现:



[2]用与非门实现:



二-十进制编码器

3.3.2 二-十进制编码器

[例] 设计一个二-十进制编码器，它能将 $I_0、I_1\dots I_9$ 10个输入信号编成 8421BCD 码输出，用与非门实现。

解：(1) 分析设计要求，列出功能表。

由题意可知，该编码器有 $I_0、I_1\dots I_9$ 10 个输入信号，有编码请求时，输入信号为 1，没有时为 0。根据 $2^n \geq N = 10$ 可求得输出 $n=4$ ，故有 4 个输出端，分别用 $Y_0、Y_1、Y_2、Y_3$ 表示。

[例] 设计一个二-十进制编码器，它能将 $I_0、I_1\dots I_9$ 10个输入信号编成 8421BCD 码输出，用与非门实现。

解：(1) 分析设计要求，列出功能表。

输 入										输 出			
I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	0	0	0	0	1	0	0	0	0	1	0
0	0	0	0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	0	1	0	0	0	0	0	1	0	0
0	0	0	0	1	0	0	0	0	0	0	1	0	1
0	0	0	1	0	0	0	0	0	0	0	1	1	0
0	0	1	0	0	0	0	0	0	0	0	1	1	1
0	1	0	0	0	0	0	0	0	0	1	0	0	0
1	0	0	0	0	0	0	0	0	0	1	0	0	1

(2) 根据功能表写出输出逻辑函数表达式:

$$Y_3 = I_8 + I_9$$

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_0 = I_1 + I_3 + I_5 + I_7 + I_9$$

→ 与非表达式:


$$Y_3 = \overline{\overline{I_8} \cdot \overline{I_9}}$$

$$Y_2 = \overline{\overline{I_4} \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$Y_1 = \overline{\overline{I_2} \cdot \overline{I_3} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$Y_0 = \overline{\overline{I_1} \cdot \overline{I_3} \cdot \overline{I_5} \cdot \overline{I_7} \cdot \overline{I_9}}$$

(3) 画逻辑图:



优先编码器

3.3.3 优先编码器 (Priority Encoder)

允许同时输入多个编码信号，并只对其中优先级别最高的信号进行编码输出的电路。

优先编码器真值表：

输 入								输 出		
I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0
1	×	×	×	×	×	×	×	1	1	1
0	1	×	×	×	×	×	×	1	1	0
0	0	1	×	×	×	×	×	1	0	1
0	0	0	1	×	×	×	×	1	0	0
0	0	<u>0</u>	<u>0</u>	1	×	×	×	0	1	1
0	0	<u>0</u>	<u>0</u>	<u>0</u>	1	×	×	0	1	0
0	0	0	0	0	0	1	×	0	0	1
0	0	0	0	0	0	0	1	0	0	0


设 I_7 优先级最高， I_6 次之，依次 I_0 最低。优先级高的信号排斥级别低的，具有单方面排斥的特性。

$$Y_2 = I_7 + I_6 + I_5 + I_4$$


$$Y_1 = I_7 + I_6 + \overline{I_5}\overline{I_4}I_3 + \overline{I_5}\overline{I_4}I_2$$

$$Y_0 = I_7 + \overline{I_6}I_5 + \overline{I_6}\overline{I_4}I_3 + \overline{I_6}\overline{I_4}\overline{I_2}I_1$$


8线－3线优先编码器 74LS148：



芯片管脚图



8线－3线优先编码器 74LS148：



$\overline{I_0} \sim \overline{I_7}$ ：信号输入端

$\overline{Y_2}$ 、 $\overline{Y_1}$ 、 $\overline{Y_0}$ ：编码输出端

$\overline{ST}$ ：选通输入端

（使能端、片选端）

Y_s ：选通输出端

$\overline{Y_{ES}}$ ：优先扩展输出端

加非号表示低电平有效。

优先编码器74LS148 功能表

$\overline{ST}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	Y_S	$\overline{Y_{ES}}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	×	×	×	×	×	×	×	0	0	0	0	1	0
0	×	×	×	×	×	×	0	1	0	0	1	1	0
0	×	×	×	×	×	0	1	1	0	1	0	1	0
0	×	×	×	×	0	1	1	1	0	1	1	1	0
0	×	×	×	0	1	1	1	1	1	0	0	1	0
0	×	×	0	1	1	1	1	1	1	0	1	1	0
0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

功能说明：① $\overline{ST}$ ：使能端是低电平有效；

② Y_S ：编码器工作，但无编码请求时为低电平；


③ $\overline{Y_{ES}}$ ：编码器工作，且有编码请求时为低电平；

④ 所有的输入中， $\overline{I_7}$ 的优先级别最高； $\overline{I_0}$ 最低。


两片74LS148 组成16线-4线优先编码器

$\overline{ST}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{I_8}$	$\overline{I_9}$	$\overline{I_{10}}$	$\overline{I_{11}}$	$\overline{I_{12}}$	$\overline{I_{13}}$	$\overline{I_{14}}$	$\overline{I_{15}}$	$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_S}$	$\overline{Y_{ES}}$	
1	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	1	1	1	
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	1	0	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	0	0	0	1	1	0	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	0	0	1	0	1	0	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	0	1	1	1	1	0	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	0	0	0	0	1	0	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	0	1	1	0	1	0	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	1	1	1	1	1	0	
0	x	x	x	x	x	x	x	0	1	1	1	1	1	1	1	1	1	0	0	0	0	1	0
0	x	x	x	x	x	x	0	1	1	1	1	1	1	1	1	1	1	1	0	0	1	1	0
0	x	x	x	x	x	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	0	1	0
0	x	x	x	x	x	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	0	
0	x	x	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	0	
0	x	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	0	
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	


两片74LS148 组成16线-4线优先编码器



10线－4线优先编码器 74LS147:




芯片管脚图




被编信号输入，低电平有效；
对 $\overline{I_0}$ 的编码是隐含的，当输入全为1时，代表 $\overline{I_0}$ 为0，对应输出端 $\overline{Y_3}\overline{Y_2}\overline{Y_1}\overline{Y_0}$ 为1111。

10线 – 4线优先编码器 74LS147:



被编信号输入，低电平有效；
对 I_0 的编码是隐含的，当输入全为1时，代表 I_0 为0，对应输出端 $Y_3Y_2Y_1Y_0$ 为1111。

输 入										输 出			
$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{I_8}$	$\overline{I_9}$		$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
1	1	1	1	1	1	1	1	1		1	1	1	1
×	×	×	×	×	×	×	×	0		0	1	1	0
×	×	×	×	×	×	×	0	1		0	1	1	1
×	×	×	×	×	×	0	1	1		1	0	0	0
×	×	×	×	×	0	1	1	1		1	0	0	1
×	×	×	×	0	1	1	1	1		1	0	1	0
×	×	×	0	1	1	1	1	1		1	0	1	1
×	×	0	1	1	1	1	1	1		1	1	0	0
×	0	1	1	1	1	1	1	1		1	1	0	1
0	1	1	1	1	1	1	1	1		1	1	1	0



优先编码器74LS148 功能表


$\overline{ST}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	Y_S	$\overline{Y_{ES}}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	×	×	×	×	×	×	×	0	0	0	0	1	0
0	×	×	×	×	×	×	0	1	0	0	1	1	0
0	×	×	×	×	×	0	1	1	0	1	0	1	0
0	×	×	×	×	0	1	1	1	0	1	1	1	0
0	×	×	×	0	1	1	1	1	1	0	0	1	0
0	×	×	0	1	1	1	1	1	1	0	1	1	0
0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0


功能说明：① $\overline{ST}$ ：使能端是低电平有效；

② Y_S ：编码器工作，但无编码请求时为低电平；

③ $\overline{Y_{ES}}$ ：编码器工作，且有编码请求时为低电平；

④ 所有的输入中， $\overline{I_7}$ 的优先级别最高； $\overline{I_0}$ 最低。






译码器

译码器概述：

译码 将具有特定意义的二进制代码转换成相应信号输出的过程。

译码器(Decoder) 实现译码功能的电路。



二进制译码器

3.3.4 二进制译码器

将输入二进制代码的各种组合按其原意转换成对应信号输出的逻辑电路。

[例] 设计一个 3 位二进制代码译码器。

解：(1) 分析设计要求，列出功能表。

设输入 3 位二进制代码为 A_2 、 A_1 、 A_0 ，共有 $2^3 = 8$ 种不同组合。它有 8 个输出端，用 Y_0 、 $Y_1 \dots Y_7$ 表示，输出高电平 1 有效。

3.3.4 二进制译码器

[例] 设计一个 3 位二进制代码译码器。

解：(1) 分析设计要求，列出功能表。

输 入			输 出							
A_2	A_1	A_0	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

(2) 根据功能表写出输出逻辑函数表达式

$$Y_0 = \overline{A_2} \cdot \overline{A_1} \cdot \overline{A_0} = m_0$$

$$Y_1 = \overline{A_2} \cdot \overline{A_1} \cdot A_0 = m_1$$

$$Y_2 = \overline{A_2} \cdot A_1 \cdot \overline{A_0} = m_2$$

$$Y_3 = \overline{A_2} \cdot A_1 \cdot A_0 = m_3$$


$$Y_4 = A_2 \cdot \overline{A_1} \cdot \overline{A_0} = m_4$$

$$Y_5 = A_2 \cdot \overline{A_1} \cdot A_0 = m_5$$


$$Y_6 = A_2 \cdot A_1 \cdot \overline{A_0} = m_6$$

$$Y_7 = A_2 \cdot A_1 \cdot A_0 = m_7$$

(3) 画逻辑图



3线-8线译码器74LS138:



A_2, A_1, A_0 : 3 位二进制码输入端

$\overline{Y_7} - \overline{Y_0}$: 8 个译码输出端, **低电平有效**

$ST_A, \overline{ST_B}, \overline{ST_C}$: 使能端 ST_A 高电平有效, $\overline{ST_B}$ 、 $\overline{ST_C}$ 低电平有效, 即当 $ST_A = 1, \overline{ST_B} = \overline{ST_C} = 0$ 时译码, 否则禁止译码。

74LS138 功能表

		输 入					输 出							
		ST_A	$\overline{ST_B}+\overline{ST_C}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
禁止译码	×	1	×	×	×	1	1	1	1	1	1	1	1	1
	0	×	×	×	×	1	1	1	1	1	1	1	1	1
	1	0	0	0	0	0	1	1	1	1	1	1	1	1
	1	0	0	0	1	1	0	1	1	1	1	1	1	1
	1	0	0	1	0	1	1	0	1	1	1	1	1	1
允许译码	1	0	0	1	1	1	1	1	0	1	1	1	1	1
	1	0	1	0	0	1	1	1	1	0	1	1	1	1
	1	0	1	0	1	1	1	1	1	1	0	1	1	1
	1	0	1	1	0	1	1	1	1	1	1	0	1	1
	1	0	1	1	1	1	1	1	1	1	1	1	0	1

禁止译码

允许译码

$$\begin{aligned} \overline{Y_0} &= \overline{A_2 A_1 A_0} = \overline{m_0} \\ \overline{Y_1} &= \overline{A_2 A_1 A_0} = \overline{m_1} \\ \overline{Y_2} &= \overline{A_2 A_1 A_0} = \overline{m_2} \\ \overline{Y_3} &= \overline{A_2 A_1 A_0} = \overline{m_3} \\ \overline{Y_4} &= \overline{A_2 A_1 A_0} = \overline{m_4} \\ \overline{Y_5} &= \overline{A_2 A_1 A_0} = \overline{m_5} \\ \overline{Y_6} &= \overline{A_2 A_1 A_0} = \overline{m_6} \\ \overline{Y_7} &= \overline{A_2 A_1 A_0} = \overline{m_7} \end{aligned}$$

二进制译码器又称变量译码器, 其输出端能提供输入变量的全部最小项。

$\overline{Y_7} \sim \overline{Y_0}$ 由输入二进制码 A_2, A_1, A_0 的取值决定。

译码器的扩展

轮流工作

4 位二进制
码输入端

16个译码
输出端


例：两片 74LS138 组
成的 4 线-16 线译码器。

低 3 位码从各译码
器的码输入端输入。


低位片 ST_A 应接有
效电平 1。

高位码 A_3 与高位片
 ST_A 端和低位片 $\overline{ST_B}$
端相连, $A_3 = 0$ 时低
位片工作, $A_3 = 1$ 时
高位片工作。

作 4 线-16 线译码
器使能端, 低电平
有效。



4 线-16 线译码器工作原理



$\overline{E} = 1$ 时, 两个译码器都不工
作, 输出 $\overline{Y_0} \sim \overline{Y_{15}}$ 都为高电平 1

$\overline{E} = 0$ 时, 允许译码。

(1) $A_3 = 0$ 时, 高位片不工作,
低位片工作, 译出与输入 0000
~ 0111 分别对应的 8 个输出信
号 $\overline{Y_0} \sim \overline{Y_7}$ 。

(2) $A_3 = 1$ 时, 低位片不工作,
高位片工作, 译出与输入 1000
~ 1111 分别对应的 8 个输出信
号 $\overline{Y_8} \sim \overline{Y_{15}}$ 。

$A_3 A_2 A_1 A_0$ | $\overline{Y_{15}} \dots \overline{Y_8}$ | $\overline{Y_7} \dots \overline{Y_0}$
1 0 0 0 | 1 0 0 0 | 1 1 1 1

二-十进制译码器

9	1001	111111110
伪 码	1010	111111111
	1011	111111111
	1100	111111111
	1101	111111111
	1110	111111111
	1111	111111111

