山东大学 计算机科学与技术 学院

计算机组成与设计 课程实验报告

学号：202200130077	姓名：薛润泽	班级：202200130077
实验题目：实验 10 二进制补码加法器实验		
实验学时：2	实验日期： 2023. 12. 1	

实验目的：

根据补码加法器的模型，理解数据流及其时序关系。

掌握加法器实现补码加、减运算的基本原理。

实验软件和硬件环境：

软件环境：

QuartusII 软件

硬件环境：


1. 实验室台式机
2. 计算机组成与设计实验箱

实验原理和方法：

将二进制数的加减法化为其补码形式的加法

实验步骤：

（1） 根据原理图完成电路图，电路图连接如下：





（2） 管脚锁定，完成电路图连接后，进行引脚的连接，引脚连接图如下：

Node Name	Direction	Location	I/O Bank	REF Grou	ter Locati	O Standa	Reserved	ent Strer	Slew Rate	erential I
a1	Input	PIN_52	3	B3_N0	PIN_52	2.5 ...ult)		8mA...lt)		
a2	Input	PIN_55	4	B4_N0	PIN_55	2.5 ...ult)		8mA...lt)		
a3	Input	PIN_64	4	B4_N0	PIN_64	2.5 ...ult)		8mA...lt)		
a4	Input	PIN_66	4	B4_N0	PIN_66	2.5 ...ult)		8mA...lt)		
clear	Input	PIN_34	2	B2_N0	PIN_34	2.5 ...ult)		8mA...lt)		
clk	Input	PIN_84	5	B5_N0	PIN_84	2.5 ...ult)		8mA...lt)		
f1	Input	PIN_67	4	B4_N0	PIN_67	2.5 ...ult)		8mA...lt)		
f2	Input	PIN_75	5	B5_N0	PIN_75	2.5 ...ult)		8mA...lt)		
outa1	Output	PIN_60	4	B4_N0	PIN_60	2.5 ...ult)		8mA...lt)	2 (d...ult)	
outa2	Output	PIN_65	4	B4_N0	PIN_65	2.5 ...ult)		8mA...lt)	2 (d...ult)	
outa3	Output	PIN_70	4	B4_N0	PIN_70	2.5 ...ult)		8mA...lt)	2 (d...ult)	
outa4	Output	PIN_74	5	B5_N0	PIN_74	2.5 ...ult)		8mA...lt)	2 (d...ult)	
outf1	Output	PIN_77	5	B5_N0	PIN_77	2.5 ...ult)		8mA...lt)	2 (d...ult)	
outf2	Output	PIN_83	5	B5_N0	PIN_83	2.5 ...ult)		8mA...lt)	2 (d...ult)	
over	Output	PIN_42	3	B3_N0	PIN_42	2.5 ...ult)		8mA...lt)	2 (d...ult)	
plusorminus	Input	PIN_143	8	B8_N0	PIN_143	2.5 ...ult)		8mA...lt)		
<<ne...de>>										


（3）选择模式 5，将 a1~a4 分别连接到键 1~键 4，f1 连接到键 5，f2 连接到键 6，clear 连接到键 7，clk 连接到键 8。Plusorminus（选择加法模式还是减法模式）连接到 DOUT1。outa1~outa4 四个输出连接到 D1~D4 四个灯。outf1,outf2 连接到 D5,D6。over 连接到 D7 灯，用于判断溢出。


首先设置加法模式，输入 1111，再加 1，结果如下两图（图 1 为加和前，图 2 为加和溢出）



ALTERA USB-Blaster
USB to Serial Comm
字符型液晶口
KX--4CB10
杭州康芯电子公司
现代DSP实验系统
实验开发电路重配置控制模块
0 0 F. E. F. F. F. F.
键8 键7 键6 键5 键4 键3 键2 键1
8个重配置电路控制键



然后选择减法模式，初始化 1111，选择减数 11,结果如下图（图 1 为初始情况，图 2 为连续减 3 次后的结果，图 3 为连续减至溢出结果）




字符型液晶口
KX-4CE10
杭州康芯电子公司
TEL:0571-88914587
WWW.KX-SOC.COM
SPAN88@MAIL.HZ.ZJ.CN
实验开发电路重配置控制模块
模式指示
八位电平信号输出控制模块
FPGA I/O
扩展口
GND
K40
K41
K42
K43
K30
K31
K32
K33



结论分析与体会：

这次的实验让我对于加法器和累加器有了更深的认知。对于累加器的电路图连接，电路逻辑有了清晰直观的了解。