山东大学 计算机科学与技术 学院

计算机组成与设计 课程实验报告

学号：202200130077	姓名：薛润泽	班级：202200130077
实验题目：实验 8　RAM 实验		
实验学时：2	实验日期：　2023. 11. 17	

实验目的：

1、了解 FPGA 中 RAM 的功能；2、掌握 RAM 的参数设置和使用方法；3、掌握作为随机存储器 RAM 的仿真测试方法，工作特性和读写方法。

实验软件和硬件环境：

软件环境：

QuartusII 软件

硬件环境：

1. 实验室台式机
2. 计算机组成与设计实验箱

实验原理和方法：


在 FPGA 中利用嵌入式阵列块 EAB 构成存储器

实验步骤：

（1） 设计 ram 的初始化内容，如下图：

Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCII
00	01	02	03	04	05	06	07	08	.....
08	09	0A	0B	0C	0D	0E	0F	10	.....
10	00	00	00	00	00	00	00	00	.....
18	00	00	00	00	00	00	00	00	.....
20	00	00	00	00	00	00	00	00	.....
28	00	00	00	00	00	00	00	00	.....
30	00	00	00	00	00	00	00	00	.....
38	00	00	00	00	00	00	00	00	.....

（2） 连接电路图，原理图连接如下：



（3） 连接引脚图，引脚图连接如下：

Node Name	Direction	Location	I/O Bank	REF Grou	ter Locati	O Standa	Reserved	ent Strer	Slew Rate	erential I
a[7]	Input	PIN_39	3	B3_N0	PIN_39	2.5 ...ult)		8mA...lt)		
a[6]	Input	PIN_42	3	B3_N0	PIN_42	2.5 ...ult)		8mA...lt)		
a[5]	Input	PIN_83	5	B5_N0	PIN_83	2.5 ...ult)		8mA...lt)		
a[4]	Input	PIN_77	5	B5_N0	PIN_77	2.5 ...ult)		8mA...lt)		
a[3]	Input	PIN_74	5	B5_N0	PIN_74	2.5 ...ult)		8mA...lt)		
a[2]	Input	PIN_70	4	B4_N0	PIN_70	2.5 ...ult)		8mA...lt)		
a[1]	Input	PIN_65	4	B4_N0	PIN_65	2.5 ...ult)		8mA...lt)		
a[0]	Input	PIN_60	4	B4_N0	PIN_60	2.5 ...ult)		8mA...lt)		
clk	Input	PIN_58	4	B4_N0	PIN_58	2.5 ...ult)		8mA...lt)		
d[7]	Input	PIN_84	5	B5_N0	PIN_84	2.5 ...ult)		8mA...lt)		
d[6]	Input	PIN_34	2	B2_N0	PIN_34	2.5 ...ult)		8mA...lt)		
d[5]	Input	PIN_75	5	B5_N0	PIN_75	2.5 ...ult)		8mA...lt)		
d[4]	Input	PIN_67	4	B4_N0	PIN_67	2.5 ...ult)		8mA...lt)		
d[3]	Input	PIN_66	4	B4_N0	PIN_66	2.5 ...ult)		8mA...lt)		
d[2]	Input	PIN_64	4	B4_N0	PIN_64	2.5 ...ult)		8mA...lt)		
d[1]	Input	PIN_55	4	B4_N0	PIN_55	2.5 ...ult)		8mA...lt)		
d[0]	Input	PIN_52	3	B3_N0	PIN_52	2.5 ...ult)		8mA...lt)		
enable	Input	PIN_53	3	B3_N0	PIN_53	2.5 ...ult)		8mA...lt)		
q[7]	Output	PIN_80	5	B5_N0	PIN_80	2.5 ...ult)		8mA...lt)	2 (d...ult)	
q[6]	Output	PIN_85	5	B5_N0	PIN_85	2.5 ...ult)		8mA...lt)	2 (d...ult)	
q[5]	Output	PIN_73	5	B5_N0	PIN_73	2.5 ...ult)		8mA...lt)	2 (d...ult)	
q[4]	Output	PIN_76	5	B5_N0	PIN_76	2.5 ...ult)		8mA...lt)	2 (d...ult)	
q[3]	Output	PIN_71	4	B4_N0	PIN_71	2.5 ...ult)		8mA...lt)	2 (d...ult)	
q[2]	Output	PIN_72	4	B4_N0	PIN_72	2.5 ...ult)		8mA...lt)	2 (d...ult)	
q[1]	Output	PIN_68	4	B4_N0	PIN_68	2.5 ...ult)		8mA...lt)	2 (d...ult)	
q[0]	Output	PIN_69	4	B4_N0	PIN_69	2.5 ...ult)		8mA...lt)	2 (d...ult)	
<<ne...de>>										


（4）键 1，键 2 控制输入更新数据，键 3，键 4 控制选定地址，键 8 控制是否允许读写，键 7 控制读写锁存脉冲信号。

首先选定 1 地址，使用键 7 产生一次脉冲，结果为 02，如下图：


Index	Instance	Status	Width	Depth	Type	Mode
0	ram1	Not run...	8	256	RAM/ROM	Read/Write

Instance 0: ram1

```
000000  01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F 10 00 00 00 00 00 00 0
000029  00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0
000052  00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0
00007b  00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0
0000a4  00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0
0000cd  00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0
0000f6  00 00 00 00 00 00 00 00 00 00
```



然后，选中 2 地址，将键 8 置 1，使用键 1，键 2 输入新值 42，使用键 7 产生读写脉冲，结果为 42，结果如下图。



结论分析与体会：

这次的实验让我对于 Ram 芯片的设计和工作逻辑有了初步的认识和理解。就 Ram 的写入而言，有使能信号参与是否允许写入。