

INSTITUTO FEDERAL DE MINAS GERAIS (IFMG)
CAMPUS BAMBUÍ
BACHARELADO EM ENGENHARIA DE COMPUTAÇÃO

Disciplina: BiSuEEA. 512 – Sistemas Embarcados
Professor: Williams L. Nicomedes

Henrique Augusto G. Fernandes

LISTA DE EXERCÍCIOS N°4 – PROJETO DE CIRCUITOS COMBINACIONAIS

SUMÁRIO

1	INTRODUÇÃO	3
2	DESENVOLVIMENTO	4
2.1	Identificação das Variáveis de Entrada e Saída	4
2.1.1	<i>Variáveis de Entrada</i>	4
2.1.2	<i>Variável de Saída</i>	4
2.2	Tabela-Verdade	5
2.3	Expressão Lógica	5
2.4	Código VHDL	6
2.4.1	<i>Estrutura do Código</i>	6
2.4.2	<i>Vantagens da Abordagem Utilizada</i>	6
2.5	Implementação no Quartus II	7
2.5.1	<i>Geração do Bloco Lógico</i>	7
2.5.2	<i>Diagrama Esquemático</i>	8
2.6	Simulação e Validação	8
2.6.1	<i>Configuração das Formas de Onda</i>	8
2.6.2	<i>Resultados da Simulação</i>	9
2.6.3	<i>Análise dos Resultados</i>	9
3	CONCLUSÃO	11

1 INTRODUÇÃO

Este documento apresenta a resolução da Lista de Exercícios nº4 da disciplina de Sistemas Embarcados, referente ao 2º semestre de 2025. O objetivo consiste em projetar um sistema de votação secreta por botão para uma equipe de projetos composta por quatro participantes: um líder e três membros.

O sistema deve atender às seguintes especificações funcionais:

- a) uma ideia é aceita somente se a maioria acionar o botão (três ou quatro votos favoráveis);
- b) em caso de empate (dois votos a favor e dois contra), prevalece o voto do líder.

O desenvolvimento foi realizado no software Intel Quartus II, utilizando a linguagem de descrição de hardware VHDL para implementação do circuito combinacional. A validação foi efetuada através de simulações com arquivos de formas de onda (*University Program VWF*).

2 DESENVOLVIMENTO

2.1 Identificação das Variáveis de Entrada e Saída

2.1.1 Variáveis de Entrada

O sistema possui quatro entradas binárias, conforme descrito na Tabela 1.

Tabela 1 – Definição das variáveis de entrada

Variável	Descrição	Valores
L	Voto do Líder	'0' = Rejeita, '1' = Aceita
M1	Voto do Membro 1	'0' = Rejeita, '1' = Aceita
M2	Voto do Membro 2	'0' = Rejeita, '1' = Aceita
M3	Voto do Membro 3	'0' = Rejeita, '1' = Aceita

Fonte: Elaborado pelo autor, 2025.

2.1.2 Variável de Saída

O sistema possui uma única saída binária, conforme apresentado na Tabela

2.

Tabela 2 – Definição da variável de saída

Variável	Descrição	Valores
A	Ideia Aceita	'0' = Rejeitada, '1' = Aceita

Fonte: Elaborado pelo autor, 2025.

2.2 Tabela-Verdade

A Tabela 3 apresenta todas as 16 combinações possíveis para as quatro entradas e o respectivo valor da saída A , considerando as regras de votação estabelecidas.

Tabela 3 – Tabela-verdade do sistema de votação secreta

L	M1	M2	M3	Votos	A	Justificativa
0	0	0	0	0	0	Nenhum voto favorável
0	0	0	1	1	0	Minoría (1 voto)
0	0	1	0	1	0	Minoría (1 voto)
0	0	1	1	2	0	Empate → Líder decide (L=0)
0	1	0	0	1	0	Minoría (1 voto)
0	1	0	1	2	0	Empate → Líder decide (L=0)
0	1	1	0	2	0	Empate → Líder decide (L=0)
0	1	1	1	3	1	Maioría (3 votos)
1	0	0	0	1	0	Minoría (1 voto)
1	0	0	1	2	1	Empate → Líder decide (L=1)
1	0	1	0	2	1	Empate → Líder decide (L=1)
1	0	1	1	3	1	Maioría (3 votos)
1	1	0	0	2	1	Empate → Líder decide (L=1)
1	1	0	1	3	1	Maioría (3 votos)
1	1	1	0	3	1	Maioría (3 votos)
1	1	1	1	4	1	Unanimidade (4 votos)

Fonte: Elaborado pelo autor, 2025.

2.3 Expressão Lógica

A partir da tabela-verdade, a expressão booleana pode ser obtida pela soma dos produtos canônicos (mintermos) onde $A = 1$:

$$A = \bar{L} \cdot M_1 \cdot M_2 \cdot M_3 + L \cdot \bar{M}_1 \cdot \bar{M}_2 \cdot M_3 + L \cdot \bar{M}_1 \cdot M_2 \cdot \bar{M}_3 + L \cdot \bar{M}_1 \cdot M_2 \cdot M_3 \quad (2.1)$$

$$+ L \cdot M_1 \cdot \bar{M}_2 \cdot \bar{M}_3 + L \cdot M_1 \cdot \bar{M}_2 \cdot M_3 + L \cdot M_1 \cdot M_2 \cdot \bar{M}_3 + L \cdot M_1 \cdot M_2 \cdot M_3 \quad (2.2)$$

Em notação decimal de mintermos:

$$A = \sum m(7, 9, 10, 11, 12, 13, 14, 15) \quad (2.3)$$

Interpretação lógica: A ideia é aceita quando há maioria absoluta (3 ou mais votos favoráveis) **ou** quando há empate e o líder vota a favor.

2.4 Código VHDL

O Quadro 1 apresenta o código VHDL desenvolvido utilizando a técnica de atribuição selecionada (`with... select`), conforme metodologia apresentada nas Notas de Aula 15.

2.4.1 Estrutura do Código

O código VHDL está organizado conforme a estrutura padrão apresentada nas notas de aula:

- a) **Bibliotecas:** inclusão da biblioteca `ieee` e do pacote `std_logic_1164`, garantindo compatibilidade com o padrão IEEE 1076;
- b) **Entidade** (`entity`): declaração das quatro entradas (L, M1, M2, M3) e uma saída (A), todas do tipo `bit`;
- c) **Arquitetura** (`architecture`): implementação da lógica utilizando:
 - um sinal interno entradas do tipo `bit_vector(3 downto 0)` para concatenar as entradas;
 - operador de concatenação (`&`) para formar o vetor de entradas;
 - estrutura `with... select` para atribuição selecionada baseada na tabela-verdade.

2.4.2 Vantagens da Abordagem Utilizada

A utilização da atribuição selecionada oferece as seguintes vantagens:

- a) **Legibilidade:** o código mapeia diretamente a tabela-verdade, facilitando a verificação e manutenção;
- b) **Abstração:** permite ao projetista trabalhar em nível comportamental, sem necessidade de manipular expressões booleanas extensas;
- c) **Síntese otimizada:** a ferramenta EDA realiza automaticamente as otimizações necessárias durante o processo de síntese.

Quadro 1 – Código VHDL do bloco de votação

```

-- =====
-- Sistema de Votação Secreta
-- Disciplina: BiSuEEA.512 - Sistemas Embarcados
-- Descrição: Circuito combinacional para votação com 4
--             participantes usando with... select
-- =====

library ieee;
use ieee.std_logic_1164.all;

-- Entradas e saídas
entity bloco_votacao is
port(
  L  : in  bit; -- Voto do Líder
  M1 : in  bit; -- Voto do Membro 1
  M2 : in  bit; -- Voto do Membro 2
  M3 : in  bit; -- Voto do Membro 3
  A  : out bit; -- Saída: Ideia Aceita
);
end bloco_votacao;

-- Lógica do circuito
architecture funcionamento of bloco_votacao is
-- Vetor de entradas: linhas da tabela-verdade
signal entradas : bit_vector(3 downto 0);
begin
-- Concatenação das entradas: L & M1 & M2 & M3
entradas <= L & M1 & M2 & M3;

-- Atribuição selecionada baseada na tabela-verdade
with entradas select
  A <= '1' when "0111" | -- 3 membros (maioria)
    "1001" | -- Empate, líder decide
    "1010" | -- Empate, líder decide
    "1011" | -- 3 votos (L+M2+M3)
    "1100" | -- Empate, líder decide
    "1101" | -- 3 votos (L+M1+M3)
    "1110" | -- 3 votos (L+M1+M2)
    "1111", -- Unanimidade
    '0' when others; -- Ideia rejeitada
end funcionamento;

```

Fonte: Elaborado pelo autor, 2025.

2.5 Implementação no Quartus II

2.5.1 Geração do Bloco Lógico

Após a criação do arquivo VHDL, foram executados os seguintes procedimentos:


- a) **Análise sintática:** *Processing → Analyze Current File;*
- b) **Geração do símbolo:** *File → Create/Update → Create Symbol Files for Current File;*

- c) **Compilação:** definição do arquivo como *Top-Level Entity* e execução da compilação completa.

2.5.2 Diagrama Esquemático

A Figura 1 apresenta o diagrama esquemático construído no Quartus II, contendo o bloco lógico `bloco_votacao` gerado a partir do código VHDL, com as respectivas conexões de entrada e saída.

Figura 1 – Diagrama esquemático do sistema de votação



Fonte: Elaborado pelo autor, 2025.

No esquemático, observa-se que:

- as quatro entradas (L, M1, M2, M3) são conectadas aos pinos de entrada do bloco através de elementos INPUT;
- a saída A é conectada a um elemento OUTPUT;
- o bloco `bloco_votacao` encapsula toda a lógica combinacional descrita em VHDL.

2.6 Simulação e Validação

2.6.1 Configuração das Formas de Onda

Para validar o funcionamento do circuito, foi criado um arquivo de simulação (*University Program VWF*) com as seguintes configurações:

- **End Time:** 16 μ s;
- **Grid Size:** 1 μ s.

Os sinais de entrada foram configurados com os seguintes períodos e *duty cycle* de 50% para gerar um padrão de contagem binária:


- entrada L: período de 16 μ s (bit mais significativo);
- entrada M1: período de 8 μ s;
- entrada M2: período de 4 μ s;
- entrada M3: período de 2 μ s (bit menos significativo).

Esta configuração gera todas as 16 combinações possíveis das entradas em sequência crescente de 0000 a 1111.

2.6.2 Resultados da Simulação

A Figura 2 apresenta as formas de onda resultantes da simulação funcional executada no Quartus II.

Figura 2 – Formas de onda da simulação do sistema de votação



Fonte: Elaborado pelo autor, 2025.

2.6.3 Análise dos Resultados

Analisando as formas de onda apresentadas na Figura 2, verifica-se que:

- Intervalo 0–8 μs ($L=0$):** a saída A permanece em nível lógico '0' para todas as combinações, exceto quando $M1=M2=M3=1$ (intervalo de 7–8 μs), onde $A=1$ devido à maioria de 3 votos;
- Intervalo 8–16 μs ($L=1$):** a saída A assume nível lógico '1' nas seguintes situações:
 - empate com líder favorável ($L=1$ e exatamente mais um

- membro vota sim);
- maioria de 3 ou 4 votos favoráveis.

A Tabela 4 apresenta a correspondência entre os instantes de simulação e os valores esperados conforme a tabela-verdade.

Tabela 4 – Verificação dos resultados da simulação

Tempo (μs)	L	M1	M2	M3	Esperado	Obtido	Status
0–1	0	0	0	0	0	0	OK
1–2	0	0	0	1	0	0	OK
2–3	0	0	1	0	0	0	OK
3–4	0	0	1	1	0	0	OK
4–5	0	1	0	0	0	0	OK
5–6	0	1	0	1	0	0	OK
6–7	0	1	1	0	0	0	OK
7–8	0	1	1	1	1	1	OK
8–9	1	0	0	0	0	0	OK
9–10	1	0	0	1	1	1	OK
10–11	1	0	1	0	1	1	OK
11–12	1	0	1	1	1	1	OK
12–13	1	1	0	0	1	1	OK
13–14	1	1	0	1	1	1	OK
14–15	1	1	1	0	1	1	OK
15–16	1	1	1	1	1	1	OK

Fonte: Elaborado pelo autor, 2025.

Os resultados obtidos na simulação correspondem integralmente aos valores esperados da tabela-verdade, confirmando a corretude da implementação.

3 CONCLUSÃO

Este trabalho apresentou o projeto e implementação de um sistema de votação secreta por botão utilizando circuitos combinacionais descritos em linguagem VHDL. O sistema foi desenvolvido para atender às especificações de uma equipe de projetos com quatro participantes (um líder e três membros), onde a aprovação de ideias requer maioria absoluta ou, em caso de empate, o voto de minerva do líder.

A metodologia de projeto seguiu as etapas recomendadas nas notas de aula da disciplina:

- a) identificação e definição das variáveis de entrada e saída;
- b) construção da tabela-verdade baseada na análise do problema;
- c) obtenção da expressão lógica;
- d) descrição em código VHDL;
- e) validação através de simulação no Quartus II.

A técnica de atribuição selecionada (`with...select`) mostrou-se adequada para a implementação, proporcionando um código legível e de fácil manutenção, que mapeia diretamente a tabela-verdade do sistema. Esta abordagem está em conformidade com a metodologia apresentada nas Notas de Aula 15, que enfatiza o uso de abstrações mais altas no projeto de circuitos combinacionais.

A simulação funcional validou completamente o comportamento do circuito, demonstrando que todas as 16 combinações de entrada produzem as saídas esperadas conforme a especificação do problema. O código VHDL desenvolvido está em conformidade com o padrão IEEE 1076 e é sintetizável em dispositivos FPGA através do Intel Quartus II.