个人简历 Personal resume

基本信息

姓　　名：陈郑雨安
出生年月：2003.4
电　　话：+86 18518368961
邮　　箱：zc2879@columbia.edu



教育背景

哥伦比亚大学（Columbia University） - U.S. News 世界排名第 9　　纽约，美国
电气工程硕士 2025.09 - 2026.12
主修课程：计算机硬件设计、高级数字电路、MOS 晶体管、高级逻辑设计

华盛顿大学（University of Washington） -- U.S. News 世界排名第 8　　西雅图，美国
电气与计算机工程 理学学士，2021.09 - 2025.06
主修课程：VLSI 设计导论、数字电路与系统、电路理论、器件与电路
GPA：3.81/4.0 | 院长荣誉名单（2021-2022、2023-2024）

技能与工具

数字 IC 设计：Verilog HDL、RTL 设计、FSM、FPGA 开发、数字逻辑设计、数字电路分析
硬件开发：数字/模拟混合电路、PCB 设计、STM32、ESP32
软件与编程：C、Python、Java、Matlab、Git、Linux
EDA 工具：Virtuoso、LTspice、KiCad、ModelSim

项目经历

简化版 Google TPU AI 加速器设计（科研项目）　　纽约，2026.05 - 2026.08
- 基于 Verilog 设计参数化 8×8 脉动阵列 AI 加速器，实现 INT8 矩阵乘法
- 完成 PE、SRAM、FSM 及 Accumulator Buffer 模块化 IP 设计
- 定义 DMA - Scratchpad - Systolic Array 标准化接口与数据流
- 编写模块级与系统级 Testbench，完成 1400+项功能验证，确保独立验证与系统集成可靠性
- 研究并集成 VerSA 稀疏计算优化方案，增强加速器可配置性与计算复用能力
- 掌握 AI 加速器、数据流架构及可复用 RTL/IP 设计流程

64 阶定点 FIR 滤波器 Verilog 设计与实现（科研项目）　　纽约，2025.09 - 2025.12
- 使用 Verilog 完成 64 阶定点 FIR 滤波器 RTL 设计
- 搭建模块化硬件架构，实现数据通路与控制逻辑分离
- 设计 FSM 控制串行 MAC 运算流程
- 基于 MATLAB 建立参考模型，验证硬件输出一致性
- 完成 RTL 仿真及综合流程验证

双发射乱序 RISC-V 处理器设计（团队项目）　　纽约，2026.02 - 2026.05
- 负责 Branch Prediction 与 Memory System IP 模块设计
- 完成 BTB、Bimodal Predictor、Load-Store Queue 等参数化核心模块
- 设计 Data Cache 标准化接口及 Load/Store 流水线，支持乱序访存与内存调度
- 实现 Store-to-Load Forwarding 机制，减少 Load 等待周期，提高流水线利用率
- 编写模块级 Testbench，完成 Branch Prediction 与 Memory System 独立功能验证
- 集成前端、执行单元及 ROB，完成双发射乱序处理器 RTL 开发，实现 8.62 典型 CP
- 掌握乱序处理器、分支预测及可复用存储系统 IP 设计流程

项目经历

16 位寄存器文件设计 （团队项目） 西雅图，2024.10 – 2024.12

- 触发器架构，运行频率 1GHz
- 双端口异步读取 + 三态缓冲器输出
- 在 200 μm × 70 μm 面积下完成物理设计
- 时钟门控降低动态功耗；bitSlice 模块设计便于扩展
- 掌握了数字电路模块设计的技能

手势控制音乐播放器 （团队项目） 纽约，2026.02 – 2026.05

- 基于 Raspberry Pi 搭建手势控制音乐播放器
- MediaPipe + TFLite 实现实时手势识别
- 集成 LCD、LED 与音频控制模块
- 模块化软件架构，提高系统可维护性
- 掌握了嵌入式 Linux、计算机视觉部署、边缘 AI 推理及软硬件协同设计流程。

无人机数据采集平台（硬件负责人） 西雅图，2025.01 – 2025.04

- 重新设计电源使能逻辑，解决系统启动异常
- 完成模块化 PCB 设计，支持多传感器扩展及校准
- 输出第二代硬件平台，提高系统稳定性

FPGA 游戏设计 （科研项目） 西雅图，2023.12 – 2024.01

- 利用按钮控制实现贪吃蛇游戏
- 开发蛇身增长、碰撞检测、LFSR 随机算法
- 16×16 LED 矩阵显示，7 段数码管计分
- 刷新率 60Hz，延迟 <10ms
- 掌握了编写 Verilog 的能力

实习经历

眸视科技有限公司(机器人制造公司) 北京，2024.07 – 2024.09

嵌入式测试工程师实习生

- 测试新一代防爆机器人嵌入式控制面板
- 优化电源切换延迟并进行回归分析
- 示波器分析 CAN/RS485/RS232 信号与电源干扰
- 使用 C 实现看门狗复位，完成单片机自动重启

宁波比昂芯科技有限公司（交大博士生实验室） 浙江，2025.07 – 2025.09

训练数据生成工程师

- 标注模拟与混合信号电路用于大模型训练
- 标注 AMS 端口与网络
- 执行交叉验证确保数据一致性
- 通过 python 编写辅助程序，使核对更方便

综合亮点

- 熟悉 Verilog RTL 设计流程，具备模块化硬件设计与仿真验证经验
- 具备数字电路、嵌入式系统及 PCB 硬件开发经验
- 熟悉 FPGA 开发流程及常用 EDA 工具
- 具有 VLSI 设计与计算机体系结构相关课程背景