# <System On Chip>

- PS2 keyboard Transmitter & receiver-

ㆍ 제출 레포트

전자공학과 2015142011 류찬

## 목 차

| Personal System/2 transmitter | р    | 01~17 |
|-------------------------------|------|-------|
| PS2 basic theory              | р    | 01~03 |
| PS2 transmitter keyboard code | р    | 04~09 |
| PS2 tb_keyboard T code        | р    | 09~12 |
| PS2 tansmitter Simulation     | р    | 12~17 |
|                               | ==== | ===== |
| Persinal System/2 receiver    | p    | 18~28 |
| PS2 receiver basic theory     | р    | 18~18 |
| PS2 receiver keyboard code    | р    | 19~22 |
| PS2 tb_keyboard R code        | р    |       |
| PS2 receiver Simulation       | р    | 24~28 |
|                               | ==== | ===== |
| 소감                            | р    | 29~30 |

#### Personal System/2의 구현

→ Personal System/2 : IBM PC의 Keyboard와 마우스의 입력 인터페이스이다.

#### Keyboard의 구현 방식

+ 키가 눌렸을 때 : 11-bit 하나의 code 전송

+ 키가 떨어질 때 : 두 개의 SCAN Code 전송(F0 -> Key code)


+ 키가 계속 눌려있을 때 : 해당 Key Code를 100ms마다 전송

For example

When input 'd',

Scan code for 'd' = 23 = 0010,0011

즉 클럭과 데이터 파형은



다음과 같이 나타난다.


위와 같은 방식으로 Keyboard의 Transmitter와 Receiver을 구현할 예정이다.(이번 학기의 실습에는 Keyboard의 데이터 입력만 처리한다.)

시뮬레이션을 위한 PS/2의 데이터 Transmitter의 설계 조건이다.

- System CLK: 100MHz

- PS/2 CLK : 20KHz (50us)

- PS/2 PCLK : 80KHz




위의 Design Scheme을 통해 보면

처음 PS/2 DATA가 falling edge일 때 Transmitter는 Start된다.

PS/2 CLK에서 data전송은 High-Low-Low-High(1,0,0,1)가 한 주기로 사용된다.

PS/2 PCLK는 PS/2 CLK의 4 배에 해당한다. (즉 주기의 길이는 1/4이라 할 수 있다.) 따라서 4개의 PS/2 CLK를 한 세트로 DATA를 동기화시켜 전송한다.



#### State Diagram을 통해 알 수 있는 사실로는

- 1) nRst이 '0'인 상태일 때에, State는 IDLE인 상태이다. (즉, 모든 동작은 unable되어 있다.)
- 2) Flag가 '1'인 상태에서 IDLE상태에서 START상태로 이동한다.
- → START 상태에서는 tx\_data에 temp\_data의 값을 저장한다.
- 3) pclk\_cnt가 3이 되면 START상태에서 SEND상태로 이동한다.
- → SEND 상태에서는 tx\_data에 (0과 tx\_data의 7부터 1까지의 비트를 'and')하여 저장 한다.
- → 이후 pclk cnt의 값이 3이면 bit cnt의 값에 1을 더한다.
- → 이를 bit\_cnt가 7이 될 때 까지 반복한다.
- 4) bit\_cnt가 7이 되었으면 SEND 상태에서 PARITY 상태로 이동한다.
- → PARITY비트는 ODD parity이다. (즉, '0'으로 고정된다.)
- 5) bit\_cnt가 5가 되면 STOP 상태로 이동한다.
- → 여기서 bit출력은 항상 1이 된다.
- 6) pclk cnt가 3가 되면 STOP 상태에서 IDLE 상태로 이동한다.

다음으로 PS/2 Transmitter를 코딩한다.

```
library leee;
      use ieee.std logic 1164.all;
 3
      use ieee.std_logic_arith.all;
 4
      use ieee.std logic unsigned.all;
 5
 6
      entity ps2 keyboard is
 7
        port
 8
          nRst : in std_logic;
clk : in std_logic;
9
10
          clk
                                        -- 100MHz, 10ns
11
          start_sig : in std_logic;
          data : in std logic_vector(7 downto 0);
ps2 clk : out std logic;
12
13
14
          ps2 data : out std logic
15
        ):
16
17
      end ps2 keyboard;
```

코딩에 필요한 library를 선언하고 entity를 만든다.

entity는 PS/2 Transmitter의 구조를 의미한다. 즉 nRst, clk, start\_sig, data은 입력 포트로 사용되고, ps2\_clk와 ps2\_data는 출력 포트로 사용된다.

추가로 data는 std\_logic\_vector(7 downto 0)로 선언되어 있는데, 이는 다른 포트들(1bit)과는 다르게 data 포트는 7부터 0의 8개 bit를 사용한다는 것을 알 수 있다.

```
architecture BEH of ps2 keyboard is
20
21
       type state type is (IDLE, START, SEND, PARITY, STOP);
22
         signal state : state_type;
         signal cnt
23
                            : std logic vector(9 downto 0); -- 1024
24
         signal pclk
                           : std logic;
25
         signal pclk cnt
                           : std logic vector(1 downto 0);
                          : std_logic_vector(7 downto 0);
26
         signal bit cnt
         signal temp_data : std_logic_vector(7 downto 0);
27
28
         signal tx data
                             : std logic vector (7 downto 0);
29
30
         signal start d
                             : std logic;
31
         signal flag
                             : std logic;
```

다음으로 architecture 부분을 설정한다.

Architecture를 통해 우리는 PS/2 Transmitter의 실행을 유도할 수 있다. 즉 architecture문은 Transmitter의 행동(BEHave)를 설정 가능하다.

먼저 type문을 통해 state\_type을 IDLE, START, SEND, PARITY, STOP의 5가지 상태에 관해 설정한다.

이렇게 설정한 state는 state\_type의 signal로 설정한다.

다음으로 각 signal을 설정한다.

이렇게 signal로 설정된 각 데이터는 entity 내부에서 데이터를 주고받을 수 있게 한다.

```
begin
36
37
         process (nRst, clk)
38
           begin
             if(nRst = '0') then
39
                       <= (others => '0');
40
                cnt
41
               pclk
                       <= '0';
42
              elsif rising edge (clk) then
43
               if(cnt = 624) then
                         <= (others => '0');
44
                  cnt
45
                  pclk
                         <= not pclk;
46
                else
47
                         <= cnt + 1;
                  cnt
48
                end if;
49
              end if:
         end process;
```

begin문 이후로는 architecture의 실제 서술부가 시작된다. 이는 process에서 실행된다.

process문은 괄호 안의 nRst, clk의 값에 따라 순차적으로 진행된다. 먼저 nRst이 '0'일 때 (40~41줄의 내용을 실행) cnt, pclk의 값에 '0'을 넣어 초기화한다. (여기서 cnt는 vector값으로 다양한 비트를 갖는데, 그 모든 값을 '0'으로 초기화했다.)

그리고 nRst의 값이 만약 '0'이 아니라면(여기서는 bit를 사용하므로 '1'일 때를 의미한다) 그 상황에서 클럭의 rising\_edge(상승 엣지)가 일어나면, cnt의 상태에 따라 진행하는데 이전 상태에서 cnt의 모든 값은 '0'으로 초기화 되어서 43줄에 앞서 46줄이 진행될 것이다.

46줄에서 cnt는 cnt+1의 값이 저장되게 된다.

이후 cnt의 값이 624에 도달하면 cnt를 "0000000000"으로 초기화 시킨 뒤 pclk의 값을 not을 통해 반전시킨다(~pclk)

→ (0~624)x2를 통해 1250번 마다 한 클럭을 생성할 수 있게 한다.

```
process (nRst, clk)
54
            begin
55
              if (nRst = '0') then
56
                  start d
                            <= '0';
                            <= '0';
57
                 flag
58
                  temp data <= (others => '0');
59
              elsif rising_edge(clk) then
60
                 start d
                            <= start sig;
                if (start d = '0') and (start sig = '1') then
61
                            <= '1';
62
                 flag
63
                 temp data <= data;
64
                elsif(state = START) then
                            <= '0';
65
                 flag
66
               end if:
67
             end if;
68
           end process;
```

이번 process에서는 nRst, clk의 값에 따라 start\_d, flag, temp\_data에 변동을 주게 된다. 먼저 nRst가 '0'인 상태에서

start\_d와 flag, temp\_data를 '0'으로 초기화시킨다.

이후 clk가 rising edge상태일 때에는 다른 조건과 관계 없이 start\_d에 start\_sig의 값을 저장한다.

- 1) 이후 start\_d의 값은 '0'이고, start\_sig의 값이 '1'이라는 조건이 충족된 상태에서 flag에는 '1'을 대입하고, temp\_data에는 data의 값을 저장한다.
- 2) (1)의 조건이 충족되지 않은 상태에서 state의 값과 START의 값이 같다면 Flag를 다시 '0'으로 초기화시킨다.

```
process (nRst, pclk)
72
            begin
73
              if (nRst = '0') then
74
                state
                          <= IDLE;
75
                pclk cnt <= (others => '0');
76
                bit cnt
                          <= (others => '0');
                          <= (others => '0');
77
                tx data
```

nRst의 값이 '0'일 때 state는 IDLE상태가 된다.

이후 pclk\_cnt와 bit\_cnt, tx\_data의 세 부분을 모두 초기화한다.

```
78 elsif rising_edge(pclk) then
79 case state is
```

pclk가 rising edge인 상태에서 state의 값에 따라 각각의 상태를 진행시킨다.

```
81
                   when IDLE =>
82
                    if(flag = '1') then
83
                       state <= START;
84
                     else
85
                       state <= IDLE;
86
                     end if:
87
                       pclk cnt <= (others => '0');
88
                                 <= (others => '0');
                       bit cnt
                               <= (others => '0');
89
                       tx data
```

먼저 state가 IDLE상태일 때(위의 프로세서가 진행된 상태라면 state는 IDLE상태에 해당될 것이다)

flag비트가 먼저 '1'로 세트되어 있는 상태라면 state를 START로 이동시킨다.

만약 flag비트가 '1'로 되어있지 않은 상태라면 다시 state의 값은 IDLE로 되돌아간다.

상태를 if문에 따라 진행한 뒤 pclk\_cnt, bit\_cnt, tx\_data의 모든 값들을 '0'으로 초기화시킨다.

```
when START =>
92
                    if (pclk cnt = 3) then
93
                      pclk cnt <= (others => '0');
94
                                <= SEND;
95
96
                      pclk cnt <= pclk cnt + 1;
97
                      state
                                <= START;
98
                    end if;
99
                      tx data <= temp data;
```

다음으로 state가 START상태일 때(이전의 case에서 flag가 '1'이면 START의 값이 되었을 것이다.)

pclk\_cnt의 값이 3일 때 다시 pclk\_cnt의 값을 초기화 시킨 후 state에SEND를 저장하여 이후 단계로 진행하게 한다.

pclk\_cnt의 값이 3이 아니라면, pclk\_cnt의 값에 1을 더한 값을 저장시키고, state는 시작점 인 START로 되돌아간다.

<즉, pclk\_cnt의 값이 3이 될 때까지 pclk\_cnt의 값을 증가시키고, 원하는 상태에 도달하면 pclk cnt를 초기화 한 뒤 SEND상태로 진행한다.>

```
when SEND =>
102
                    if(pclk_cnt = 3) then
103
                      pclk_cnt <= (others => '0');
                      if(bit cnt = 7) then
104
                        bit_cnt <= (others => '0');
105
106
                               <= PARITY;
107
                        tx data <= '0' & tx data(7 downto 1);
108
109
                        bit cnt <= bit cnt + 1;
                                <= SEND;
110
                        state
111
                      end if:
112
                    else
113
                      pclk cnt <= pclk cnt + 1;
                                <= SEND;
114
                      state
                    end if;
115
```

State의 값이 SEND가 되었을 때

102줄과 112줄과 연결되어 있다.

pclk\_cnt의 값이 3이 아니라면 state는 이 이상 진행되지 않고(state의 처음 when 도달값인 SEND를 다시 넣는다) pclk cnt의 값을 1 추가한다.

이후 102줄 즉 pclk\_cnt의 값이 3이 되었을 때 pclk\_cnt를 모두 '0'으로 초기화한다. 또한 104줄과 107줄도 서로 연결되어 있다.

102줄이 실행될 때마다 bit\_cnt의 값을 확인하여 그 값이 7이 아닐 때 bit\_cnt에 1을 더한 값을 저장하고 tx\_data에는 '0'과 tx\_data(7 downto 1)을 서로 '&'즉, 연결연산 하여 저장시킨다.

-> 0이 왼쪽에 하나씩 추가되는 것으로 보아 오른쪽으로 shift연산을 진행함을 알 수 있다. 따라서 코드에서는 값이 절반씩 줄어드는 효과를 보일 것이라는 것을 짐작 할 수 있다. 이를 bit\_cnt가 7이 될 때까지 반복한 후 bit\_cnt가 7이 되었을 때 모든 bit\_cnt의 값을 '0'd로 초기화 한 후 state에 PARITY를 넣어 진행시킨다.

```
117
                   when PARITY =>
                     if (pclk cnt = 3) then
118
119
                       pclk cnt <= (others => '0');
120
                                  <= STOP;
                       state
121
122
                       pclk cnt <= pclk cnt + 1;
                                  <= PARITY;
123
                       state
124
                     end if:
```

State의 값이 SEND가 되었을 때

pclk의 값이 3이 될때까지 값을 증가시키다 3이 되면 STOP으로 진행한다.

```
126
                   when STOP =>
127
                     if (pclk cnt = 3) then
128
                       pclk cnt <= (others => '0');
129
                       state
                                 <= IDLE;
130
                     else
131
                      pclk cnt <= pclk cnt + 1;
132
                                 <= STOP;
                       state
133
                     end if;
134
135
                  when others =>
136
                                <= STOP;
                       state
137
                     end case;
138
                   end if;
139
                end process;
```

State가 STOP 상태가 되었을 때

pclk cnt가 3이 될 때까지 증가시키다 3이 되면 IDLE상태로 넘어간다.

State가 위의 값들이 아닐 때에는 state는 STOP상태에 머문다.

```
142
                ps2 clk <= '0'
                                        when pclk cnt >=1 and pclk cnt <= 2
                                      else '1';
143
144
                ps2_data <= tx_data(0) when state = SEND else
145
                             .0.
                                        when state = START or state = PARITY
146
                                      else '1';
147
148
149
            end BEH;
```

pclk\_cnt의 값이 1보다 크고 2보다 작을 경우(1 or 2일 경우) ps2\_clk에 '0'을 할당한다.

그렇지 않을 경우(0 or 3일 경우) ps2\_clk에 '1'을 할당한다.

State가 SEND일 때 ps2\_data에 tx\_data의 LSB 값을 할당한다.

State가 START이거나 PARITY일 때는 '0'으로 초기화한다.

그 외의 경우에 ps2 data의 값은 항상 '1'이 된다.

#### 이후로 ps2\_keyboard의 Testbench를 구현하여 시뮬레이션을 진행한다.

```
library ieee;
 2
      use ieee.std logic 1164.all;
 3
      use ieee.std_logic_arith.all;
      use ieee.std logic unsigned.all;
 5
 6
      entity tb ps2 keyboard is end;
 8
      architecture BEH of tb ps2 keyboard is
 9
10
       component ps2 keyboard is
11
          port
12
           nRST : in std_logic;
clk : in std_logic;
start_sig : in std_logic;
data : in std_logic_vector(7 downto 0);
ps2_clk : out std_logic;
ps2_data : out std_logic
13
            nRST
                            : in std logic;
14
15
16
17
18
          );
19
20
       end component;
21
        22
23
24
25
        signal ps2 clk : std logic;
signal ps2 data : std logic;
27
28
        signal internal cnt : std logic vector(80 downto 0);
```

먼저 tb의 entity문은 단순히 tb ps keyboard를 구현시키는 것으로 끝낸다.

Component문에 실제로 내부에서 사용될 각 포트를 설정한다.

다음의 process를 진행하기 전에 signal을 통해 entity간의 동적 데이터를 주고받을 수 있게 각각의 요소를 설정한다.

```
31
      begin
32
33
        process
34
          begin
            if (NOW = Ons) then
35
              nRst <= '0', '1' after 200ns;
36
37
            end if:
             wait for lsec;
38
39
          end process;
41
          process
42
               clk <= '0', '1' after 5ns;
43
44
               wait for lons:
45
            end process;
46
            process (nRst, clk)
47
48
              begin
                if (nRst = '0') then
49
50
                   internal cnt <= (others => '0');
                 elsif rising edge (clk) then
52
                   internal_cnt <= internal_cnt + 1;</pre>
53
                 end if;
54
               end process;
```

세 개의 process문에 대해 설명하겠다. 먼저 nRst에는 '0'을 할당하다 200ns 뒤부터는 '1'을 넣는다. 이 '1'의 데이터는 1sec까지 유지된다.

다음 process에서 clk이 '0'이 들어온 후 5ns가 지나면 '1'을 10ns까지 유지시킨다. 즉 0, 1이 5ns로 반복되는 일종의 PWM신호라고 볼 수 있다.


마지막 process에서는 nRst이 '0' 일 때 internal\_cnt의 모든 요소를 '0'으로 초기화한다. 이후 clk이 rising edge이고, nRst이 '1'인 상황에서 internal\_cnt는 1씩 증가한다.

Internal\_cnt의 값이 1000 or 200000일 때 start\_sig의 값에 '1'을 할당한다.
-> 이외의 상황에서 start sig는 '0'의 값을 갖는다.

Internal\_cnt의 값이 900 ~ 1100 일 때 data 의 값에 0xf0을 할당한다.
Internal\_cnt의 값이 19000 ~ 210000일 때 data 의 값에 0x23을 할당한다.
-> 이외의 상황에서 data 는 '0'의 값을 갖는다.

```
U ps2 keyboard : ps2 keyboard
62
           port map
63
                           => nRst,
64
               nRst
                           => clk,
                clk
               start_sig => start_sig,
66
               data => data,
ps2_clk => ps2_clk,
67
68
69
                ps2 data => ps2 data
70
              );
71
            end BEH;
72
```


각 component에 port를 실제로 사용하기 위하여 입력한다. Port map에서 연결됨을 알 수 있다.



다음은 위의 Test bench와 keyboard transmiiter을 구현하여 진행한 시뮬레이션의 결과이다

.

위 시뮬레이션에 관한 설명은 밑에서 한 장씩 하기로 하겠다.



먼저 IDLE상태에서 START로 진행하기 전까지의 상태이다.


nRst 시그널은 '0'으로 존재하는데, 이 때 state는 IDLE상태이며 pclk\_cnt, bit\_cnt, tx\_data 는 모두 '0으로 초기화 된 상태이다.

nRst은 200ns 뒤에 '1'값을 부여받는다.

start\_sig가 '1'인 상태가 되면 flag는 '1'이 된다. 그 때 temp\_data에 data의 값이 입력된다.

pclk의 rising edge 상황에 맞추어 시뮬레이션은 판별하는데, 이 rising edge의 상황에서 flag 가 '1'이면 state는 START로 이동한다.

이후, pclk\_cnt, bit\_cnt, tx\_data는 모두 '0'으로 다시 초기화된다.




다음으로 START에서 SEND까지의 시뮬레이션 결과이다.

pclk\_cnt의 값은 0, 1, 2, 3으로 pclk의 rising edge에 맞추어 증가함을 볼 수 있다.

그리고 pclk\_cnt의 값이 '3'에 도달했을 시 state는 SEND로 이동하게 된다.

각 pclk\_cnt의 값이 증가 할 때 마다(pclk의 rising edge이다) tx\_data에 temp\_data의 값을 입력받는데, 이 시뮬레이션에서 둘의 값은 같은 상태이기 때문에 움직임은 보이지 않는다.




SEND상태에서는 pclk\_cnt의 값이 3이 될 때마다 bit\_cnt의 값을 하나씩 증가시킨다.

그리고 tx\_data의 값이 절반으로(반으로 나눈 후 정수 부분만을 취한다) 나뉘는 현상을 볼 수 있는데, 이는 위에 설명했듯


tx\_data <= '0' & tx\_data(7 downto 1) 의 코드가 있었기 때문이다.

tx\_data는 오른쪽으로 shift되면서 0으로 원래 코드가 대체되는데, 이 때문에 값이 절반씩 줄어드는 것처럼 보이게 된 것이다.

이를 반복하다 bit\_cnt이 값이 '7'에 도달하면 state는 PARITY로 이동하게 된다.




state가 PARITY 상태일 때 pclk\_cnt가 '3'이 될 때까지 대기하가 '3'에 도달하면 STOP상태로 이동한다.




state가 STOP상태도 마찬가지로 pclk\_cnt가 '3'일 때까지 대기하다 '3'에 도달하면 다시 IDLE상태로 이동하게 된다.

다음으로 PS2 Receiver을 설계한다.



먼저, PS/2 DATA가 falling edge일 때 START가 실행된다.

DATA와 PARTIY, STOP상태는 PS/2CLK의 falling edge상태에 맞춰 PS/2 DATA와 동기화되어 진행된다.



nRst이 '0'인 상태에서 IDLE상태로 유지된다.

PS2/CLK가 falling edge인 상태에서 ps2\_data\_det가 '1'이면 IDLE에서 START로 이동한다. 다음부터는 PS2/CLK가 rising edge일 때 검사를 진행한다.

START에서 rising edge일 때 ps2\_clk\_det가 '1'이면 RECEIVE로 이동하여 RECEIVE에서 bit cnt의 값이 7이 될 때까지 증가시킨다.

RECEIVE 상태에서는 ps2\_clk\_det가 '1'일 때 bit\_cnt의 값을 증가시킨다.

이후 temp\_data에 ps\_data와 temp\_data(7 downto 1)값의 and연산값을 저장한다.

bit\_cnt의 값이 7인 상태에서 PARITY로 이동한다.

ps2\_clk\_det가 다시 '1'이 되면 STOP이 된다.

STOP상태에서 ps2 clk det가 '1'이 되면 다시 IDLE상태로 돌아간다.

#### 다음으로 PS2/receiver을 코딩한다

```
2
     library ieee;
       use ieee.std logic 1164.all;
3
4
       use ieee.std logic arith.all;
5
       use ieee.std_logic_unsigned.all;
6
7
     entity ps2 receiver is
8
       port
9
                         : in std logic;
0
         nRst
1
         clk
                         : in std logic;
                        : in std logic;
2
        ps2 clk
3
        ps2 data
                        : in std logic;
4
        received data : out std logic vector(7 downto 0);
                        : out std logic
15
         valid
16
       );
     end ps2 receiver;
```

위의 transmitter설명과 같다.

Library를 통해 연산 등의 단계에 필요한 로직을 불러내고, entity문에서 port를 디자인한다.

```
19
      architecture BEH of ps2 receiver is
20
21
       type state type is (IDLE, START, RECEIVE, PARITY, STOP);
22
      signal state
                          : state type;
23
       signal ps2 clk d
                          : std logic;
24
       signal ps2 data d : std logic;
       signal ps2 clk det : std logic;
25
       signal ps2 data det : std logic;
26
27
       signal bit cnt : std logic vector(3 downto 0);
28
       signal temp data : std logic vector(7 downto 0);
```

Architecture를 진행하기 전, type과 signal을 각각 미리 설정한다.

각 단계에 대한 설명은 이전에 미리 했기에 생략한다.

```
30
      begin
31
32
        process (nRst, clk)
33
          begin
34
            if (nRst = '0') then
35
              ps2 clk d
                              <= '0':
                              <= '0':
36
              ps2 clk det
37
              ps2 data d
                              <= '0';
                            <= '0';
38
              ps2 data det
39
            elsif rising edge (clk) then
40
              ps2 clk d
                              <= ps2 clk;
41
              ps2 data d
                              <= ps2 data;
42
43
              if (ps2 data d = '1') and (ps2 data = '0') then
44
                ps2 data det <= '1';
45
              else
46
                ps2 data det <= '0';
47
            end if:
48
49
            if (ps2 clk d = '0') and (ps2 clk = '1') then
50
              ps2_clk det
                            <= '1';
51
            else
52
              ps2 clk det <= '0';
53
            end if;
54
          end if:
55
        end process;
```

첫 번째 process문은 nRst, clk에 따라 동기화되어 진행된다.

nRst가 '0'일 때에 ps2\_clk\_d, ps2\_clk\_det, ps2\_data\_d, ps2\_data\_det의 값을 모두 '0'으로 초기화한다.

nRst이 '1'이고 clk가 rising\_edge일 경우에 ps2\_clk\_d에 ps2\_clk값을 넣고 ps2\_data\_d에 ps2\_data를 입력한다.

- → 그 상태에서 ps2 data d가 '1'이고 ps2 data가 '0'이면 ps2 data det에 '1'을 넣고
- → 그렇지 않은 상태이면 ps2 data det에 '0'을 넣는다.
- → 이후 ps clk d 가 '0'이고, ps2 clk가 '1'인 상태라면 ps2 clk det에 '1'을 입력하고
- → 그렇지 않은 상태라면 ps2\_clk\_det에는 '0'을 넣는다

위의 **4**가지 상태에서 **1**, **2**번째 줄과 **3**, **4**번째 줄은 서로 영향을 주는 것을 알 수 있다.

```
process (nRst, clk)
57
58
        begin
59
             if (nRst = '0') then
60
                               <= IDLE;
               state
61
                               <= (others => '0');
              bit cnt
62
              temp data
                              <= (others => '0');
63
              received data <= (others => '0');
                               <= '0';
64
              valid
```

다음 process에서

nRst이 '0'이면

state는 IDLE상태가 되고

모든 bit\_cnt, temp\_data, received\_data, valid의 값을 '0'으로 초기화시킨다.

```
67 elsif rising_edge(clk) then
68 case state is
```

이후nRst이 '1'인 상태에서 clk가 rising\_edge인 상태에서 state의 상태에 따라 각각의 상태가 진행된다.

```
when IDLE
                             =>
70
71
                 if (ps2 data det = '1') then
72
                   state
                           <= START;
73
                 else
74
                          <= IDLE;
                   state
75
                 end if:
76
                               <= (others => '0');
                   bit cnt
77
                   temp data <= (others => '0');
78
                                <= '0';
                   valid
```

이전 process에서 state는 IDLE상태에 위치할 것이라는 사실을 알 수 있다.

- 그 상태에서 ps2 data det가 '1'이 되면 state는 START를 입력 받는다.
- 그렇지 않은 상태에서는 IDLE상태가 유지된다.

if문이 끝난 후에 bit cnt, temp data, valid의 모든 값을 '0'으로 초기화한다.

state가 START의 상태에서

ps2 clk det가 '1'이면 state는 RECEIVE로 진행된다.

```
when RECEIVE
88
                 if (ps2 clk det = '1') then
89
                   if (bit cnt = 7) then
90
                     bit cnt
                              <= (others => '0');
                               <= PARITY;
91
                     state
92
                   else
93
                     bit cnt
                               <= bit cnt + 1;
94
                               <= RECEIVE;
                     state
95
                   end if:
96
                     temp data <= ps2 data & temp data(7 downto 1);
97
98
                     state <= RECEIVE;
99
                 end if;
```

state가 RECEIVE 상태에 도달하였을 때

ps2\_clk\_det가 1이면 bit\_cnt의 값을 확인한다. (ps2\_clk\_det가 0이면 state는 RECEIVE상태에 머무른다.)

bit\_cnt가 7이면 bit\_cnt를 'O'으로 초기화하고 state는 PARITY로 진행한다.

bit cnt가 7이 아닐 경우 bit cnt에 1을 추가시킨다.

if문이 끝난 후에 temp\_data에 ps2\_data와 temp\_data(7 downto 1)의 값을 연결 연산한다.

(위의 연결 연산의 결과는 시뮬레이션에서 설명하겠다.)

```
101
              when PARITY =>
102
                if (ps2 clk det ='l') then
103
                           <= STOP;
                  state
104
                else
105
                           <= PARITY;
                  state
106
                end if;
107
                received data <= temp data;
```

state가 PARITY값일 때

ps2\_clk\_det가 '1'이면 state는 STOP이 된다.


ps2\_clk\_det가 '1'이 아닐 경우 state는 PARITY에 머물게 된다.

이후 received data에 temp data의 값을 입력받는다.

```
109 when STOP =>
110 if (ps2_clk_det ='l') then
111 state <= IDLE;
112 else
113 state <= STOP;
114 end if;
```

State가 STOP일 때

ps2 clk det가 '1'이면 state는 IDLE로 되돌아간다.



state가 위의 when상태에 해당하지 않을 경우 IDLE상태로 보낸다. 위의 코딩을 마치고 BEH를 마친다. 이어서 PS2/receiver의 Test bench를 코딩한다.

```
library ieee;
      use ieee.std logic 1164.all;
 3
      use ieee.std logic arith.all;
 4
      use ieee.std logic unsigned.all;
 5
 6
      entity tb_ps2_receiver is end;
     architecture BEH of tb ps2 receiver is
 8.4
 9
10
       component ps2 keyboard is
          port
12
13
            nRst
                           : in std_logic;
                           : in std_logic;
                                              -- 100MHz, 10ns
14
            clk
            start_sig
15
                           : in std logic;
: in std logic vector(7 downto 0);
            data
16
                         out std_logic;
            ps2 clk
17
18
            ps2_data
19
20
        end component;
21
22
        component ps2_receiver is
23
          port
24
            nRst
25
                           : in std logic;
26
            clk
                           : in std logic;
27
            ps2_clk
                           : in std_logic;
28
            ps2 data
                           : in std logic;
29
            valid
                           : out std logic;
            received_data : out std_logic_vector(7 downto 0)
30
          1:
31
32
      end component;
33
      signal nRst
                           : std logic;
35
      signal clk
                           : std_logic;
      signal start_sig : std_logic;
36
37
      signal data
                            : std_logic_vector(7 downto 0);
      signal ps2_clk
signal ps2_data
38
                           : std_logic;
39
                           : std logic:
40
      signal valid
                            : std logic;
      signal received data: std logic vector(7 downto 0);
signal internal cnt : std logic vector(80 downto 0);
```

위의 transmitter의 T\_B와 마찬가지로 entity를 선언한 뒤 signal과 각 포트를 design한다.

```
44
      begin
45
46
        process
47
         begin
48
           if (NOW = 0 ns) then
              nRst <= '0', '1' after 200ns;
49
50
            end if;
            wait for lsec;
51
52
          end process;
53
54
        process
55
          begin
            clk <= '0', '1' after 5ns;
56
57
            wait for 10ns;
58
        end process;
59
60
        process (nRst, clk)
61
         begin
62
            if(nRst = '0') then
63
              internal_cnt <= (others => '0');
64
            elsif rising edge (clk) then
65
              internal_cnt <= internal_cnt + 1;
66
            end if;
          end process;
```

세 process를 순서대로 설명하면 nRst에 처음 0~199ns까지는 '0'을, 200ns~1s까지는 '1'을 할당한다.

clk에 '0'을 입력받다가 5ns~10ns까지는 '1'을 할당하여 10ns짜리의 50% PWM을 만든다. (이는 clock신호로 활용된다.)

nRst가 '0'일 때 internal cnt의 모든 bit를 '0'으로 초기화한다. nRst이 '0'이 아니고, clk신호가 rising edge인 상황에서 internal cnt는 '1'씩 증가한다.


start\_sig는 internal\_cnt가 1000 or 200000이의 값을 가질 때에만 '1', 그렇지 않을 때는 항상 '0'의 값을 갖는다.

internal\_cnt가 900~1100의 값을 때에 data는 (0xf0)의 값을, 190000~210000의 값을 때에는 (0x23)의 값을 할당받는다.

```
U ps2 keyboard : ps2 keyboard
75
          port map
76
            (
77
              nRst
                            => nRst,
78
              clk
                            => clk,
79
              start sig
                            => start sig,
80
              data
                            => data,
81
              ps2 clk
                            => ps2 clk,
82
              ps2 data
                            => ps2 data
83
           );
84
85
          U ps2 receiver : ps2 receiver
86
          port map
87
            (
88
              nRst
                            => nRst,
89
                            => clk,
              clk
90
              ps2 clk
                            => ps2 clk,
91
              ps2 data
                            => ps2 data,
92
              valid
                            => valid,
93
              received_data => received data
94
            );
95
          end BEH;
96
```

각 포트를 할당한 후 test bench의 코딩을 마친다.

#### 두 receiver의 keyboard와 Test\_bench의 시뮬레이션을 진행한다.




두 시뮬레이션은 Dlveder에 의하여 나뉜 상태인데, 알아보기 쉽게 transmitter와 receiver을 나누었다. 이는 divice의 port명을 보면 확인할 수 있다.

처음에 nRst의 값이 '0'인 상태에서 state는 IDLE상태이다. nRst은 200ns 뒤에 '1'을 부여받는다.


nRst의 값이 '0'인 상태에서bit\_cnt, temp\_data, received\_data, valid는 모두 '0'으로 초기화된 상태이다.

이후 clk가 rising edge일 때에 상태가 변화한다.




먼저 IDLE상태에서 ps2\_data\_det가 '0'일 때에는 state가 유지되다가, ps2\_data\_det가 '1'이 되면 state는 START로 넘어가게 된다.

그리고 bit\_cnt, temp\_data, valid의 모든 값을 '0'으로 초기화한다.



이전과 마찬가지로 ps2\_clk\_det가 '1'이 되면 state는 RECEIVE로 넘어간다.




RECEIVE에서 PARITY로 진행되기 전까지 ps2\_clk\_det가 '1'일 때마다 bit\_cnt는 1씩 증가한다.

또한 temp\_data의 7~1의 비트와 ps2\_data를 '&'연산 즉 연결 연산하여 그 값을 temp\_data에 넣는다(여기서 본래 temp\_data와 ps2\_data는 0이여서 변경이 없다가, temp\_data가 1이된 순간부터 temp\_data는 1씩 증가하며 shift됨을 확인 가능하다)

반복하다 bit\_cnt가 7이 되면 다시 0으로 초기화 된 후 PARITY 상태가 된다.

이후 received\_data에 temp\_data 값을 저장시킨다.



다음으로 ps2\_clk\_det가 '1'이 될 때 마다 state는 PARITY -> STOP -> IDLE로 이동한다. +> state가 STOP상태일 때 valid는 '1'의 값을 할당받는다.

이를 통해 PS2/Transmitter와 Receiver을 구현하였다.

이를 키보드에 장입시킨 후 확인해 보면

Ex ) d : 35 = 0011,0101 ----> ps2\_data(10101100) d : F0 = 1111,0000 -----> ps2\_data(d0 d1 d2 d3 d4 d5 d6 d7)

이와 같이 transmitter와 receiver에 나타남을 알 수 있다.

### Report 소감.. (결과 및 고찰)

먼저 처음 report를 적으면서 어떻게 진행해야 하는지, 어떤 방식으로 코딩과 시뮬레이션을 진행해야 하는지에 대해서 고민이 많았다.


학교에서 Test\_Bench에 대해 처음 배운 주에 예비군을 갔었기 때문에 듣지 못했고, 이후로 는 바로 실습이 진행되어 따라가기에 많이 힘에 부쳤던 때문이다.

때문에 주변 동기들과 먼저 수업을 이수한 선배들에게 Test\_bench를 이용한 시뮬레이션 방법에 대해 공부를 하였고 그 이후 레포트를 작성하자는 생각을 했다.

그런데 오히려 그렇게 진행을 했더니 더 수월하게 공부 할 수 있었던 것 같은 느낌이다.

학교에서 수업을 녹음하며 이해하지 못한 상태로 필기하고, 코딩했던 부분을 밤을 새가며 다른 학생들에게 배운 후에 다시 공부하였더니 더 재미있고 빠르게 습득되었다.

그를 통해 시뮬레이션과 코딩을 하였는데, 잘못 코딩한 부분이 오류가 났었다. 작은 오타였는데, 그것 때문에 RECEIVER에서 생각지 못한 시뮬레이션이 발생했다.



재미있게도 이 오류 덕분에 SOC에 대해 더 깊이 이해할 수 있게 되었다.

당시까지만 해도 마우리 찾아도 어디가 잘못된지 알 수 없어, 시뮬레이션의 오류 이유를 찾기 위해 모든 PORT를 매칭하며 잘못된 부분을 찾아 보았다.

그렇게 처음부터 모든 코드와 시뮬레이션을 비교하며 동작의 원리와 결과를 정독하다보니 keyboard receiver의 첫 번째 process문에서 ps2\_clk신호와 ps2\_data신호를 반대로 적었음을 알아차리게 되었다.

그 후 잘못된 부분을 수정하고 다시 코딩을 하자 위의 시뮬레이션처럼 문제 없이 실습을 마칠 수 있었다.

이후로 이해가 잘 가지 않았던 부분은 '&' 연산자에 대한 부분인데, 방학동안 공부했던 JAVA언어나 다른 컴퓨터 언어에서 &연산자는 'and'로, 보통 2진수에서는 이전의 숫자에 곱하는데 여기서는 다른 방식이라 조금 헷갈렸다.

그것을 해결하기 위해 인터넷 검색과 자습을 바탕으로 많은 공부를 하였고, 실습을 마칠 때에는 모든 코딩을 직접 짜는건 힘들어도 이해할 수는 있게 되었다.

아무것도 모르는 상태에서 실습을 진행할 때는 막막하고, 오류가 발생할 때에는 화가 나기도 했지만 이번 실습을 했기 때문에 적어도 PS2 keyboard의 코딩에 필요한 모든 요소와 PORT, 시뮬레이션을 위한 Test\_bench에 대해 많은 공부를 하였고, 이후의 수업에도 도움이 될 지식을 쌓을 수 있었다.

그리고 다음 수업부터는 진도를 빠르게 따라잡을 수 있어 다른 이들의 도움 없이도 충분히 혼자 진행 할 수 있을 것이라 생각한다.