1 原理

1.1 論理ゲートの動作

表 1 から表 5 に各論理ゲートの真理値表を図 1 から図 5 に各論理ゲートの MIL 記号を示す. NOT ゲートは入力を反転するゲートである. AND ゲートは 2 個以上の全入力が High の時 High, それ以外のとき Low を返すゲートである. OR ゲートは 2 個以上の入力のうち 1 つでも High があれば High, 全入力が Low のときは Low を返すゲートである. また NAND ゲートは AND ゲート, NOR ゲートは OR ゲートをそれぞれ反転したゲートである. 図 6 に各論理ゲートの動作確認用の回路を示す. これによりワークスペース上の各ゲートが真理値表の通りの動作をしていると確認できた.

X	$Y = \overline{X}$
0	1
1	0

表 1 NOT ゲートの真理値表




図 1 NOT ゲートの MIL 記号 (実験テキストより引用)




表 2 AND ゲートの真理値表

x	_
Υ	

図 2 AND ゲートの MIL 記号 (実験テキストより引用)




表3 ORゲートの真理値表




図 3 OR ゲートの MIL 記号 (実験テキストより引用)

X	Y	$Z = \overline{X \cdot Y}$
0	0	1
0	1	1
1	0	1
_1	1	0




図 4 NAND ゲートの MIL 記号 (実験テキストより引用)

表 4 NAND ゲートの真理値表

X	Y	$Z = \overline{X + Y}$
0	0	1
0	1	0
1	0	0
_1	1	0




図 5 NOR ゲートの MIL 記号 (実験テキストより引用)

表 5 NOR ゲートの真理値表




図 6 動作確認用の回路

1.2 RS ラッチの動作

RS ラッチの真理値表を表 6 に回路図を図 7 に示す。RS ラッチは \overline{S} , \overline{R} の 2 入力を受け Q, \overline{Q} を出力する。S は S は R は R を意味する。 $\overline{S}=0$ (すなわち S=1) とすると,NAND はいずれかの入力に 0 が立っていれば 1 を出力するのでこのとき Q=1 である。このとき Q=1 であれば下側の R NAND の入力は両方 R なので R このとなる。一方で R の R についても同様の議論が行える。以上から R ので R についても同様の議論が行える。以上から R ののとでは R ので R についても同様の議論が行える。以上から R ののとを示す。これにより真理値表から期待される通りの動作をしていることが確認できた。

$\overline{\mathrm{S}}$	$\overline{\mathbf{R}}$	Q_{n+1}	$\overline{Q_{n+1}}$
0	0	禁止	
0	1	0	1
1	0	0	0
1	1	$Q_{\rm n}$	$\overline{\mathrm{Q_{n}}}$




図7 RS ラッチの回路図 (実験テキストから引用)

表 6 RS ラッチの真理値表




図8 動作確認用の回路

1.3 JK F/F の動作

JK F/F の真理値表を表に回路記号を図に示す。 JK F/F では入力 J が RS ラッチで言う S, 入力 K が RS ラッチの R に近い役割を持つ。 ただし RS ラッチでは S=R=1 の状態は禁制状態とされたが, JK F/F では禁制ではなく出力の状態を反転するように機能する。 また JK F/F の動作は CLK 入力により同期され, CLK の立ち下がり(または立ち上がり)に状態が更新される。 また \overline{PRS} は \overline{Preset} , \overline{CLR} は Clear を意味し,それぞれ Q に 1 及び 0 を立てる。 図 10 に \overline{JK} F/F の動作確認用の回路を示す。 これにより真理値表から期待される通りの動作をしていることが確認できた。

J	K	Q_{n+1}	$\overline{Q_{n+1}}$
0	0	$\overline{\mathrm{Q}_{\mathrm{n}}}$	$Q_{\rm n}$
0	1	0	1
1	0	0	0
1	1	$Q_{\rm n}$	$\overline{\mathrm{Q_{n}}}$

表7 JK F/F の真理値表




図 9 JK F/F の回路記号 (実験テキストから引用)




図 10 動作確認用の回路