1 原理

1.1 論理ゲートの動作

表 1 から表 5 に各論理ゲートの真理値表を図 1 から図 5 に各論理ゲートの MIL 記号を示す. NOT ゲートは入力を反転するゲートである. AND ゲートは 2 個以上の全入力が High の時 High, それ以外のとき Low を返すゲートである. OR ゲートは 2 個以上の入力のうち 1 つでも High があれば High, 全入力が Low のときは Low を返すゲートである. また NAND ゲートは AND ゲート, NOR ゲートは OR ゲートをそれぞれ反転したゲートである. 図 6 に各論理ゲートの動作確認用の回路を示す. これによりワークスペース上の各ゲートが真理値表の通りの動作をしていると確認できた.

X	$Y = \overline{X}$
0	1
1	0

表 1 NOT ゲートの真理値表




図 1 NOT ゲートの MIL 記号 (実験テキストより引用)




表 2 AND ゲートの真理値表

x	7
Υ	

図 2 AND ゲートの MIL 記号 (実験テキストより引用)




表 3 OR ゲートの真理値表



図 3 OR ゲートの MIL 記号 (実験テキストより引用)

X	Y	$Z = \overline{X \cdot Y}$
0	0	1
0	1	1
1	0	1
_1	1	0




図 4 NAND ゲートの MIL 記号 (実験テキストより引用)

表 4 NAND ゲートの真理値表

X	Y	$Z = \overline{X + Y}$
0	0	1
0	1	0
1	0	0
_1	1	0




図 5 NOR ゲートの MIL 記号 (実験テキストより引用)

表 5 NOR ゲートの真理値表




図 6 動作確認用の回路

1.2 RS ラッチの動作

RS ラッチの真理値表を表 6 に回路図を図 7 に示す。RS ラッチは \overline{S} , \overline{R} の 2 入力を受け Q, \overline{Q} を出力する。S は S は R は R に R を意味する。 $\overline{S}=0$ (すなわち S=1) とすると,NAND はいずれかの入力に 0 が立っていれば 1 を出力するのでこのとき Q=1 である。このとき Q=1 であれば下側の R NAND の入力は両方 R なので R このとなる。一方で R このだと R このとなり R についても同様の議論が行える。以上から R のの大きは R についても同様の議論が行える。以上から R のの上を示す。これにより真理値表から期待される通りの動作をしていることが確認できた。

$\overline{\mathrm{S}}$	$\overline{\mathbf{R}}$	Q_{n+1}	$\overline{Q_{n+1}}$
0	0	禁	止
0	1	0	1
1	0	0	0
1	1	$Q_{\rm n}$	$\overline{\mathrm{Q_{n}}}$




図7 RS ラッチの回路図 (実験テキストから引用)

表 6 RS ラッチの真理値表




図8 動作確認用の回路

1.3 JK F/F の動作

JK F/F の真理値表を表 7 に回路記号を図 9 に示す。JK F/F では入力 J が RS ラッチで言う S, 入力 K が RS ラッチの R に近い役割を持つ。ただし RS ラッチでは S=R=1 の状態は禁制状態 とされたが、JK F/F では禁制ではなく出力の状態を反転するように機能する。また JK F/F の動作は CLK 入力により同期され、CLK の立ち下がり(または立ち上がり)に状態が更新される。また \overline{PRS} は \overline{PRS} は \overline{PRS} は \overline{CLR} は \overline{CLR} は \overline{CLR} は \overline{CLR} は \overline{CLR} は \overline{CLR} な \overline{CLR} は \overline{CLR} は \overline{CLR} な \overline{CLR} は \overline{CLR} な \overline{CLR} は \overline{CLR} な \overline{CLR} は \overline{CLR} な \overline{CLR} な

J	K	Q_{n+1}	$\overline{Q_{n+1}}$
0	0	$\overline{\mathrm{Q}_{\mathrm{n}}}$	$Q_{\rm n}$
0	1	0	1
1	0	1	0
1	1	$Q_{\rm n}$	$\overline{\mathrm{Q}_{\mathrm{n}}}$

表7 JK F/F の真理値表




図 9 JK F/F の回路記号 (実験テキストから引用)




図 10 動作確認用の回路

2 入門編

2.1 2 進表示回路

ここではスイッチ $n\ (n=1,2,3)$ からの入力を受け n を 2 進数表示する回路を作成した. 以下ではスイッチ n の状態を $\mathbf{X}_n,1$ 桁目の出力の状態を $\mathbf{A},2$ 桁目の出力の状態を \mathbf{B} と表記している

2.1.1 設計

表 2.1.1 に真理値表を示す. したがって論理式は以下で与えられる.

$$A = X_1 \overline{X}_2 \overline{X}_3 + \overline{X}_1 \overline{X}_2 X_3$$

$$B = \overline{X}_1 X_2 \overline{X}_3 + \overline{X}_1 \overline{X}_2 X_3$$
(1)

X_3	X_2	X_1	В	A
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	0	0
1	0	0	1	1
1	0	1	0	0
1	1	0	0	0
1	1	1	0	0

表 8 2 進表示回路

2.1.2 動作確認

図 11 に実装した回路を示す. トグルスイッチ n が X_n の状態を入力し, LED A と LED B がそれぞれ出力 A, B を表す. 全 8 通りの入力を試行し, 期待される通りの動作をしていることを確認できた.




図 11 2 進表示回路の実装

2.2 比較回路

ここでは 2 桁の 2 進数 X_1X_2 および Y_1Y_2 を受け, $X_1X_2 > Y_1Y_2$ を判定する回路を作成した. 以下では出力の状態を S とする.

2.2.1 設計

表 9 に真理値表を示す。 これからカルノー図は図 12 のようになる。 したがって論理式は以下のようになる。

$$S = X_1 \overline{Y}_1 + X_2 \overline{Y}_1 \overline{Y}_2 + X_1 X_2 \overline{Y}_2 \tag{2}$$

$\overline{X_1}$	X_2	Y_1	Y_2	S
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

表 9 比較回路




図 12 S のカルノー図

2.2.2 動作確認

図 13 に実装した回路を示す.トグルスイッチ $X_n,\,Y_n$ が入力値,LED A が出力 S を表す.全 16 通りの入力を試行し,期待される通りの動作をしていることを確認できた.




図 13 比較回路の実装

2.3 非同期式カウンタ (負論理)

ここでは Clock の立ち下がりをカウントするカウンタ回路を作成した.

2.3.1 タイミングチャート

表 7 から JK F/F に J=K=1 を入力すると出力 Q が反転する. したがって矩形波を入力すると 1 周期ごとに状態が反転するため、分周器として機能することがわかる. したがって図 14 のように JK F/F を複数段接続すると各出力 Q_n は図 15 のタイミングチャートのようになり、CLK の立ち下がりを 2 進数で数えることができる. タイミングチャートは Timing Chart Formatter[1] を用いて生成し、Microsoft Office PowerPoint で加筆した. ただし実際には素子の Low Level まで電圧が落ち込むのに有限の時間がかかるため、図 15 のように少しずつタイミングが遅れていく. そのため構成できる桁数には限界があると考えられる.




図 14 非同期カウンタの構成




図 15 非同期カウンタのタイミングチャート

2.3.2 動作確認

図 16 に実装した回路を示す. LED $\mathbb{Q}n$ が n 番目の出力を示す. これにより各出力がタイミングチャートで期待した通りの挙動をしていることが確認できた.




図 16 非同期式カウンタの実装

2.4 非同期式カウンタ (正論理)

2.4.1 タイミングチャート

正論理の JK F/F は CLK の立ち上がりで状態が更新されるため, 図 18 のように接続するとタイミングチャートは図 19 のようになる. したがって各出力の否定 $\overline{\mathbb{Q}}_n$ がカウンタとして機能していることがわかる.




図 17 非同期カウンタの構成




図 18 非同期カウンタの構成




図 19 非同期カウンタのタイミングチャート

2.4.2 動作確認

図 20 に実装した回路を示す. LED Qn が n 番目の出力を示す. これにより各出力がタイミングチャートで期待した通りの挙動をしていることが確認できた.




図 20 非同期式カウンタの実装

2.5 同期式カウンタ

前節の非同期式カウンタは後段に行くほど信号が遅れるため構成できる桁数に限界があった. 対して同期式カウンタはすべての桁に同一の Clock を入力するため, 上位桁の遅れがなくより多くの桁数を構成できる. ここでは 3 桁で 5 進のカウンタを作成した.

2.5.1 設計

JK F/F の出力 Q_{n+1} は Q_n を明示すると表 10 のような真理値表で表される. したがって $0\to 0$ の遷移では $J=0,~K=*,~0\to 1$ の遷移では $J=1,~K=*,~1\to 0$ の遷移では J=*,~K=1,~T=0 とすれば良い.

J	K	Q_{next}
0	0	0
0	1	0
1	0	1
1	1	1
0	0	1
0	1	0
1	0	1
1	1	0
	0 0 1 1 0 0	0 0 0 1 1 0 1 1 0 0 0 1 1 0

表 10 JK F/F の動作




図 21 同期式カウンタの状態遷移

以上から $J_n,\,K_n$ の真理値表は表 11 のようになる. また $J_n,\,K_n$ のカルノー図は図 22 から図 27 のようになる. したがって $J_n,\,K_n$ の論理式は以下のようになる.

$$\begin{split} J_1 &= \overline{Q}_3, & K_1 &= 1 \\ J_2 &= Q_1, & K_2 &= Q_1 \\ J_3 &= Q_1 Q_2, & K_3 &= 1 \end{split} \tag{3}$$

Q_3	Q_2	Q_1	J_1	K_1	J_2	K_2	J_3	K_3
0	0	0	1	*	0	*	0	*
0	0	1	*	1	1	*	0	*
0	1	0	1	*	*	0	0	*
0	1	1	*	1	*	1	1	*
1	0	0	0	*	0	*	*	1
1	0	1	*	*	*	*	*	*
1	1	0	*	*	*	*	*	*
1	1	1	*	*	*	*	*	*

表 11 J_n, K_n の真理値表




図 22 J_1 のカルノー図




図 23 K₁ のカルノー図




図 24 J₂ のカルノー図





図 25 K_2 のカルノー図






図 27 K₃ のカルノー図

2.5.2 動作確認

図に実装した回路を示す. LED $\mathbf{Q}n$ が n 番目の出力を示す. これにより \mathbf{CLK} の立ち下がりを $\mathbf{0}$ から4番目まで正常にカウントしていることが確認できた.




図 28 同期式カウンタの実装

参考文献

[1] 武内修—筑波大学. Timing chart formatter. https://rawgit.com/osamutake/tchart-coffee/master/bin/editor-offline.html, 04 2021. (Accessed on 10/16/2021).