Chisel を用いたエッジ検出フィルタの実装と Vivado HLS との比較

佐々木 隆汰

December 2020

Contents

- ► Chisel の導入
- Pros. & Cons.
- ▶ ChiselImProc の説明
- ▶ Vivado HLS との比較

Contents

- ▶ Chisel の導入
- Pros. & Cons.
- ▶ ChiselImProc の説明
- ▶ Vivado HLS との比較

Chisel の導入

- ▶ JDK と sbt を導入 (https://www.scala-sbt.org/)
- ► chisel-template を clone
 (https:
 //github.com/freechipsproject/chisel-template)
- プロジェクト名をリネーム

Chisel の文法

▶ 各モジュールは Module クラスを拡張して作成。

Listing 1: L チカモジュール

```
class Hello extends Module {
1
         val io = IO(new Bundle {
2
            val led = Output (UInt (1.W))
         7)
         val CNT_MAX = (50000000 / 2 - 1).U;
         val cntReg = RegInit(0.U(32.W))
7
         val blkReg = RegInit(0.U(1.W))
9
         cntReg := cntReg + 1.U
10
         when (cntReg === CNT_MAX) {
11
            cntReg := 0.U
12
            blkReg := ~blkReg
13
14
         io.led := blkReg
15
16
```

信号型と定数

▶ ビットのベクトルを表す3つのデータ型。

```
1 Bits(8.W)
2 UInt(8.W)
3 SIng(8.W)
```

- ▶ データ幅は Width 型で表す。
- ▶ 定数データを記述するときはメソッド呼び出しを用いる。

```
1 8.U(4.W) // ビット幅は引数で指定
2 0.U
3 -3.S // ビット幅は指定しなくても推論してくれる
```

▶ 論理型 (UInt(1.W) の拡張)

```
1 Bool()
2 true.B
false.B
```

組み合わせ回路

▶ 論理演算子

```
val and = a & b // bitwise and
val or = a | b // bitwise or
val xor = a ^ b // bitwise xor
val not = ~a // bitwise negation
```

▶ 算術演算子

組み合わせ回路

▶ 信号タイプを先に定義してから、更新演算子を使用して信号 に値を割り当てることもできる。

```
val w = Wire (UInt())
v := a & b
```

▶ 1 ビットの抽出

```
1 val sign = x(31)
```

▶ 範囲指定で抜き出し

```
1 val lowByte = largeWord(7, 0)
```

▶ 信号の結合

```
val word = Cat(highByte, lowByte)
```

組み合わせ回路

▶ マルチプレクサ

1 | val y = Mux (sel, a, b)




Figure 2.2: A basic 2:1 multiplexer.

レジスタ

▶ リセット時に0で初期化される8ビットレジスタ

▶ 初期値が不定 (X) のレジスタ

```
val reg = Reg(UInt(8.W))
```

▶ カウンター

```
val cntReg = RegInit(0.U(8.W))
cntReg := Mux (cntReg === 9.U, 0.U, cntReg + 1.U)
```

Bundle & Vec

▶ Bundle: 異なるタイプの複数の信号をまとめる。

```
class Channel() extends Bundle {
  val data = UInt(32.W)
  val valid = Bool()
}
```

フィールドにはドット表記でアクセス。

```
    1
    val ch = Wire (new Channel())

    2
    ch.data := 123.U
    // 更新演算子で更新できる

    3
    ch.valid := true.B
    // 更新演算子で更新できる

    val b = ch.valid
    // フィールドだけを参照

    val channel = ch
    // 全体を参照
```

▶ Vec: 同じタイプの複数の信号をまとめる。

テスト

PeekPokeTester で IO ポートからデータを入出力できる

```
class DeviceUnderTest extends Module {
  val io = IO (new Bundle {
    val a = Input (UInt(32.W))
  val b = Input (UInt(32.W))
  val out = Output (UInt(2.W))
}
io.out := io.a & io.b
}
```

```
class TesterSimple (dut: DeviceUnderTest)
            extends PeekPokeTester(dut) {
2
        poke (dut.io.a, 0.U)
3
4
        poke (dut.io.b, 1.U)
        step (1)
5
        println ("Result is: " + peek(dut.io.out).toString)
6
        poke (dut.io.a, 4.U)
7
        poke (dut.io.b, 2.U)
8
        step (1)
g
        expect (dut.io.out, 0)
10
11
```

Contents

- ✓ Chisel の導入
- ▶ Pros. & Cons.
- ▶ ChiselImProc の説明
- ▶ Vivado HLS との比較

Pros. & Cons.

Pros.

- ▶ OOP の強みは大体使える。
- ▶ 型パラメータを利用できる。
- ▶ 再利用性は高い。
- ▶ 出力された v ファイルと元の Scala のコードの対応が見や すい。

Cons.

- ▶ クロックは常に意識しないと厳しい。
- ▶ AXI は chisel3 だと結局ない(?)
- ▶ vファイルがやたら重い。
- ► XRESET には対応していない。

AXI Stream


- ▶ 型パラメータを利用できる。
- ▶ 上限境界 (<:) なども利用できる。

Listing 2: "AXI Stream Interface"

```
class AXIStreamIF[T <: Data](gen: T)</pre>
1
            extends ReadyValidIO[T](gen) {
        val user = Output (Bool())
        val last = Output (Bool())
6
        override def cloneType: this.type
            = new AXIStreamIF(gen).asInstanceOf[this.type]
7
8
g
10
   object AXIStreamMasterIF {
        def apply [T <: Data] (gen: T): AXIStreamIF[T]</pre>
11
            = new AXIStreamIF[T] (gen)
12
13
14
   object AXIStreamSlaveIF {
15
        def apply [T <: Data] (gen: T): AXIStreamIF[T]</pre>
16
            = Flipped (new AXIStreamIF[T] (gen))
17
18
```

Data 型は Chisel のすべてのデータの supertype

Data Types Overview



AXI Stream を用いたモジュール

```
class FifoAXIStreamDIO[T <: Data, U <: Data] (</pre>
        private val genEng: T,
        private val genDeq: U
   ) extends Bundle {
        val enq = AXIStreamSlaveIF(genEnq)
5
        val deq = AXIStreamMasterIF(genDeq)
6
7
8
   class FifoAXIStreamIO[T <: Data] (private val gen: T)</pre>
            extends FifoAXIStreamDIO(gen, gen) {
10
   }
11
12
   abstract class FifoAXIS[T <: Data] (gen: T, depth: Int)
13
14
            extends Module {
        val io = IO (new FifoAXIStreamIO[T] (gen))
15
        assert (depth > 0,
16
            "Number of buffer elements needs to be larger than 0")
17
18
```

※ enq と deq は Chisel と僕のコードで逆。

積和モジュール

- ▶ 8bit で 3x3 は遅延しない(1クロックで動作できる)
- ▶ 8bit で 5x5 は遅延する(1 クロックで動作できない)
- ▶ 16bit で 3x3 は遅延?

```
class MulAdd (dataWidth: Int, num: Int) extends Module {
        val io = IO(new Bundle {
2
            val a = Input (Vec(num, UInt(dataWidth.W)))
            val b = Input (Vec(num, UInt(dataWidth.W)))
4
            val output = Output (UInt ((2*dataWidth).W))
        })
6
7
        var i = 0
        var tmp = 0.U((2*dataWidth).W)
                                   // 8bit で3x3は遅延しない
        val step = 3
10
        for (i <- 0 until num by step) {</pre>
11
            var intmp = 0.U((2*dataWidth).W)
12
            for (j <- 0 until step) {</pre>
13
                intmp += io.a(i+j) * io.b (i+j)
14
15
16
            tmp += intmp
17
18
        io.output := tmp
19
```

Verilog ファイル生成

```
module MulAdd(
 2
       input
              [7:0]
                     io b 0,
 3
      input
              [7:0]
                     io_b_1,
 4
      input
              [7:0]
                     io_b_2,
      input
              [7:0]
                     io b 3,
 6
      input
              [7:0]
                     io b 4,
 7
                     io_b_5,
      input
              [7:0]
8
      input
              [7:0]
                     io_b_6,
9
              [7:0]
                     io b 7,
      input
10
      input
              [7:0]
                     io b 8.
11
      output [15:0] io_output
12
    ):
13
      wire [15:0] T = 8'h1 * io b 0; //@[ChiselImProc.scala 32:32]
       wire [16:0] _T_1 = {{1'd0}, _T}; // @[ChiselImProc.scala 32:19]
14
15
            [15:0] T 3 = 8'h2 * io b 1; // 0[ChiselImProc.scala 32:32]
16
            [15:0] _{T_5} = _{T_1}[15:0] + _{T_3}; // @[ChiselImProc.scala 32:19]
            [15:0] _T_6 = 8'h1 * io_b_2; // 0[ChiselImProc.scala 32:32]
17
18
           [15:0] T_8 = T_5 + T_6; // 0 ChiselImProc.scala 32:19
19
            [16:0] T 9 = \{\{1'd0\}, T 8\}; // @[ChiselImProc.scala 34:13]\}
20
           [15:0] _T_11 = 8'h2 * io_b_3; // 0[ChiselImProc.scala 32:32]
           [16:0] _T_12 = {{1'd0}, _T_11}; // @[ChiselImProc.scala 32:19]
21
            [15:0] T 14 = 8'h4 * io b 4; // 0[ChiselImProc.scala 32:32]
22
23
            [15:0] T 16 = T 12[15:0] + T 14; // @[ChiselImProc.scala 32:19]
24
            [15:0] _T_17 = 8'h2 * io_b_5; // 0 [ChiselImProc.scala 32:32]
25
            [15:0] T 19 = T 16 + T 17; // @[ChiselImProc.scala 32:19]
26
            [15:0] T_21 = T_9[15:0] + T_19; // @[ChiselImProc.scala 34:13]
27
            [15:0] _{T_22} = 8'h1 * io_b_6; // 0[ChiselImProc.scala 32:32]
28
       wire
            [16:0] T 23 = {\{1'd0\}, T 22}; // @[ChiselImProc.scala 32:19]
29
            [15:0] _T_25 = 8'h2 * io_b_7; // 0[ChiselImProc.scala 32:32]
30
           [15:0] _T_27 = _T_23[15:0] + _T_25; // <math>0[ChiselImProc.scala 32:19]
31
      wire [15:0] T_{28} = 8'h1 * io_b_8; // @[ChiseIImProc.scala 32:32]
      wire [15:0] _T_30 = _T_27 + _T_28; // 0[ChiselImProc.scala 32:19]
32
       assign io_output = T_21 + T_30; // O[ChiseIImProc_scala=36:15]
33
34
    endmodule
```


Verilog ファイル生成

- ▶ IO, Register, Wire は変数名がそのまま使われる。
- ▶ フィールド名は_で分けられる。
- ▶ 計算途中のデータなどは_T_番号で名付けられる。
- ▶ コメントで元の Scala のどこの部分と対応しているか明記される。
- ▶ 使われていない Wire や Register などは消される。
- ▶ 出力の v ファイルを分割できない。 -fsm, -split-modules オプションをつければ分けれそうだが分 けれない。

Contents


- ✓ Chisel の導入
- ✓ Pros. & Cons.
- ▷ ChiselImProc の説明
- ▶ Vivado HLS との比較

ChiselImProc の全体構成




- ▶ Gaussian Filter は 8bit の 5x5 サイズの畳み込みで遅延。
- ▶ 3x3 サイズに落として計算。

SobelAndNonMaxSupression の構成



32 bit の開平法は遅延するので、レジスタを導入。

SobelAndNonMaxSupression の構成




16 bit の 3x3 サイズの畳み込みが遅い可能性。

Contents


- ✓ Chisel の導入
- ✓ Pros. & Cons.
- ✓ ChiselImProc の説明
- ▷ Vivado HLS との比較

Lenna の画像によるテストベンチ




- ▶ HLS のほうだとなぜか2値になっていない
- ▶ last 信号の処理が甘いため 20 ピクセルほどずれる

Lenna の画像によるテストベンチ



- ▶ HLS のほうだとなぜか2値になっていない
- ▶ last 信号の処理が甘いため 20 ピクセルほどずれる

Implementation 後の Utilization



Chisel の BRAM は System ila ($+15 \sim 20\%$) が含まれる。

参考文献

Digital Design with Chisel

https://raw.githubusercontent.com/wiki/schoeberl/chisel-book/chisel-book.pdf https://github.com/schoeberl/chisel-book

- ▶ Chisel 入門書「Digital Design with Chisel」1 章の勉強記録 https://qiita.com/Kosuke_Matsui/items/80dde1219e3ce02c4b66
- Chisel 3 Wiki https://github.com/chipsalliance/chisel3/wiki
- Scala Doc https://www.chisel-lang.org/api/latest/chisel3/index.html
- Cheet Sheet
 https://github.com/freechipsproject/chisel-cheatsheet/releases/
 latest/download/chisel_cheatsheet.pdf