Execução detalhada de instruções

TPC3 + Guião Teatral

Alberto José Proença

.....

Objectivos

Treinar as capacidades de visualização de terminologia e conceitos que descrevem o funcionamento de um sistema de computação na execução de código.

Para atingir estes objetivos vai-se realizar um exercício experimental com <u>estudantes-atores</u>, em <u>contra-relógio</u>: usando 8 atores: "banco de registos", "ALU", "unidade de controlo do processador", "descodificador de instruções", "memória", "barramento de endereços", "barramento de dados", e "barramento de controlo". Estes irão representar (teatralmente) a execução de um conjunto de instruções em linguagem máquina, o corpo de uma função em C compilada e montada para uma arquitetura IA-16.

Como preparação para esta peça de teatro, são propostos alguns exercícios sob a forma de TPC. Estes deverão ser resolvidos e entregues no início da próxima sessão PL, para discussão sucinta no início dessa sessão, seguindo-se a peça de teatro propriamente dita (esta poderá durar 2 semanas consecutivas).

1. Exercícios de preparação (TPC)

1. Considere a execução duma operação aritmética "montada" em linguagem máquina para a arquitetura IA-16 definida neste TPC, desde que o processador terminou a instrução anterior (em assembly corresponde a addw %bx, -8 (%bp)).

Essa instrução dá indicação ao processador para adicionar 2 operandos de 16 bits – 1 colocado em registo e outro em memória – e guardar o resultado de volta nas mesmas células de memória onde antes estava guardado o 2º operando. O 1º operando está no registo %bx, enquanto o 2º operando está localizado em memória a partir do endereço calculado pela soma do conteúdo do registo %bp com a constante (-8). Considere os valores em memória e nos registos apresentados neste enunciado nas pág. 4 e 5, e que esta instrução está codificada em 2 bytes na memória, referenciados pelo IP (veremos depois que isto é falso).

Indique, cronologicamente e em binário ou hexadecimal, toda a informação que irá circular nos 3 barramentos (ver sua descrição no exercício 2.) durante a execução integral desta instrução (não esquecer que o processador tem de ir buscar a instrução à memória). Considere que o barramento de dados transporta a informação de/para a memória sob a forma *little endian*, i.e., o *byte* menos significativo do barramento refere-se ao conteúdo da célula de memória com o endereço mais baixo.

Indique também todos os registos e todas as células de memória que foram modificados com a execução desta instrução.

2. Considere a operação de montagem em binário dessa mesma instrução em assembly de acordo com as regras definidas neste enunciado (inclui pág. 3): addw %bx, -8 (%bp).

Mostre como seria esta instrução em linguagem máquina deste IA-16 (em hexadecimal, *byte* a *byte*), depois de montada pelo *assembler*. **Explique** sucintamente, o processo de montagem.

2. Caraterização da "peça de teatro"

Pretende-se com este exercício analisar todos os passos da execução de instruções por um processador *little endian* de 16 bits (semelhante ao Intel x86), desde a busca de cada uma das instruções à memória, até à sua execução, passando pela sua descodificação.

Os principais componentes do computador serão representados por estudantes-atores, estando cada uma/um apenas na posse da informação que lhe é pertinente e durante o tempo que essa informação existe.

Caraterísticas do sistema de computação e funções a desempenhar por cada estudante-ator:

1. **Processador**, constituído pelas seguintes partes/atores:


- a. banco de registos, responsável pelo conteúdo dos 8 registos "genéricos" do Intel x86 (ax, bx, cx, dx, si, di, bp, sp) e do instruction pointer (ip); no início do exercício, os registos terão um conteúdo pré-definido (folha com o ator; contém a lista de registos e respectivo conteúdo inicial, bem como espaço para escrever os novos valores dos registos);
- ALU, responsável por efetuar as operações aritméticas (soma/subtração) ou lógicas (AND/OR/NOT) que lhe forem solicitadas, e sobre os operandos que lhe forem disponibilizados; no fim o resultado necessita de ser armazenado algures; as operações são feitas no quadro e apagadas após a sua conclusão (a ALU não tem capacidade de armazenar valores);
- c. unidade de controlo, responsável por gerar todos os sinais que controlam as operações no exterior do processador, e ainda por dar todas as instruções para o correto funcionamento interno do processadro; a apoiá-la/o terá a colaboração de uma outra estrutura/ator (o descodificador de instruções);
- d. descodificador de instruções, com capacidade para armazenar internamente até 4 bytes com instruções em binário; a descodificação das instruções faz-se com base na informação disponibilizada na pág. 3, contendo:
 - (i) figura com os formatos de instruções do i386,
 - (ii) mapa da codificação dos modos de endereçamento do i386, em que a última coluna mostra também como os registos são codificados, e
 - (iii) tabela com códigos de operação das instruções mais usadas nesta peça; de notar que este mapa dos modos de endereçamento se refere a um processador de 32 bits, mas que iremos adaptá-lo nesta peça a um processador de 16 bits, com as necessárias correções (por ex., todas as referências a registos de 32 bits deverão ser substituídas por referências a registos de 16 bits);
- 2. **Memória**, responsável pelo conteúdo das 2¹⁶ células de memória (folha com o ator; contém o conteúdo de células numa lista de endereços previamente definidos, bem como espaço para escrever novos valores em células que tenham sido modificadas);
- 3. **Barramentos** de interligação entre o processador e a memória:
 - a. **barramento de endereços**, responsável por transportar 16 bits de cada vez (em 2 folhas de papel, 1 em cada mão contendo um valor numérico de 1 *byte*), e apenas durante o período de tempo em que esses valores estiverem ativos no barramento;
 - b. **barramento de dados**, responsável por transportar 16 bits de cada vez (em 2 folhas de papel, 1 em cada mão contendo um valor numérico de 1 *byte*), e apenas durante o período de tempo em que esses valores estiverem ativos no barramento;
 - c. **barramento de controlo**, responsável por transportar os sinais de controlo que forem necessários (neste exercício apenas serão necessários os sinais de RD e WR).

3. Guião teatral

- Distribuir os papéis com a informação pertinente a cada um dos atores, conjuntamente com várias folhas de papel para que o "CPU" e a "memória" possam escrever a informação que os "barramentos" irão transportar.
- **2.** Considerar que o CPU acabou de executar uma instrução, e que o estado do computador é o que está representado nas folhas distribuídas.
- 3. Simular com as/os atores a execução de instruções até ao fim da 1ª instrução de ret que encontrar.
- **4.** (Para fazer depois da aula) Tentar recriar o código em C que deu origem a esta função compilada. (Sugestão: dê uma vista de olhos pelos slides das aulas...)

AJProença /Mar'15

Formatos de instrução



	MOD							
R/M	00	01	10	11				
000	M[EAX]	M[EAX + OFFSET8]	M[EAX + OFFSET32]	EAX or AL				
001	M[ECX]	M[ECX + OFFSET8]	M[ECX + OFFSET32]	ECX or CL				
010	M[EDX]	M[EDX + OFFSET8]	M[EDX + OFFSET32]	EDX or DL				
011	M[EBX]	M[EBX + OFFSET8]	M[EBX + OFFSET32]	EBX or BL				
100	SIB	SIB with OFFSET8	SIB with OFFSET32	ESP or AH				
101	Direct	M[EBP + OFFSET8]	M[EBP + OFFSET32]	EBP or CH				
110	M[ESI]	M[ESI + OFFSET8]	M[ESI + OFFSET32]	ESI or DH				
111	M[EDI]	M[EDI + OFFSET8]	M[EDI + OFFSET32]	EDI or BH				

Opcode	Mnemónica	Comentários		
0000 00xx	add	xx: ver figura acima; requer mais <i>bytes</i>		
0101 Oyyy	push	yyy: identificação de registo, de acordo com tabela acima		
0101 1yyy	pop	yyy: identificação de registo, de acordo com tabela acima		
1000 10xx	mov	xx: ver figura acima; requer mais <i>bytes</i>		
1000 110x	lea	xx: ver figura acima; requer mais <i>bytes</i>		
1100 0011	ret			

Banco de registos

ax	xxxx xxxx	xxxx xxxx	_00	_0	<u>c</u>	 	 	
- bx	xxxx xxxx	xxxx xxxx				 	 	
cx -	xxxx xxxx	xxxx xxxx	0 0		<u> </u>	 		
- dx	xxxx xxxx	xxxx xxxx	_0_1	4	0			
si	xxxx xxxx	xxxx xxxx	_8_0	88	0	 	 	
- di	xxxx xxxx	xxxx xxxx	_8_0		6	 	 	
bp	XXXX XXXX	XXXX XXXX	_8_4	11	<u> </u>	 	 	
sp	XXXX XXXX	XXXX XXXX	_8_4	1	4	 	 	
ip	xxxx xxxx	xxxx xxxx	_4_0	4	0	 	 	
-					- -	 		

Memória

I	1					
0x0000	0101 1001	_59_			 ——	
0x4040	0101 0101	_5 5_				
1	1000 1001	_8 9			 	
0x4042	1110 0101	_ _o_ _e5_			 	
3	1000 1011				 	
0x4044		8 b			 	
	0100 0101	_45_			 	
5	0000 0110	_06_			 	
0x4046	0000 0011	_0_3_			 	
7	0100 0101	_45_			 	
0x4048	0000 0100	_04_			 	
9	1000 1001	_89_			 	
0x404a	1110 1100	<u>e c</u>			 	
b	0101 1101	_5_ d_			 	
0x404c	1100 0011	_c3_			 	
d	1000 1101	_8d_			 	
0x404e	0111 0110	_76_			 	
£	0000 0000	_00_			 	
0x8410	0010 1001	_29_			 	
1	0001 1111	<u>1</u> f			 	
0x8412	1101 0101	_d5_			 	
3	0010 1001	_2_9_			 	
0x8414	0001 0010	_1_2_			 	
5	0100 0000	_40_			 	
0x8416	0001 0100	_14_			 	
7	0000 0000	_00_			 	
0x8418	1110 1010	_e_ a_			 	
9	1111 1111	<u>f</u> f			 	
					 _ _	

N° Nome: Turma:

Resolução dos exercícios

(**Nota**: Apresente sempre os cálculos que efectuar no verso da folha; <u>o não cumprimento desta regra equivale à não entrega do trabalho.)</u>

1. **Indique**, cronologicamente e em bin ou hex, toda a informação que irá circular nos 3 barramentos:

Address Bus:

Data Bus:

Control Bus (indique apenas os sinais de controlo):

Indique também todos os registos e todas as células de memória modificados:

2. Mostre como seria esta instrução em linguagem máquina deste IA-16 (explique como lá chegou)