Preencher na	Arquitectura de Computadores I - 2006/07	Exame 2ª chamada – 22.Jan.07		
correcção 1:	NOME:	Nº:		
2:				
3: 4: 5: 6:	As questões devem ser respondidas na própria folha do enunciado. As questões 1 a 4 são de escolha múltipla, e apenas uma das respostas está correcta, valendo 1 valor. Uma resposta errada desconta 1/3 de valor. As questões 5 e 6 valem 3 valores cada. A questão 7 (2 valores) corresponde à componente de			
7: 8:	avaliação contínua; a nota final desta componente será o r obtida ao longo do semestre	maximo entre esta questao e a ciassificação		
9: F:	O código <i>assembly</i> de um programa compilado para mesmo programa compilado para uma arquitectura C	*		
	As instruções endereçarem um elevado número de op	•		
	O número de instruções que compõem o programa s	•		
	Serem necessárias mais instruções para realizar opera			
	Serem utilizados modos de endereçamento sofisticado			
	2. Qual das seguintes sequências de 32 <i>bits</i> corresponaddi \$t0, \$v0, -128 do MIPS?	nde à codificação em binário da instrução		
	□ 0x2102FF80			
	□ 0x2048FF7F			
	□ 0x2102FF7F			
	3. A localidade temporal é uma propriedade exibida afirmar que:	a pela maioria dos programas. Podemos		
	A organização da memória tira partido desta cara inferior da hierarquia (ex.: acesso da <i>cache</i> à memória aceder palavra a palavra.			
	É responsável pelo efeito acelerador da hierarquia o de dados e/ou instruções acedidos repetidament probabilidade, encontrados na <i>cache</i> após o primeiro	te pelo processador sejam, com grande		
	Se traduz pelo facto de determinadas variáveis e/ou endereços consecutivos da memória.	porções de código serem armazenadas em		
	Se traduz pelo facto de que a grande maioria dos b programa se situarem num intervalo limitado do esp			
	4. Considere uma máquina com um espaço de ende organizada em linhas de 32 palavras e cada palamapeamento directo, então o índice é constituído por	avra com 64 bits. Se esta cache utilizar		
	☐ 18 <i>bits</i> .			
	☐ 15 <i>bits</i> .			
	0 bits.			
	☐ 14 <i>bits</i> .			

Nº:\_\_\_\_\_

5.	Considerando o <i>datapath</i> de ciclo único do MIPS (ver figura anexa) indique, justificando, se é possível suportar a instrução jr reg sem alterações ao mesmo; pressupondo, no entanto, alterações ao <i>control path</i> . Suponha que a instrução é do tipo R, com reg especificado no campo Rs. Esta instrução, suportada pelo MIPS, provoca um salto para o endereço contido no registo reg.

NC	DME:	Nº:
6.	Discuta as diferentes estratégias de escrita na cache (write-through, write-brespectivas vantagens e desvantagens.	

Arquitectura de Computadores I - 2006/07	Exame 2ª chamada – 22.Jan.07
NOME:	No-

Apenas para os alunos que, justificadamente, não fizeram a componente teórico-prática.

7.	O tempo de execução de um programa num determinado processador pode ser previsto calculando o produto de 3 métricas: número de instruções (#I), ciclos por instrução (CPI) e o período do relógio (Tcc). Discuta os vários factores que influenciam cada uma destas métricas (ex.: algoritmo, compilador, conjunto de instruções, microarquitectura, tecnologia de desenvolvimento do processador).

NOME: Nome:

Estas questões devem ser respondidas em folha separada. As questões 8 e 9 valem 5 e 3 valores respectivamente.

8. Na linha inferior da tabela é apresentado o código binário e *assembly* do MIPS gerado para a função apresentada em C na linha superior de mesma tabela

- a) Converta as 4 instruções em binário para assembly.
- b) Indique a funcionalidade de cada instrução *assembly*, associando-a à instrução C correspondente.
- c) Escreva em assembly do IA32 o código correspondente à instrução d[n]\*=2;
- 9. A execução de 3.000.000 de instruções numa máquina com uma frequência de 3 GHz demorou 0,052 segundos. Este programa consiste em 20% de instruções que realizam acessos a dados em memória e exibe uma miss rate de instruções de 3% e de dados de 10%. O CPI<sub>CPU</sub> observado foi de 2 ciclos por instrução.
- a) Qual o CPI médio para a execução deste programa?
- b) Qual o valor da miss penalty expressa em segundos?
- c) Supondo que é possível diminuir a *miss penalty* para metade, mantendo tudo o resto constante, qual o novo tempo de execução?