

# CISC vs RISC (Y86/X86 vs MIPS) revisão

Arquitetura de Computadores  
Lic. em Engenharia Informática

# CISC vs RISC

- CISC
  - Conjunto de instruções **complexos**
  - ISA orientado à utilização da **pilha**
    - Usa a pilha para passagem de parâmetros/endereço de retorno
    - Instruções de *push* e *pop*
  - Instruções aritméticas podem aceder à memória
    - `addl %eax, 12(%ebx,%ecx,4)`
      - Requer uma leitura e uma escrita na memória
      - Aritmética de endereços complexa
  - Variáveis de condição (CC)
    - Ativadas como efeitos colaterais das instruções aritméticas e lógicas

# CISC vs RISC

- RISC
  - Conjunto reduzido de **instruções simples**
    - Podem ser necessárias mais instruções
    - Podem ser executadas em hardware simples e mais rápido
  - ISA orientado à utilização da **registos**
    - Elevado número de registos (tipicamente 32)
    - Registos utilizados para argumentos, endereço de retorno, valores temporários
  - Apenas instruções de *load / store* acedem à memória
    - Semelhantes às *mrmovl* e *rmmovl* do Y86
  - Não há variáveis de condição (CC)
    - Instruções de teste colocam os valores em registo

# CISC vs RISC

- Exemplo de arquitetura RISC: MIPS
  - Registos

\$0	\$0	Constant 0	\$16	\$s0	
\$1	\$at	Reserved Temp.	\$17	\$s1	
\$2	\$v0	Return Values	\$18	\$s2	Callee Save Temporaries: May not be overwritten by called procedures
\$3	\$v1		\$19	\$s3	
\$4	\$a0	Procedure arguments	\$20	\$s4	
\$5	\$a1		\$21	\$s5	
\$6	\$a2		\$22	\$s6	
\$7	\$a3		\$23	\$s7	Caller Save Temp
\$8	\$t0	Caller Save Temporaries: May be overwritten by called procedures	\$24	\$t8	
\$9	\$t1		\$25	\$t9	Reserved for Operating Sys
\$10	\$t2		\$26	\$k0	
\$11	\$t3		\$27	\$k1	Global Pointer
\$12	\$t4		\$28	\$gp	
\$13	\$t5		\$29	\$sp	Stack Pointer
\$14	\$t6		\$30	\$s8	Callee Save Temp
\$15	\$t7		\$31	\$ra	Return Address

# CISC vs RISC

- Exemplo de arquitetura RISC: MIPS (cont.)
  - Instruções / Formato de instruções

## R-R

Op	Ra	Rb	Rd	00000	Fn
----	----	----	----	-------	----

`addu $3,$2,$1`      # Register add:  $\$3 = \$2 + \$1$

## R-I

Op	Ra	Rb	Immediate
----	----	----	-----------

`addu $3,$2, 3145`      # Immediate add:  $\$3 = \$2 + 3145$

`sll $3,$2,2`      # Shift left:  $\$3 = \$2 \ll 2$

## Branch

Op	Ra	Rb	Offset
----	----	----	--------

`beq $3,$2,dest`      # Branch when  $\$3 = \$2$

## Load/Store

Op	Ra	Rb	Offset
----	----	----	--------

`lw $3,16($2)`      # Load Word:  $\$3 = M[\$2 + 16]$

`sw $3,16($2)`      # Store Word:  $M[\$2 + 16] = \$3$

# CISC vs RISC

- MIPS vs Y86

	Y86	MIPS
Load	mrmovl <b>D(rB)</b> , <b>rA</b>	lw <b>rA</b> , <b>D(rB)</b>
Store	rmmovl <b>rA</b> , <b>D(rB)</b>	sw <b>rA</b> , <b>D(rB)</b>
Add, Sub, etc	addl <b>rA</b> , <b>rB</b>	addu <b>rD</b> , <b>rA</b> , <b>rB</b>
Add c/constante	-	addiu <b>rD</b> , <b>rA</b> , <b>V</b>
Imediato-registo	irmovl <b>rA</b> , <b>V</b>	addi <b>rD</b> , <b>\$0</b> , <b>V</b>
Registo-registo	rrmovl <b>rA</b> , <b>rB</b>	addu <b>rD</b> , <b>\$0</b> , <b>rB</b>
Salto condicional	je dest jnz dest (nota: usa CC)	beq <b>rA</b> , <b>rB</b> , dest beq <b>rA</b> , <b>\$0</b> , dest

# CISC vs RISC

- Debate CISC vs RISC
  - CISC: ISA mais fácil para os compiladores, menos instruções
  - RISC: melhor para as optimizações dos compiladores, execução mais rápida com hardware mais simples
- Estado atual
  - CISC domina nos processadores de secretária
    - Com hardware suficiente um processador CISC pode ser eficiente
    - Compatibilidade do código é importante
      - Internamente são processadores RISC
  - RISC domina nos processadores para sistemas embebidos
    - Mais pequenos, mais baratos, melhor consumo
- Y86 é um ISA posicionado entre RISC e CISC