Y86: Encadeamento de Instruções (PIPE)

Arquitetura de Computadores Lic. em Engenharia Informática

Y86: Encadeamento de instruções (pipeline)

Conteúdos	3 – Organização do Processador
	3.2 – Datapath encadeado (pipeline)
	3.3 – Dependências de Dados e Controlo
Resultados de Aprendizagem	R3.2 – Analisar e descrever organizações encadeadas de processadores elementares
	R3.3 – Caracterizar limitações inerentes a organizações encadeadas (dependências) e conceber potenciais soluções

Y86 PIPE-: Limitações

Dependências de Dados

- Uma leitura de um registo precedida de uma escrita no mesmo registo constitui uma dependência de dados
- Se a leitura ocorre antes da conclusão da escrita ocorre uma anomalia.
- Na versão PIPE- estas anomalias são corrigidas empatando (stall) o pipeline através da injecção de "bolhas" (nops)


Dependências de controlo

- O desfecho dos saltos condicionais só é conhecido depois da fase de execução. O Y86 prevê que o salto é tomado, executando as instruções no alvo de forma especulativa. Previsões erradas são corrigidas inserindo "bolhas".
- O destino de um ret só é conhecido depois da fase de leitura de memória. O Y86 resolve esta anomalia inserindo "bolhas" até que o endereço da próxima instrução seja conhecido.

Y86 PIPE: Motivação

- As dependências de dados são demasiado comuns
- Resolvê-las recorrendo à injecção de "bolhas" resulta no desperdício de um elevado número de ciclos, comprometendo o desempenho do pipeline
- A versão PIPE do Y86 propõe-se resolver estas dependências de dados, diminuindo o número de bolhas injectadas (logo o número de ciclos desperdiçados)
- As dependências de controlo não sofrem qualquer alteração relativamente a PIPE-


Y86-PIPE- Condições para stall




AC - Y86: PIPE

Data Forwarding

- Problema
 - Um registo é lido na fase de DECODE
 - A escrita só ocorre na fase de WRITEBACK
- Observação
 - O valor a escrever no registo é gerado na fase de execução ou memória
- Resolução do problema
 - Passar o valor necessário directamente do estágio onde está disponível (E, M ou W) para o estágio de DECODE








Y86 PIPE: Exemplo de Forwarding (3) I1: irmovl \$10, %eax memory Memory 12: addl %esi, (%eax) I3: ... e valE I1 Execute aluA, aluB 1 2 3 5 6 Forward 12 d_srcA, A B Register Decode d_srcB W I1 D Ε M Write back F M W 12 **I3** Ε Instruction I3 **I4** Ε D increment Fetch **I**5 D f_PC F 16 valB = e_valE

9

AC - Y86: PIPE








Load /Use


Uma situação de load/use ocorre quando uma leitura de memória para registo é seguida de uma leitura do mesmo registo
I1: mrmovl 30 (%ebx), Qecx

 Como I1 ainda está no estágio de Execute quando I2 pede o valor do registo, este valor ainda não foi lido e não pode ser encaminhado (forwarded) para o Decode

I2: addl &ecx, &eax

 A resolução da anomalia passa por injectar uma "bolha", dando assim tempo para que a memória seja lida





Y86 PIPE: implementação de *forwarding*

 Adicionar 5 atalhos dos registos de *pipeline* E, M, e W para o estágio DECODE

Adicionar 2 multiplexers
para seleccionar valA e
valB no DECODE

AC - Y86: PIPE

Y86 PIPE: Resumo

- Dependências de Dados
 - Tratadas maioritariamente com forwarding
 - Não há penalização no desempenho
 - Load/use exige que se empate o pipeline durante 1 ciclo
- Dependências de Controlo (não há alterações relativamente a PIPE-)
 - Salto condicional mal previsto: cancelar instruções em F e D
 - 2 ciclos do relógio desperdiçados
 - ret: Empatar o estágio F (injectando bolhas em E) até o endereço de retorno ser lido
 - 3 ciclos do relógio desperdiçados

Y86 PIPE: Desempenho

- Tempo de execução em PIPE (não considerando stall)
 - #CC ≅ #I, logo CPI ≅ 1.0
- Considerando stalls temos:
 - 1 ciclo adicional por cada Load/use (LP load penalty)
 - 2 ciclos por cada salto mal previsto (MP –mispredict penalty)
 - 3 ciclos por cada instrução RET (RP return penalty)
 - $\#CC pipe = \#I + \#I_LP + 2*\#I_MP + 3*\#I_RET, ou$
 - CPIpipe = 1 + %#I_LP + 2* %#I_MP + 3* % I_RET
 - #I_LP = instruções que implicam load penalty, etc
 - %I_LP = %instruções que implicam load penalty, etc

Y86 PIPE: Desempenho

Exemplo

- Qual o CPI de um programa na arquitetura PIPE em que:
 - 25% das instuções são Load e em 20% dos casos o valor é utilizado pela instrução seguinte
 - 20% das instruções são saltos condicionais e 40% não são tomados
 - 2% das instruções são RET
 - LP = 0,25 x 0,2 = 0,05 (acréscimo de 0,05 ciclos por instrução)
 - MP = $2 \times 0.2 \times 0.4 = 0.16$
 - $RP = 3 \times 0.02 = 0.06$
 - CPI = 1 + 0.05 + 0.16 + 0.06 = 1.27