
Y86: Encadeamento de Instruções (PIPE-)

Arquitectura de Computadores Lic. em Engenharia Informática Luís Paulo Santos

Y86: Encadeamento de instruções (pipeline)

	9 – Organização do Processador				
Conteúdos	9.2 - Datapath encadeado (pipeline)				
	9.3 – Dependências de Dados e Controlo				
Decultados do	R9.2 – Analisar e descrever organizações encadeadas de processadores elementares				
Resultados de Aprendizagem	R9.3 – Caracterizar limitações inerentes a organizações encadeadas (dependências) e conceber potenciais soluções				

Exemplo Sequencial



- Toda a computação feita num único ciclo:
 300 ps para gerar os resultados + 20 ps para os armazenar
- Ciclo do relógio >= 320 ps

Encadeamento na Vida Real

Sequencial



Encadeado (Pipeline)




Paralelo



Ideia

- Dividir processo em estágios independentes
- Objectos movem-se através dos estágios em sequência
- Em cada instante, múliplos objectos são processados simultaneamente


Encadeamento: Exemplo




- Dividir lógica combinatória em 3 blocos de 100 ps cada
- Nova operação começa logo que uma termina o bloco A.
 - Ciclo >= 120 ps
- Latência aumenta (360 ps) mas débito também

Encadeamento: Diagramas

Sequencial




- Só começa uma nova operação quando a anterior termina
- 3-Way Pipelined




- Até 3 operações simultaneamente

Limitações: Latências não uniformes




- Débito limitado pelo estágio mais lento
- Outros estágios ficam inactivos durante parte do tempo
- Desafio: decompor um sistema em estágios balanceados

Limitações: custo do registo



- Pipelines mais profundos têm maiores custos associados aos registos
- Percentagem de tempo devido aos registos por instrução:
 - 1-stage pipeline: 6.25% (020 em 320 ps)
 - 3-stage pipeline: 16.67% (060 em 360 ps)
 - 6-stage pipeline: 28.57% (120 em 420 ps)

Y86: PIPE-



Y86: Estágios do pipeline

Memory


Execute

Decode

Fetch

PC

- Fetch
 - Seleccionar PC
 - Ler instrução
 - Calcular próximo PC
- Decode
 - Ler registos genéricos
- Execute
 - ALU
- Memory
 - Ler ou escrever na memória
- Write Back
 - Escrever nos registos



Y86 PIPE-: Execução

in: irmovl \$10, %eax

12: mrmovl 30(%ebx), %ecx


13: addl %esi, %edi

I4: subl %esi, %ebx

I5: addl %eax, %eax

16: jmp MAIN

	1	2	3	4	1	5	6
I1	F	D	E	: 	Л	W	
12		F) E		М	W
13			F			Е	М
14				F	-	D	Е
15						F	D
16							F




AC - Y86: PIPE-

Y86 PIPE-

 Os registos do Pipeline contêm todos os valores intermédios necessários para executar a instrução


Forward (Upward) Paths

- Os valores passam de um estágio para o próximo
- Não podem saltar estágios
 - ex., valC passa pelo estágio de Decode (apesar de não ser usado)





Y86 PIPE-: feedback


- Predict PC
 - Valor do próximo PC
 - valP: instruções genéricas
 - valC:jmp, call
- Saltos condicionais
 - tomado/não tomado
 - Alvo (valc) / Continua (valp)
- Endereço de retorno
 - Ler da memória
- Actualizar registos



Y86: Dependências de Controlo - jXX










I1






AC - Y86: PIPE-

Y86: Dependências de Controlo - jXX

- Análises estatísticas mostram que os saltos condicionais são tomados em 60% dos casos
- Prevendo que o salto é tomado a decisão certa é tomada mais do que metade das vezes
- Alternativas:
 - NT Not Taken
 - BTFNT Backward Taken, Forward Not Taken






Е

Ε


F



icode=00

dstE=dstM=8

nop



AC - Y86: PIPE-

I1

12

15


16

13

Ι4

Y86: Dependências de Controlo - j XX

- Prevê-se que o salto é sempre tomado
- A correcção da previsão é determinada 2 ciclos depois, quando a instrução de salto termina o estágio de execução
- Se a previsão estiver errada as 2 instruções que entretanto foram lidas para o *pipeline* são convertidas em nops:
 - Injecção de "bolhas"
- Isto é possível porque estas instruções ainda não tiveram hipótese de alterar o estado da máquina
 - Escritas que alteram o estado acontecem apenas nas fases de "Ехесите"
 (CC), "Мемоку" е "WriteBack" (Registos)
- *stall* do pipeline (injecção de "bolhas"): resulta num desperdício de um número de ciclos igual ao número de bolhas injectadas



Y86: Dependências de Controlo - ret

- Não é possível prever o destino do salto, pois este endereço encontra-se no topo da pilha
- A memória é lida apenas durante o estágio "MEMORY"
- O endereço de retorno estará disponível apenas 4 ciclos depois do início da execução do ret (W valM)
- Obriga a injectar 3 "bolhas"
- Alternativas:
 - Stack específica para endereços de retorno (call / ret)


Y86: Dependências de dados


I1: irmovl \$10, %eax

12: addl %ebx, %eax

is: irmovl \$20, %ebx

I4: irmovl \$20, %edx





nop

I4

AC - Y86: PIPE-

Y86 – Dependências de dados



- Os registos são escritos apenas no estágio de WRITEBACK
- Se uma instrução tenta ler um registo antes da escrita estar terminada é necessário resolver a dependência
- Na versão PIPE- a leitura tem que ser adiada até ao ciclo imediatamente a seguir à escrita
- Isto é conseguido injectando "bolhas" no estágio de execução

Y86 PIPE-: fetch


• Prever PC

• valP ou valC da instrução anterior

• M_valA - jXX baseado em M_icode, M_Bch

• W_valM - ret baseado em W icode

- Ler instrução
- calcular valP
- seleccionar valP ou valC
 baseado em icode (jmp, call)



Y86 PIPE-: Sumário

Conceito

Dividir execução das instruções em 5 estágios

Limitações

- Dependências entre instruções resolvidas injectando "bolhas"
 Pode resultar num número significativo de ciclos desperdiçados
- Dependências de Dados
 - Uma instrução escreve um registo, outra lê-o mais tarde
 - Exigem a injecção de "bolhas"
- Dependências de Controlo
 - Saltos condicionais: pode ser carregado um valor errado no PC (erro de previsão)
 - Return: não pode ser previsto qual o endereço de retorno
 - Exigem a injecção de "bolhas"