
דו"ח מעבדה מעבדה 3 – מעבד multi-cycle פשוט



move, move immediate, add, : אשר תומך בפעולות multi-cycle במעבדה הזאת ממשנו מעבד ה-subtract, specialMult . Smult - specialMult

מבנה המעבד:

: המערכת מורכבת מ-4 חלקים עיקריים

: זיכרון

במעבד קיימים 11 רגיסטרים של 9 ביטים (RO-R7,A,G,IR). הרכיבים הללו סינכרוניים ופועלים בעליית שעון.

רגיסטרים RO-R7: רגיסטרים המכילים את ייהמידע ממשיי של המעבד.

כניסות:

- אות שעון- clk •
- ריסט לאיפוס Resetn
- i-המידע שנכנס לרגיסטר BusWires ●
- . ביט enable שמגיע מהמולטיפלקסר Rin[i] •

יציאה:

. הרגיסטר עצמו – מחובר למולטיפלקסר כדי להעביר את הערך השמור הלאה. − R[i] •

רגיסטרים :A,G מיועדים לביצוע פעולות אריתמטיות. ערכיהם נכנסים בפעולות החיבור חיסור והמכפלה ב5.3 לALU

כניסות:

- אות שעוו- clk •
- ריסט לאיפוס Resetn ●
- המידע שנכנס לרגיסטר BusWires •
- enable ביט Ain/Gin שמגיע מהמולטיפלקסר. − ביט

יציאה:

הרגיסטר עצמו. היציאה של A מחוברת לALU הרגיסטר עצמו. היציאה של A הרגיסטר עצמו. היציאה של A האריתמטית. מחוברת למולטיפלקסר לצורך העברת הערך הנדרש לרגיסטרים RO-R7.

רגיסטר IR: שומר את הפקודה הנוכחית שיש לבצע. קבלת הפקודה היא מהכניסה DIN.

כניסות:

- אות שעון clk •
- ריסט לאיפוס Resetn ●
- חמידע שנכנס לרגיסטר –DIN ●
- enable שמגיע מהמולטיפלקסר –IRin •

יציאה:

■ AR מחובר ליחידת הבקרה לצורך פיענוח ומימוש הפקודה

להלן מופיע מודול הרגיסטר שניתן לנו, בו השתמשנו לטובת מימוש 11 הרגיסטרים:

```
module regn(R, Rin, Clock, Resetn, Q); //with this
//module we have implemented the 11 registers

parameter n = 9;
input wire [n-1:0] R; //wires input
input wire Rin, //enables the reg
Clock,
Resetn;
output reg [n-1:0] Q; //the reg itself

always @(posedge Clock or negedge Resetn)
if (~Resetn)
Q <= 0;
else if (Rin)
Q <= R;
endmodule</pre>
```

: מולטיפלקסר – 2

יחידה א-סינכרונית שאחראית על העברת המידע בין החלקים השונים במעבד לפי אותות הבקרה המתקבלים. סהייכ בוררת בין 10 ערוצים.

כניסות:

- R0-R7 רגיסטרים
 - הפקודה DIN
- Gout bus G מוצא רגיסטר
- .BusWires אות בקרה ערך של איזה רגיסטר עלינו להעלות על ה-Rout ●
- . לטובת הכנסה לאחד הרגיסטרים BusWires אות בקרה להעלאת הערך שברגיסטר ${\sf G}$ על ה ${\sf G}$
 - . אות בקרה להעלאת הערך שבכניסה DIN אות בקרה להעלאת הערך שבכניסה DINout ∙

יציאה:

.BusWires - הערך שעולה בפועל מכל הערוצים - mux_reg ●

להלן המימוש שלנו ליחידת המולטיפלקסר:

```
⊟module mux10to1 (
23
45
67
89
100
111
122
133
144
155
166
177
189
200
221
222
233
             /registers
                                    RО,
           input wire input wire
                                    R1,
            input wire
            input wire
                                    R3,
                                    R4,
           input wire
           input wire
                                    R5,
            input wire
           input wire
           input wire [8:0] DIN, //input command
input wire [8:0] Gout_bus, //output of G reg
//control signals
input wire [7:0] Rout,
input wire Gout,
           input wire DINout,
           output reg [8:0] mux_reg //what goes out form the mux on the BusWires
           reg [9:0] mux_sel;
// assign mux_sel={Rout,Gout,DINout};
25
26
27
28
29
30
            always @(*)
            //here are all the possibilities to choose depented on the control signals
                if (Gout) begin
                mux_reg <= Gout_bus;
end else if (DINout) begin</pre>
                mux_reg <= DIN;
end else if (Rout == 8'b00000001) begin</pre>
31
33
33
34
35
36
37
38
39
40
41
44
45
46
47
48
49
                mux_reg <= R0;
end else if (Rout == 8'b00000010) begin
                mux_reg <= R1;
end else if (Rout == 8'b00000100) begin
                mux_reg <= R2;
end else if (Rout == 8'b00001000) begin
                mux_reg <= R3;
end else if (Rout == 8'b00010000) begin
                mux_reg <= R4;
end else if (Rout == 8'b00100000) begin
                mux_reg <= R5;
end else if (Rout == 8'b01000000) begin
                mux_reg <= R6;
end else if (Rout == 8'b10000000) begin
                     mux_reg <= R7;
                end
            end
50
51
       endmodule
```

:ALU - 3

מימשנו במקום יחידת הaddsub. זוהי יחידה אסינכרונית שאחראית על ביצוע הפעולות האריתמטיות.

הפעולות הן חיבור וחיסור בין רגיסטרים והן מכפלה של רגיסטר ב3.5 (תחת הנחה שהרגיסטר בעל כפולה שלמה של 10)

כניסות:

- A הכניסה הערך שמגיע מרגיסטר ALUin1
- G הכניסה הערך שמגיע מרגיסטר ALUin2 •
- sel − סלקטור שמקבל איזה פקודה צריך לבצע.

יציאה:

• ALUout - המוצא של הALU.

: להלן המימוש

```
⊟module ALU(
123456789101121314516617892222345678
           input wire [8:0] ALUin1,
input wire [8:0] ALUin2,
input wire [1:0] sel,
output reg [8:0] ALUout);
                                                      // reg A
                                                     // reg G
// select
                                                         selector what operation to do
                                                     // output
            //operations:
           parameter ADD = 2'b01;
parameter SUB = 2'b00;
parameter MULT = 2'b10;
           //implemented with blocking assignment because of combinatoric logic
always @(*)
   case (sel)
                     ADD:
                     begin
                         ALUout = ALUin1 + ALUin2;
                     end
                     SUB:
                     begin
                         ALUout = ALUin1 - ALUin2;
                     end
                     MULT:
                     begin
                         ALUout = (ALUin2 << 1) + ALUin2 + (ALUin2 >> 1);
                endcase
      endmodule
```

4- יחידת בקרה (FSM):

מדובר בלב של המעבד. ממומש כמכונת מצבים שמחליפה בין מצבים בעליית שעון.

בכל מחזור שעון מתבצע חלק מסוים של פקודה (מספר מחזורי השעון משתנה בין פקודות, בין השאר מכיוון שיש BusWires אחד) ונשלחים אותות בקרה הרלוונטים למחזור שעון העכשווי.

חלקי הFSM מומשו בקובץ proc.v – להלן חלקי מכונת המצבים:

```
הגדרת רגיסטרים:
             // parameter regs
        36
37
             reg [1:0] Tstep_Q;
reg [1:0] Tstep_D;
                                       // cs
// ns
                                                                     :עדכון הצמב
     // FSM - Resetn controling
177
178
179
      always @(posedge Clock, negedge Resetn)
          begin
if
    П
                 (!Resetn)
180
                 Tstep_Q <= T0;
181
              else
182
                 Tstep_Q <= Tstep_D;
183
          end
                                                          : מעבר בין מחזורי שעון
```

```
Control FSM- cycles depented on commands
     always @(*)
55
56
57
58
59
   begin
            case (Tstep_Q)
   TO: begin
if (!Run)
                       Tstep_D <= T0;// If not given Run prompt
60
61
62
63
64
65
66
67
                       Tstep_D <= T1;
                end
                T1: begin
if (Done)
   Ė
                       Tstep_D <= T0; // return if command is 2 cycles long
                    else
                       Tstep_D <= T2;
68
                end
69
                T2: begin
70
71
72
73
74
75
76
77
78
79
80
                    if (Done)
                       Tstep_D <= T0; //happens if Smult happens
                    else
                    Tstep_D <= T3;
                end
                T3: begin
                    Tstep_D <= T0;
                default: Tstep_D <= T0;</pre>
            endcase
         end
```

: שליטה בלוגיקה

```
T1: // first cycle case(I)
100
101 =
102
                                        MV:
103 \dot{=}
                                        begin
                                            Rin <= Xreg; // read reg X
Rout <= Yreg; // write reg Y
Done <= 1'b1; // enable Done
104
105
106
107
108
                                        MVI:
109
                                        begin
                                            Rin <= Xreg; // write reg X
DINout <= 1'b1;// enable DINout
Done <= 1'b1; // enable Done
110
111
112
113
114
                                        ADD:
115
                                        begin
                                             Rout <= Xreg; // read reg X
Ain <= <mark>1'b1;</mark> // enable reg A
116
117
118
119
                                        SUB:
120 =
121 |
                                        begin
                                             Rout <= Xreg; // read reg X
Ain <= 1'b1; // enable reg A
122
123
124
                                       SMULT:
125 E
                                       begin
                                           Rout <= Xreg; // read reg X
Gin <= 1'b1; // enable reg G
AddSub <= 2'b10; //enable smult operation in alu
127
128
129
                                       end
130
                                       endcase
131
                       T2:
                               // second cycle
132 =
133 |
                            case(I)
                                       ADD:
134 ⊟
                                       begin
                                           Rout <= Yreg; // read from reg Y
Gin <= 1'b1; // enable reg G
AddSub <= 2'b01; // selector for add
135
136
137
138
                                       end
139
                                       SUB:
140 ⊟
                                       begin
                                           Rout <= Yreg; // read from reg Y
Gin <= 1'b1; // enable reg G in
AddSub <= 2'b00; // selector for subtract
141
142
143
144
145
                                       SMULT:
146 ⊟
                                       begin
                                           Gout <= 1'b1; // enable reg G out
Rin <= Yreg; // // write to reg Y
Done <= 1'b1;
147
148
149
150
151
                                       end
                            endcase
                       T3:
152
153 ⊟
                            case(I)
154
                                      ADD:
155 ⊟
                                       begin
                                           Gout <= 1'b1; // enable reg G out
Rin <= Xreg; // write to reg X
Done <= 1'b1; // enable Done
156
157
158
159
                                      end
160
                                      SUB:
161 ⊟
                                      begin
                                           Gout <= 1'b1;
162
                                           Rin <= Xreg;
Done <= 1'b1;
163
164
                                      end
165
                            endcase
166
167
                  endcase
             end
168
```

כאשר I במse שבקוד לעיל הוא השלושת הביטים הMSB שמציינים איזו פקודה מבוצעת (יוסבר בהמשד),

ו Yreg הם אותות הבקרה שמציינים לאיזה רגיסטר עלינו לפנות (יוסבר בהמשך)

הקלט למעבד נכנס ב DIN כקלט של 9 ביטים כPINXXXYYY. כאשר שלושת הביטים הMSB מייצגים את הקלט למעבד נכנס ב DIN מתוך 8 הרגיסטרים. הפקודה. האמצעיים מייצגים את RX מתוך 8 הרגיסטרים. בלחיצה על RUN ובעליית שעון מתבצעת פקודה חדשה (במעבדה השתמשנו בKEY, כך שדגימת השעון קוראת בnegedge כי כך עובדים הKEY). ביט Done נשלח במחזור שעון האחרון שלכל פקודה.

במחזור שעון הראשון של כל פקודה , הפקודה עצמה נשמרת ברגיסטר IR. ואנחנו מפרקים אותה לפי הפירוק שלעיל: נראה את החלק הרלוונטי בקוד:

```
51 // decode input of IR

52 assign I = IR[8:6];

53 dec3to8 decX (IR[5:3], 1'b1, Xreg);

54 dec3to8 decY (IR[2:0], 1'b1, Yreg);
```

וכך מקבלים את Xreg, Yreg, I במכונת מצבים שלעיל.

קבלת Yreg ו קוראת עייי שימוש בדיקודר 3 ל8 , שמעביר ייצוג בינארי לייצוג של 8 ספרות:

```
module dec3to8(W, En, Y);
     input wire [2:0] W;
     input wire En;
     output reg [7:0] Y;
     always @(*)
 6
7
8
9
        begin
if (En == 1)
                case (W)
3'b111: Y = 8'b100000000;
10
11
                    3'b110: Y = 8'b01000000;
                    3'b101: Y = 8'b00100000;
12
                    3'b100: Y = 8'b00010000;
3'b011: Y = 8'b00001000;
13
14
15
16
                    3'b010: Y = 8'b00000100;
                    3'b001: Y = 8'b00000010;
                    3'b000: Y = 8'b00000001;
17
18
                endcase
19
            else
20
21
                Y = 8'b000000000:
22
          end
     endmodule
```

בקובץ proc.v המצורף לקובץ זה מופיעים בנוסף כל הכניסות והיציאות של המעבד, מימוש הFSM (כפי שצורף כאן) , האינסטנציאציות לALU ,לגיסטרים ולמולטיפלקסר.

טבלת תיאור הפקודות:

בתאים של T0 -T3 מתוארים אותות הבקרה שנדלקים במחזורי השעון הללו.

Operation	Instruction	What	T0	T1	T2	T3
	(MSB)	happens				
mv	000	$RX \leftarrow [RY]$	IRin	Ryout, Rxin		
				Done		
mvi	001	RX ← D	IRin	DINout,		
				Rxin, Done		
add	010	RX ←	IRin	Rxout, Ain	Ryout, Gin,	Gout, Rxin,
		[RX]+[RY]			addsub=01	Done
sub	011	$RX \leftarrow [RX]$ -	IRin	Rxout, Ain	Ryout, Gin,	Gout, Rxin,
		[RY]			addsub=00	Done
smult	100	RY ←	IRin	Rxout, Gin,	Gout, Ryin,	
		3.5*RX		addsub=10	Done	

הסבר לפקודות:

נסביר את מה שקורה בכל פקודה, כל מחזור שעון , ועל כן אותות הבקרה שבטבלה הם הללו שצריכים לדלוק (חשוב היה לדאוג שהם כבויים כל זמן שהם אינם נדרשים להיות דלוקים)

Y במחזור שעון T1 מוציאים את הערך שיש ברגיסטר IRin ב במחזור שעון דע האשית שומרים את הפקודה ב-IRin במחזור שעון דע האשית שומרים את הפקודה ב- Done ומכניסים אותו לרגיסטר X

רוצים את הפקודה בוRin ב TO ב Rin ב מחזור שעון T1 מכניסים בואר הערך אותו רוצים את הפקודה בוארים את הפקודה בואר ביט בואר אותו לכתוב לרגיסטר X ומכניסים אותו לרגיסטר X ומוציאים ביט אותו לרגיסטר X ומכניסים אותו לרגיסטר אותו לרגיסטטר אותו לרגיסטר אותו לרגי


ADD – ראשית שומרים את הפקודה בRin ב TO. במחזור שעון T1 מכניסים את הערך של רגיסטר X לרגיסטר ADD במחזור שעון T1 מכניסים את הערך שברגיסטר A ומתבצעת פעולת A במחזור שעון T2 מכניסים את הערך שברגיסטר Y לUDA ביחד עם הערך שברגיסטר A ומתבצעת פעולת החיבור והערך מוכנס לרגיסטר G ביט T3 הערך יוצא מרגיסטר T3. ביסטר C ומוציאים ביט

אד כדי חיסור בין הרגיסטרים. ADD - זהה לADD

אנחנו מוציאים את הערך של רגיסטר X, מבצעים את הפקודה בIRin ב T1. בT0. בT1 אנחנו מוציאים את הערך של רגיסטר X, מבצעים את פעולת ההכפלה עליו ושומרים את התוצאה ברגיסטר G. בT2 מוציאים את הערך שיש ברגיסטר G, מכניסים אותו לרגיסטר Y ומוציאים ביט Done.


סימולציות-

: נראה כעת סימולציות המראות את נכונות מימוש המעבד



תוצאת הסימולציה זהה לזו שניתנה לנו בתרגיל


ניתן לראות שרגיסטר 1 מקבל (התחלה בזמן 180 ns) ניתן לראות שרגיסטר 1 מקבל את הערך של רגיסטר 0 מוכפל ב 3.5 (ברגיסטר 0 היה 10 – על כן נכנס לרגיסטר 1 הערך 35). כמו כן ניתן לראות שהפקודה שמימשנו לוקחת 3 מחזורי שעון, כפי שרצינו לממש.



לפי מה שביקשו בחלק אי עשינו מודול top למעבד, והצריבה ל FPGA קרתה דרכו.

: נראה את המודול כאן


מציאת תדר מקסימלי - מצאנו את הנתונים מהפלט של הקומפליציה:



. 79.18 MHz המקטימלי שהמערכת תעבוד בו יהיה Clock) כלומר בהינתן הנתונים בשורה הכחולה השעון (מצורף כאן קישור לסרטון להראות את נכונות המימוש לאחר הצריבה:

https://drive.google.com/file/d/1VgN2IJRZ8xGvc64mTOYu7wc-Lt9yze-t/view?usp=sharing

בחלק השני של המעבדה נדרשנו לממש את המערכת הבאה:




כאשר מדובר במעבד אותו יצרנו כבר בחלק הקודם (עם כל הכניסות היציאות) – כעת הDIN מגיע מרכיב הזיכרון (SROM – synchronous read only memory – על כן זהו זיכרון ממנו ניתן רק לקרוא). את הפקודות בזיכרון ניתן לקדם ע"י שימוש בcounter ובכך להביא בעצם פקודות חדשות לפי מחזור שעון. נשים לב כי כעת יש שעון נפרד למעבד (Pclock) ושעון נפרד לROM ולSROM ולתכוכה הריסט משותף ל3 הריסט משותף ל3 הרכיבים.

הסבר איך המערכת עובדת: הcounter סופר מ0 עד 31 (יש סהייכ 32 פקודות- יוסבר בהמשך) – ומוציא כל מחזור שעון של Mclock את הספירה הנוכחית (בציור מדובר ב n. (n שבציור נכנס לזיכרון – הכניסה הזאת מתורגמת לאיזה שורה (כל שורה היא פקודה של 9 ביטים) צריך להוציא כoutput, שייכנס לDIN ומשם למעבד.

:counterמימוש של ה

```
| Bmodule counter ( //counter 0 to 31 included | input wire clk, | input wire rstn, | output wire [4:0] out //this enters the memory | ); | parameter COUNT_TO = 5'blllll; //31 in binary | reg [4:0] count; // saves the current counting | always @(posedge clk or negedge rstn) | begin | count <= 0; //no need to count | end | else if (count > COUNT_TO) //need to initialize | begin | count <= 5'b0; | end | else | begin | count <= count + 5'b1; //else: need to add 1 | end | end | end | eassign out = count; //sends as output current counting | end | assign out = count; //sends as output current counting | endmodule|
```

נראה דיאגרמת גלים לנכונות של המימוש:



ניתן לראות שהרכיב סופר עד הנדרש, ומתאפס אחייכ ומתחיל ספירה מחדש.

מימוש רכיב הזיכרון:

לצורך המימוש עקבנו אחר ההסברים שניתנו. השתמשו בIP Catalog ליצירת זיכרון של 32 מילים, כאשר כל מילה של 9 ביטים. יצרנו זיכרון ROM-1PORT , צרבנו לתוכו את הערכים של קובץ inst_mem.mif שיצרנו (נראה תכף) ושמרנו את הזיכרון כקובץ בשם inst_mem.v

קובץ הmil שולף ביט. כך שכל שורה מתאימה (memory initialization file) שיצרנו בעל 32 שורות, כל שורה של 9 ביט. כך שכל שורה מתאימה לכניסה לכניסה לחודת השורות מתאימה למה שדרשו מאיתנו). הכנסנו לקובץ mif את הפקודות הנדרשות. יצרנו את הזיכרון פעמיים -פעם אחת עבור סימולציה שתהיה תואמת לסימולציה שהראו לנו בכיתה, ופעם נוספת עבור סימולציה שמחליפה את הפקודה 300 שהופיעה (פעולת חיסור – בין רגיסטר 0 לעצמו) לפקודה wrult שקיבלנו לממש (פעולת smult - הכנסת ערך של רגיסטר 0 לרגיסטר 1)

: mifa להלן קבצי

: ללא פקודה נוספת

```
DEPTH = 32;
 123
       WIDTH = 9:
       ADDRESS_RADIX = HEX;
 5
       DATA_RADIX = BIN;
       BEGIN
 6789
       00: 001000000;
       01:
            000000101
10
            000001000;
            010000001;
12
       04:
            011000000;
13
       05:
            000000000;
14
15
       06:
            0000000000
            0000000000
16
       08:
            000000000;
17
            000000000;
            000000000;
       OB:
19
            000000000;
20
21
22
            000000000:
       OC:
       OD:
            000000000:
            000000000;
       0E:
23
            000000000;
       10:
            000000000;
25
26
27
       11:
            000000000;
       12:
13:
            000000000:
            000000000:
28
       14:
            000000000:
       15:
            000000000;
            000000000;
       16:
31
       17:
            000000000;
32
33
34
       18:
            000000000:
            000000000:
       19:
            000000000:
       1A:
35
       1B:
            000000000;
36
            000000000;
       10:
       1D:
            000000000;
       1E: 000000000;
1F: 000000000;
38
39
40
41
       END;
```

• בתוספת פקודת smult:

```
1 2 3
       DEPTH = 32;
       WIDTH = 9;
       ADDRESS_RADIX = HEX;
 4567
       DATA_RADIX = BIN;
       CONTENT
       BEGIN
 8
       00: 001000000;
 9
       01: 000000101;
10
       02: 000001000;
11
       03: 010000001;
       04: 100000001;
05: 000000000;
12
13
14
       06: 000000000;
15
       07: 000000000:
       08: 000000000;
16
17
       09: 000000000;
18
       OA: 000000000;
       OB: 000000000;
19
20
       oc: 000000000:
21
       OD: 000000000;
       OE: 000000000;
OF: 000000000;
10: 000000000;
22
23
24
25
       11: 000000000;
26
       12: 000000000;
27
       13: 000000000;
28
29
       14: 000000000;
       15: 000000000;
30
       16: 000000000;
31
       17: 0000000000:
32
       18: 000000000;
33
       19: 000000000;
34
       1A: 000000000;
35
       1B: 000000000;
36
       1c: 000000000;
37
       1D: 000000000;
38
       1E: 000000000;
39
       1F: 000000000;
40
41
       END;
```

מודול ה mem_inst.v נוצר באופן אוטומטי, נראה את החתימה שלו (ניתן לצפות בקובץ כולו שמצורף):

```
39 module inst_mem (
40 address,
41 clock,
42 q);
43 input [4:0] address;
45 input clock;
46 output [8:0] q;
```


:counter שמאחד את המעבד עם הזיכרון ועם top כעת נראה את קובץ

נראה כעת סימולציות לנכונות הdesign. נציין כי היה צורך לשים את הclocks בהיסט אחד מהשני, בנוסף השעונים הללו בהכרח לא חופפים, מכיוון שיש פקודות שצריכות פנייה אחת לזיכרון (לשליפת הפקודה) , ושיש את פקודת movi שצריכה פנייה כפולה לזיכרון.


סימולציות להראת נכונות הdesign:

ב2 הסימולציות ניתן לראות שהBusWires והDone זהים למה שנראה לפני חיבור המעבד לזיכרון ולcounter, והם משתנים בזמנים הנכונים

ללא פקודה נוספת:



עם פקודה נוספת ⋅



צרבנו את designn לכרטיס לפי ההנחיות.

מצורף קישור סרטון בהינתן הפקודה הנוספת:

https://drive.google.com/file/d/1WIm2kdUMirYlhQVq6mn-fNzLsLylDfCv/view?usp=sharing